JP2014123772A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2014123772A5 JP2014123772A5 JP2014053501A JP2014053501A JP2014123772A5 JP 2014123772 A5 JP2014123772 A5 JP 2014123772A5 JP 2014053501 A JP2014053501 A JP 2014053501A JP 2014053501 A JP2014053501 A JP 2014053501A JP 2014123772 A5 JP2014123772 A5 JP 2014123772A5
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrical contact
- contact pad
- core layer
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000012792 core layer Substances 0.000 claims description 12
- 239000010410 layer Substances 0.000 claims description 10
- 239000011241 protective layer Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 5
- 239000002335 surface treatment layer Substances 0.000 claims description 4
- 239000012790 adhesive layer Substances 0.000 claims description 3
- 229920001651 Cyanoacrylate Polymers 0.000 claims 1
- 239000004830 Super Glue Substances 0.000 claims 1
- 239000003795 chemical substances by application Substances 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
Description
上記の課題を解決するために、本発明は、パッケージ基板であって、対向する第１の表面及び第２の表面を有するコア層と、前記コア層の前記第１の表面に設けられ、第１の電気接触パッドを有する第１の回路層と、前記コア層の前記第２の表面に設けられ、第２の電気接触パッドを有する第２の回路層と、前記コア層に設けられ、前記第１及び第２の回路層に電気的に接続される導電ビアと、前記コア層の前記第１の表面及び前記第１の回路層に設けられ、前記第１の電気接触パッドが露出される第１の絶縁保護層と、前記第１の電気接触パッドの露出表面に形成される第１の表面処理層と、前記コア層の前記第２の表面及び前記第２の回路層に設けられ、前記第２の電気接触パッドが露出される第２の絶縁保護層と、前記第２の電気接触パッドの露出表面に形成される第２の表面処理層と、前記第１の絶縁保護層に接着層により結合される搭載部材と、を備え、前記パッケージ基板の厚さから前記搭載部材の厚さを減じてなる残りの厚さは、１５０μｍよりも小さいことを特徴とするパッケージ基板を提供する。
Claims (2)
- パッケージ基板であって、
対向する第１の表面及び第２の表面を有するコア層と、
前記コア層の前記第１の表面に設けられ、第１の電気接触パッドを有する第１の回路層と、
前記コア層の前記第２の表面に設けられ、第２の電気接触パッドを有する第２の回路層と、
前記コア層に設けられ、前記第１及び第２の回路層に電気的に接続される導電ビアと、
前記コア層の前記第１の表面及び前記第１の回路層に設けられ、前記第１の電気接触パッドが露出される第１の絶縁保護層と、
前記第１の電気接触パッドの露出表面に形成される第１の表面処理層と、
前記コア層の前記第２の表面及び前記第２の回路層に設けられ、前記第２の電気接触パッドが露出される第２の絶縁保護層と、
前記第２の電気接触パッドの露出表面に形成される第２の表面処理層と、
前記第１の絶縁保護層に接着層により結合される搭載部材と、
を備え、
前記パッケージ基板の厚さから前記搭載部材の厚さを減じてなる残りの厚さは、１５０μｍよりも小さいことを特徴とするパッケージ基板。 - 前記接着層の材質は、スーパーグルー又は離型剤であることを特徴とする請求項１に記載のパッケージ基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014053501A JP6000297B2 (ja) | 2014-03-17 | 2014-03-17 | パッケージ基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014053501A JP6000297B2 (ja) | 2014-03-17 | 2014-03-17 | パッケージ基板 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011276005A Division JP5536748B2 (ja) | 2011-12-16 | 2011-12-16 | パッケージ基板の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2014123772A JP2014123772A (ja) | 2014-07-03 |
| JP2014123772A5 true JP2014123772A5 (ja) | 2014-12-04 |
| JP6000297B2 JP6000297B2 (ja) | 2016-09-28 |
Family
ID=51403966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014053501A Expired - Fee Related JP6000297B2 (ja) | 2014-03-17 | 2014-03-17 | パッケージ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6000297B2 (ja) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3921124B2 (ja) * | 2002-04-30 | 2007-05-30 | 日本特殊陶業株式会社 | 配線基板の製造方法 |
| JP4211350B2 (ja) * | 2002-10-18 | 2009-01-21 | 東レ株式会社 | 多層回路基板用部材および多層回路基板の製造方法 |
| JP4981712B2 (ja) * | 2008-02-29 | 2012-07-25 | 新光電気工業株式会社 | 配線基板の製造方法及び半導体パッケージの製造方法 |
| JP5577760B2 (ja) * | 2009-03-09 | 2014-08-27 | 新光電気工業株式会社 | パッケージ基板および半導体装置の製造方法 |
| TWI390692B (zh) * | 2009-06-23 | 2013-03-21 | 欣興電子股份有限公司 | 封裝基板與其製法暨基材 |
| JP5700241B2 (ja) * | 2009-11-09 | 2015-04-15 | 日立化成株式会社 | 多層配線基板及びその製造方法 |
-
2014
- 2014-03-17 JP JP2014053501A patent/JP6000297B2/ja not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2016192568A5 (ja) | ||
| JP2016208017A5 (ja) | ||
| JP2014204005A5 (ja) | ||
| JP2013197382A5 (ja) | ||
| TW201613053A (en) | Dual side solder resist layers for coreless packages and packages with an embedded interconnect bridge and their methods of fabrication | |
| JP2016134615A5 (ja) | ||
| JP2014239186A5 (ja) | ||
| JP2013254830A5 (ja) | ||
| JP2010245259A5 (ja) | ||
| JP2010147281A5 (ja) | 半導体装置 | |
| JP2014197522A5 (ja) | 発光装置 | |
| JP2012039090A5 (ja) | ||
| JP2017531323A5 (ja) | ||
| JP2013153068A5 (ja) | ||
| JP2016207957A5 (ja) | ||
| JP2014022618A5 (ja) | ||
| JP2013069808A5 (ja) | ||
| JP2017108019A5 (ja) | ||
| JP2015153816A5 (ja) | ||
| JP2015185773A5 (ja) | ||
| SG10201401166YA (en) | Integrated circuit packaging system with embedded pad on layered substrate and method of manufacture thereof | |
| JP2020522117A5 (ja) | ||
| JP2014003292A5 (ja) | ||
| JP2014192386A5 (ja) | ||
| JP2014150102A5 (ja) |