JP2016134615A5 - - Google Patents

Claims (10)

1. 対向する第１の表面と第２の表面とを有するモールド化合物である絶縁層と、
   前記絶縁層に埋め込まれており、前記絶縁層の第１の表面に露出する少なくとも１つの感知領域及び複数の電極パッドを有する電子素子と、
   前記絶縁層の第１の表面に設けられ、それらの電極パッドに接触することで、前記電子素子に電気的に接続され、前記感知領域をカバーしていない第１の回路層と、
   前記絶縁層の第２の表面に結合され、前記第１の回路層に電気的に接続され、かつ前記電子素子に接触し、表面が前記絶縁層の第２の表面と面一である第２の回路層と、
   前記絶縁層に埋め込まれ、前記第１の回路層と前記第２の回路層に電気的に接続され、前記第１の回路層と前記第２の回路層に直接接触する複数の導電柱体と、
   を含み、
   前記電子素子は前記絶縁層の第１の表面と面一であり、前記絶縁層の第２の表面は前記電子素子が前記絶縁層の第２の表面から露出しないように、前記電子素子の全体をカバーしていることを特徴とする電子パッケージ構造。
2. 対向する第１の表面と第２の表面とを有するモールド化合物である絶縁層と、
   前記絶縁層に埋め込まれており、前記絶縁層の第１の表面に露出する少なくとも１つの感知領域及び複数の電極パッドを有する電子素子と、
   前記絶縁層の第１の表面に設けられ、それらの電極パッドに接触することで、前記電子素子に電気的に接続され、前記感知領域をカバーしていない第１の回路層と、
   前記絶縁層の第２の表面に結合され、前記第１の回路層に電気的に接続され、かつ前記電子素子に接触せず、表面が前記絶縁層の第２の表面と面一である第２の回路層と、
   前記絶縁層に埋め込まれ、前記第１の回路層と前記第２の回路層に電気的に接続され、前記第１の回路層と前記第２の回路層に直接接触する複数の導電柱体と、
   を含み、
   前記絶縁層の第２の表面は前記電子素子が前記絶縁層の第２の表面から露出しないように、前記電子素子の全体をカバーしていることを特徴とする電子パッケージ構造。
3. 前記絶縁層の第２の表面及び前記第２の回路層に設けられた絶縁保護層をさらに含み、前記絶縁保護層は前記電子素子に接触していないことを特徴とする請求項１又は２に記載の電子パッケージ構造。
4. 前記絶縁保護層に前記第２の回路層の一部が露出していることを特徴とする請求項３に記載の電子パッケージ構造。
5. 前記絶縁層の第２の表面に設けられた複数の導電素子をさらに含むことを特徴とする請求項１又は２に記載の電子パッケージ構造。
6. 前記絶縁層の第１の表面及び前記第１の回路層に設けられる絶縁保護層をさらに含むことを特徴とする請求項１又は２に記載の電子パッケージ構造。
7. 前記絶縁保護層に前記第１の回路層の一部が露出していることを特徴とする請求項６に記載の電子パッケージ構造。
8. 前記絶縁保護層は前記感知領域をカバーしている、または前記絶縁保護層は前記感知領域をカバーしていないことを特徴とする請求項６に記載の電子パッケージ構造。
9. 前記絶縁層の第２の表面に設けられ、前記第１の回路層に電気的に接続された回路ビルドアップ構造をさらに含むことを特徴とする請求項１又は２に記載の電子パッケージ構造。
10. 前記電子素子の感知領域をカバーしている光透過部材をさらに含むことを特徴とする請求項１又は２に記載の電子パッケージ構造。