CN109545809B - 一种半导体封装器件 - Google Patents
一种半导体封装器件 Download PDFInfo
- Publication number
- CN109545809B CN109545809B CN201811341982.5A CN201811341982A CN109545809B CN 109545809 B CN109545809 B CN 109545809B CN 201811341982 A CN201811341982 A CN 201811341982A CN 109545809 B CN109545809 B CN 109545809B
- Authority
- CN
- China
- Prior art keywords
- layer
- chip
- metal
- electrically connected
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000004806 packaging method and process Methods 0.000 title description 11
- 239000011241 protective layer Substances 0.000 claims abstract description 27
- 239000010410 layer Substances 0.000 claims description 168
- 229910052751 metal Inorganic materials 0.000 claims description 68
- 239000002184 metal Substances 0.000 claims description 68
- 229910000679 solder Inorganic materials 0.000 claims description 21
- 230000000903 blocking effect Effects 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- 239000012780 transparent material Substances 0.000 claims description 9
- 230000004888 barrier function Effects 0.000 claims description 8
- 238000007639 printing Methods 0.000 claims description 4
- 238000004528 spin coating Methods 0.000 claims description 4
- -1 polysiloxane Polymers 0.000 claims description 3
- 229920001296 polysiloxane Polymers 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 8
- 238000000034 method Methods 0.000 description 25
- 239000011521 glass Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000003999 initiator Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 206010070834 Sensitisation Diseases 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 230000008313 sensitization Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 239000002313 adhesive film Substances 0.000 description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000012956 1-hydroxycyclohexylphenyl-ketone Substances 0.000 description 1
- 239000004342 Benzoyl peroxide Substances 0.000 description 1
- OMPJBNCRMGITSC-UHFFFAOYSA-N Benzoylperoxide Chemical compound C=1C=CC=CC=1C(=O)OOC(=O)C1=CC=CC=C1 OMPJBNCRMGITSC-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 235000019400 benzoyl peroxide Nutrition 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- MQDJYUACMFCOFT-UHFFFAOYSA-N bis[2-(1-hydroxycyclohexyl)phenyl]methanone Chemical compound C=1C=CC=C(C(=O)C=2C(=CC=CC=2)C2(O)CCCCC2)C=1C1(O)CCCCC1 MQDJYUACMFCOFT-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请公开了一种半导体封装器件，所述封装器件包括：芯片，所述芯片包括正面和背面，所述芯片的正面设置有感光区和位于感光区周围的焊盘；所述芯片对应所述焊盘的位置设置有通孔，所述通孔与所述焊盘一一对应；透明保护层，位于所述芯片的正面且覆盖所述芯片的所述感光区和所述焊盘；电路板，与所述芯片的所述焊盘透过所述通孔电连接。通过上述方式，本申请能够提高芯片的感光效果。
Description
技术领域
本申请涉及半导体技术领域，特别是涉及一种半导体封装器件。
背景技术
具有感光区的芯片是摄像设备十分重要的组成部分，为保护芯片的感光区，常用的封装方法包括：在芯片的感光区的上方增加透明玻璃盖板以保护芯片的感光区。
本申请的发明人在长期研究过程中发现，一方面，由于透明玻璃盖板厚度一般较厚，光线穿透透明玻璃时会发生折射、反射和能量损失等，会使芯片的感光效果变差；另一方面，透明玻璃盖板与芯片之间通过胶连接，使用较长时间后，胶容易脱落，外界灰尘容易进入芯片的感光区，进而影响芯片的感光效果。
发明内容
本申请主要解决的技术问题是提供一种半导体封装器件，能够提高芯片的感光效果。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种半导体封装器件，所述封装器件包括：芯片，所述芯片包括正面和背面，所述芯片的正面设置有感光区和位于感光区周围的焊盘；所述芯片对应所述焊盘的位置设置有通孔，所述通孔与所述焊盘一一对应；透明保护层，位于所述芯片的正面且覆盖所述芯片的所述感光区和所述焊盘；电路板，与所述芯片的所述焊盘透过所述通孔电连接。
其中，所述透明保护层由旋涂、点胶或印刷的方式形成。
其中，所述透明保护层为经紫外线照射或者烘烤的方式固化后的材质。
其中，所述透明保护层的材质包括无机透明材质和/或有机透明材质，所述无机透明材质包括氮化硅、氮氧化硅中至少一种，所述有机透明材质包括聚硅氧烷。
其中，所述通孔从所述焊盘一侧至所述芯片的背面方向尺寸相同。
其中，所述通孔从所述焊盘一侧至所述芯片的背面方向尺寸逐渐增大。
其中，所述封装器件还包括：金属再布线层，位于所述芯片的背面且延伸入所述通孔中，所述金属再布线层的一端与所述焊盘电连接，所述金属再布线层的另一端与所述电路板电连接。
其中，所述封装器件还包括：第一掩膜层，位于所述芯片的背面与所述金属再布线层之间，且所述第一掩膜层对应所述焊盘的位置设置有第一开口；第一种子层，位于所述第一掩膜层与所述金属再布线层之间，且所述焊盘、所述第一种子层、所述金属再布线层电连接。
其中，所述封装器件还包括：第一阻挡层，位于所述金属再布线层远离所述芯片的一侧，且所述第一阻挡层上形成有第三开口；焊球，位于所述第三开口内，且与所述金属再布线层、所述电路板电连接。
其中，所述封装器件还包括：第一阻挡层，位于所述金属再布线层远离所述芯片的一侧，且所述第一阻挡层上形成有第三开口；第二种子层，覆盖所述第三开口，且设置在所述第一阻挡层远离所述芯片的一侧；球下金属层，设置于所述第二种子层远离所述芯片的一侧；焊球，设置于所述球下金属层远离所述芯片的一侧；其中，所述焊球、所述球下金属层、所述第二种子层、所述金属再布线层电连接。
本申请的有益效果是：区别于现有技术的情况，本申请所提供的半导体封装器件中透明保护层位于所述芯片的正面且覆盖芯片的感光区和焊盘，一方面，相对于传统的设置透明玻璃的方式，透明保护层的厚度小于透明玻璃的厚度，进而可以减少光线折射、反射和能量损失等，提高芯片的感光效果；另一方面，由于透明保护层直接覆盖在芯片正面，透明保护层与芯片正面脱离的概率较低，进而降低对使用环境的无尘要求。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1是本申请半导体芯片封装方法一实施方式的流程示意图；
图2是图1中步骤S101一实施方式的流程示意图；
图3是图2中步骤S201-S203对应的半导体封装器件一实施方式的结构示意图；
图4是图1中步骤S102-S103对应的半导体封装器件一实施方式的结构示意图；
图5是图1中步骤S103一实施方式的流程示意图；
图6是本申请半导体封装器件一实施方式的结构示意图；
图7是本申请半导体封装器件另一实施方式的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参阅图1，图1为本申请半导体芯片封装方法一实施方式的流程示意图，该封装方法包括：
S101：提供芯片，芯片包括正面和背面，芯片的正面设置有感光区和位于感光区周围的焊盘，且芯片的正面形成有透明保护层，透明保护层覆盖芯片的感光区和焊盘。
具体地，芯片的感光区是半导体封装器件中较为重要的部分，若感光区裸露，外界颗粒物容易对感光区造成污染，影响感光区的成像效果，因此，对芯片的感光区进行保护是十分必要的。
在一个实施方式中，请一并参阅图2和图3，其中，图2为图1中步骤S101一实施方式的流程示意图，图3为图2中步骤S201-S203对应的半导体封装器件一实施方式的结构示意图。上述步骤S101具体包括：
S201：提供圆片1，圆片1设有多个矩阵排列的芯片10，芯片10之间设有划片槽12，圆片1包括正面14及背面16，芯片10的正面14即圆片1的正面14，芯片10的背面16即圆片1的背面16，芯片10的正面14设置有感光区100和位于感光区100周围的焊盘102。
具体地，如图3a所示。
S202：在芯片10的正面14形成透明保护层18，透明保护层18覆盖芯片10的感光区100和焊盘102。
具体地，在一个应用场景中，如图3b所示，透明保护层18还覆盖划片槽12对应的区域；当然，在其他应用场景中，也可使透明保护层18仅覆盖芯片10的感光区100和焊盘102，而不覆盖或者仅部分覆盖划片槽12对应的区域。
在另一个应用场景中，形成透明保护层18的方法可以是：在芯片10正面14利用旋涂、点胶或印刷的方式形成透明保护层18，并使透明保护层18固化，采用上述方法形成透明保护层18的厚度可以达到微米级别，相对于传统的设置透明玻璃的方式，透明保护层18的厚度小于透明玻璃的厚度，进而可以减少光线折射、反射和能量损失等，提高芯片10的感光效果。透明保护层18的材质可以是无机透明材质，例如，氮化硅、氮氧化硅等，也可以是有机透明材质，例如，聚硅氧烷等。另外，使透明保护层18固化的方式可以是紫外线照射或者高温烘烤的方式，具体采用何种方式，可以根据制备透明保护层18所添加的引发剂决定，若引发剂为光引发剂(例如，2-羟基-2-甲基-1-苯基丙酮、1-羟基环己基苯基甲酮等)，则利用紫外线照射的方式；若引发剂为热引发剂(例如，过氧化苯甲酰等)，则利用高温烘烤的方式。
S203：对圆片1的划片槽12进行切割，以切割掉划片槽12对应的圆片1和透明保护层18，进而获得单颗芯片10。
具体地，如图3c所示，切割划片槽12的方式可以是现有技术中任一种，在此不再详述。
上述实施方式中是先在圆片上统一形成透明保护层后，再切割成单颗芯片的方法，当然，在其他实施方式中，也可以将圆片先切割成单颗芯片后，针对单颗芯片逐个形成透明保护层，本申请对此不作限定。
S102：在芯片的背面对应焊盘的位置形成通孔，且焊盘与通孔一一对应，以使得焊盘从通孔中露出。
具体地，在一个应用场景中，在该步骤S102之前，本申请所提供的方法还包括：在透明保护层远离芯片的一侧设置基板；研磨芯片的背面，以使得芯片的厚度小于等于预定厚度。具体地，透明保护层远离芯片的一侧可以通过可去除胶膜等与基板固定。另外，一般从封测厂直接拿取的圆片厚度较大，因此在本实施例中，需要将芯片的背面一侧进行研磨，以使得其厚度小于等于预定厚度，例如预定厚度为100um，研磨后芯片的厚度为50、60、80um等。
在另一个应用场景中，请参阅图4a，芯片10的材质一般为硅，由于硅本身导电性较差，因此为达到焊盘与后续电路板电连接的目的，可在芯片10的背面16形成通孔20。在一个实施方式中，可先设置芯片10的状态使其具有焊盘102的一侧位于下方；然后在芯片10的背对焊盘102的位置形成通孔20。在一个应用场景中，可利用等离子体蚀刻的方式在芯片10的背面16对应焊盘102的位置形成通孔20，焊盘102的全部或者部分从通孔20中露出。当然在其他应用场景中，也可采用其他形式形成通孔20，本申请对此不作限定。另外，焊盘102与芯片10正面接触的一侧设置有钝化层，例如二氧化硅等，在上述形成通孔20后，还需进行二次蚀刻，以去除掉焊盘102上钝化层。在另一个应用场景中，通孔20从焊盘102一侧至芯片10的背面16方向尺寸相同，当然，在其他应用场景中，通孔20的尺寸也可为其他方式，例如，通孔20从焊盘102一侧至芯片10的背面16方向尺寸也可逐渐增大，焊盘102的全部或者部分从通孔20中露出。
S103：将芯片的焊盘透过通孔与电路板电连接。
具体地，在一个实施方式中，上述步骤S103具体包括：在通孔内形成金属再布线层，金属再布线层的一端与芯片的焊盘电连接，金属再布线层的另一端与电路板电连接。
在一个应用场景中，请一并参阅图4和图5，图5为图1中步骤S103一实施方式的流程示意图，上述步骤S103具体包括：
S401：在芯片的背面以及通孔的区域形成第一掩膜层，并在第一掩膜层对应焊盘的位置形成第一开口。
具体地，请参阅图4b，在一个实施方式中，首先在芯片10的背面16以及通孔20区域的表面涂覆一层第一掩膜层22，接着通过曝光显影或者其他手段将第一掩膜层22对应焊盘102的位置形成第一开口220，使得焊盘102露出。在一个应用场景中，第一掩膜层22的材料为光刻胶、氧化硅、氮化硅、无定形碳其中的一种或几种。
S402：在第一掩膜层远离芯片的表面形成第一种子层。
具体地，请参阅图4c，第一种子层24的材料为钛、铝、铜、金、银其中的一种或几种的混合物，形成第一种子层24的工艺可以为溅射工艺或物理气相沉积工艺。
S403：在第一种子层远离芯片的表面形成第二掩膜层，并在第二掩膜层上形成第二开口。
具体地，请参阅图4d，在一个实施方式中，首先在第一种子层24远离芯片10的表面涂覆一层第二掩膜层26，接着通过曝光显影或者其他手段在第二掩膜层26形成第二开口260，第二开口260位于焊盘102上方。在一个应用场景中，第二掩膜层26的材料为光刻胶、氧化硅、氮化硅、无定形碳其中的一种或几种。
S404：在第二开口内形成金属再布线层。
具体地，请参阅图4e，在一个实施方式中，可以利用电镀工艺在第二开口260内形成金属再布线层28，金属再布线层28的材料为铜或其他合适的金属。在本实施方式中，金属再布线层28的高度与第二开口260的深度相同；当然，在其他实施方式中，金属再布线层28的高度也可低于第二开口260的深度。
S405：去除第二掩膜层以及金属再布线层以外的第一种子层。
具体地，请参阅图4f，在一个实施方式中，可以先利用光刻工艺将第二掩膜层26去除，暴露出的第一种子层24；然后利用湿法刻蚀工艺或干法刻蚀工艺去除暴露出的部分第一种子层24，仅保留位于金属再布线层28下方的第一种子层24，其中，焊盘102、第一种子层24、金属再布线层28电连接。
S406：在金属再布线层背对硅晶圆基层的表面设置第一阻挡层，并在第一阻挡层上形成第三开口；
具体地，请参阅图4g，第一阻挡层21的材质具有绝缘特性，在一个实施方式中，可以利用光刻或者其他刻蚀的方式在第一阻挡层21上形成第三开口210。
S407：在第三开口内设置焊球。
具体地，请参阅图4h，可以直接在在第三开口210内设置焊球23，例如，利用植球机在第三开口210内植焊球23，焊球23的材质为锡或者锡合金。其中，焊球23和金属再布线层28电连接；在另一个应用场景中，还可以在金属再布线层28上形成球下金属层，然后在球下金属层上进行植球，本申请对此不作限定。例如，可在第一阻挡层远离芯片的表面形成第二种子层，第二种子层可以采用溅射的方法：先形成一层钛层，再在钛层上溅射一层铜层；在第二种子层远离芯片的表面形成第三掩膜层，并在第三掩膜层上对应第三开口的位置形成第四开口；在第四开口内形成球下金属层，球下金属层的材质可以是金属铜，其可采用电镀的方式形成；去除第三掩膜层及第三掩膜层下方对应的第二种子层；在球下金属层对应位置上形成焊球，可以通过植球机将焊球落到对应的球下金属层的位置，再经过回流形成；其中，焊球、球下金属层、第二种子层、金属再布线层电连接。
S408：焊球与电路板电连接。
具体地，请参阅图4i，可利用热回流的方式将焊球23与电路板25电连接。当芯片10的透明保护层18一侧设置有基板时，在上述步骤S408之后，本申请所提供的封装方法还包括去除基板。
通过上述方式使得芯片10与电路板25电连接，当然在其他实施方式中，芯片10与电路板25电连接的方式也可为其他，例如，在上述形成金属再布线层28后，可直接将金属再布线层28与电路板25电连接。
在另一个实施方式中，为增强半导体封装器件的防水性能，在上述步骤S103之后，本申请所提供的方法还包括：将透明保护层与电路板之间的区域填充塑封料，以形成塑封层，塑封层不覆盖芯片的感光区对应的透明保护层。例如，可以在透明保护层远离电路板一侧设置保护胶膜，以控制塑封层的高度，使得塑封层与电路板之间的距离等于或者小于透明保护层与电路板之间的距离。
下面对利用上述半导体芯片封装方法所制备获得的半导体芯片封装器件做进一步说明。
请参阅图6，图6为本申请半导体封装器件一实施方式的结构示意图。该半导体封装器件包括：
芯片10，芯片10包括正面14和背面16，芯片10的正面14设置有感光区100和位于感光区100周围的焊盘102；芯片10对应焊盘102的位置设置有通孔(未标示)，通孔与焊盘102一一对应；在一个应用场景中，通孔可以通过等离子蚀刻的方式形成，通孔从焊盘102一侧至芯片10的背面16方向尺寸相同。在另一个应用场景中，通孔从焊盘102一侧至芯片10的背面16方向尺寸逐渐增大，焊盘102的全部或者部分从通孔中露出。
透明保护层18，位于芯片10的正面14且覆盖芯片10的感光区100和焊盘102；具体地，透明保护层18可由旋涂、点胶或印刷的方式形成，透明保护层18为经紫外照射或者烘烤的方式固化后的材质，例如，其材质可以是无机透明材料或者有机透明材料，本申请对此不作限定。
电路板25，与芯片10的焊盘102透过通孔电连接。
在一个实施方式中，可在半导体封装器件中引入金属再布线层28，通过金属再布线层28电连接芯片10与电路板25。具体地，请继续参阅图6，本申请所提供的半导体封装器件还包括金属再布线层28，位于芯片10的背面16且延伸入通孔中，金属再布线层28的一端与焊盘102电连接，金属再布线层28的另一端与电路板25电连接。
在另一个实施方式中，请继续参阅图6，上述半导体器件还包括：第一掩膜层22，位于芯片10的背面16与金属再布线层28之间，且第一掩膜层22对应焊盘102的位置设置有第一开口(未标示)；第一种子层24，位于第一掩膜层22与金属再布线层28之间，且焊盘102、第一种子层24、金属再布线层28电连接。
在又一个实施方式中，还可采取设置焊球23的方式将芯片10与电路板25电连接。请再次参阅图6，本申请所提供的半导体封装器件还包括：第一阻挡层21，位于金属再布线层28远离芯片10的一侧，且第一阻挡层21上形成有第三开口(未标示)；焊球23，位于第三开口内，且与金属再布线层28、电路板25电连接。
在又一个实施方式中，上述实施例中设置焊球的方式还可为其他，例如，通过设置球下金属层的方式。具体地，请参阅图7，图7为本申请半导体封装器件另一实施方式的结构示意图，其与上述实施例中相同的部分在此不再赘述。本实施例中所提供的半导体封装器件还包括：第一阻挡层21，位于金属再布线层28远离芯片10的一侧，且第一阻挡层21上形成有第三开口(未标示)；第二种子层40，覆盖第三开口，且设置在第一阻挡层21远离芯片10的一侧；球下金属层42，设置于第二种子层40远离芯片10的一侧；焊球23，设置于球下金属层42远离芯片10的一侧；其中，焊球23、球下金属层42、第二种子层40、金属再布线层28电连接。
总而言之，区别于现有技术的情况，本申请所提供的半导体封装器件中透明保护层位于所述芯片的正面且覆盖芯片的感光区和焊盘，一方面，相对于传统的设置透明玻璃的方式，透明保护层的厚度小于透明玻璃的厚度，进而可以减少光线折射、反射和能量损失等，提高芯片的感光效果；另一方面，由于透明保护层直接覆盖在芯片正面，透明保护层与芯片正面脱离的概率较低，进而降低对使用环境的无尘要求。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
Claims (7)
1.一种半导体封装器件，其特征在于，所述封装器件包括：
芯片，所述芯片包括正面和背面，所述芯片的正面设置有感光区和位于感光区周围的焊盘；所述芯片对应所述焊盘的位置设置有通孔，所述通孔与所述焊盘一一对应；
透明保护层，位于所述芯片的正面且覆盖所述芯片的所述感光区和所述焊盘；其中，所述透明保护层由旋涂、点胶或印刷的方式形成；所述透明保护层为微米级别，其为经紫外线照射或者烘烤的方式固化后的材质，其材质为有机透明材质，所述有机透明材质包括聚硅氧烷，
电路板，与所述芯片的所述焊盘透过所述通孔电连接。
2.根据权利要求1所述的封装器件，其特征在于，所述通孔从所述焊盘一侧至所述芯片的背面方向尺寸相同。
3.根据权利要求1所述的封装器件，其特征在于，所述通孔从所述焊盘一侧至所述芯片的背面方向尺寸逐渐增大。
4.根据权利要求1所述的封装器件，其特征在于，所述封装器件还包括：
金属再布线层，位于所述芯片的背面且延伸入所述通孔中，所述金属再布线层的一端与所述焊盘电连接，所述金属再布线层的另一端与所述电路板电连接。
5.根据权利要求4所述的封装器件，其特征在于，所述封装器件还包括：
第一掩膜层，位于所述芯片的背面与所述金属再布线层之间，且所述第一掩膜层对应所述焊盘的位置设置有第一开口；
第一种子层，位于所述第一掩膜层与所述金属再布线层之间，且所述焊盘、所述第一种子层、所述金属再布线层电连接。
6.根据权利要求5所述的封装器件，其特征在于，所述封装器件还包括：
第一阻挡层，位于所述金属再布线层远离所述芯片的一侧，且所述第一阻挡层上形成有第三开口；
焊球，位于所述第三开口内，且与所述金属再布线层、所述电路板电连接。
7.根据权利要求5所述的封装器件，其特征在于，所述封装器件还包括：
第一阻挡层，位于所述金属再布线层远离所述芯片的一侧，且所述第一阻挡层上形成有第三开口；
第二种子层，覆盖所述第三开口，且设置在所述第一阻挡层远离所述芯片的一侧；
球下金属层，设置于所述第二种子层远离所述芯片的一侧；
焊球，设置于所述球下金属层远离所述芯片的一侧；
其中，所述焊球、所述球下金属层、所述第二种子层、所述金属再布线层电连接。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811341982.5A CN109545809B (zh) | 2018-11-12 | 2018-11-12 | 一种半导体封装器件 |
| PCT/CN2019/082309 WO2020098212A1 (zh) | 2018-11-12 | 2019-04-11 | 一种半导体芯片封装方法及封装器件 |
| US17/317,062 US11990398B2 (en) | 2018-11-12 | 2021-05-11 | Semiconductor package device having chip substrate with pads around photosensitive region |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811341982.5A CN109545809B (zh) | 2018-11-12 | 2018-11-12 | 一种半导体封装器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109545809A CN109545809A (zh) | 2019-03-29 |
| CN109545809B true CN109545809B (zh) | 2021-02-19 |
Family
ID=65847032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811341982.5A Active CN109545809B (zh) | 2018-11-12 | 2018-11-12 | 一种半导体封装器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109545809B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020098212A1 (zh) * | 2018-11-12 | 2020-05-22 | 通富微电子股份有限公司 | 一种半导体芯片封装方法及封装器件 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101325205A (zh) * | 2007-06-14 | 2008-12-17 | 鸿富锦精密工业（深圳）有限公司 | 影像感测晶片封装结构 |
| CN101814445A (zh) * | 2009-02-20 | 2010-08-25 | 日月光半导体制造股份有限公司 | 感光芯片封装工艺及其结构 |
| US9153707B2 (en) * | 2012-06-11 | 2015-10-06 | Xintec Inc. | Chip package and method for forming the same |
| CN202917474U (zh) * | 2012-11-08 | 2013-05-01 | 南通富士通微电子股份有限公司 | 半导体封装结构 |
| CN104078479B (zh) * | 2014-07-21 | 2017-03-15 | 格科微电子（上海）有限公司 | 图像传感器的晶圆级封装方法和图像传感器封装结构 |
| CN105845635B (zh) * | 2015-01-16 | 2018-12-07 | 恒劲科技股份有限公司 | 电子封装结构 |
-
2018
- 2018-11-12 CN CN201811341982.5A patent/CN109545809B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109545809A (zh) | 2019-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107689359B (zh) | 包括具有嵌入芯片的再布线层的半导体封装件 | |
| US7655501B2 (en) | Wafer level package with good CTE performance | |
| US9704772B2 (en) | Chip package and method for forming the same | |
| TWI414027B (zh) | 晶片尺寸封裝件及其製法 | |
| US20080191297A1 (en) | Wafer level image sensor package with die receiving cavity and method of the same | |
| US20080274579A1 (en) | Wafer level image sensor package with die receiving cavity and method of making the same | |
| JP2008258621A (ja) | 半導体デバイスパッケージの構造、および半導体デバイスパッケージ構造の形成方法 | |
| US20100167471A1 (en) | Reducing warpage for fan-out wafer level packaging | |
| CN105355569A (zh) | 封装方法 | |
| JP2000195891A (ja) | 半導体素子の製造方法 | |
| TWI698989B (zh) | 影像傳感晶片的封裝方法以及封裝結構 | |
| TW202133258A (zh) | 半導體元件以及其製造方法 | |
| US11842902B2 (en) | Semiconductor package with alignment mark and manufacturing method thereof | |
| TWI421956B (zh) | 晶片尺寸封裝件及其製法 | |
| CN108735685A (zh) | 芯片封装结构 | |
| WO2017071649A1 (zh) | 感光芯片封装结构及其封装方法 | |
| CN112908946A (zh) | 一种降低塑封晶圆翘曲的封装结构及其制造方法 | |
| CN109860065B (zh) | 一种扇出型封装方法 | |
| CN109545809B (zh) | 一种半导体封装器件 | |
| CN109524479B (zh) | 一种半导体芯片封装方法 | |
| US20230178517A1 (en) | Fan-out package structure | |
| TWI717073B (zh) | 具有圖樣壩層的晶片封裝結構 | |
| US11990398B2 (en) | Semiconductor package device having chip substrate with pads around photosensitive region | |
| US11948960B2 (en) | Semiconductor packaging method and semiconductor package device | |
| US20090045478A1 (en) | CMOS image sensor package structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |