TWI717073B - 具有圖樣壩層的晶片封裝結構 - Google Patents
具有圖樣壩層的晶片封裝結構 Download PDFInfo
- Publication number
- TWI717073B TWI717073B TW108138921A TW108138921A TWI717073B TW I717073 B TWI717073 B TW I717073B TW 108138921 A TW108138921 A TW 108138921A TW 108138921 A TW108138921 A TW 108138921A TW I717073 B TWI717073 B TW I717073B
- Authority
- TW
- Taiwan
- Prior art keywords
- chip package
- package structure
- substrate
- open well
- dam layer
- Prior art date
Links
- 230000005693 optoelectronics Effects 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 239000000463 material Substances 0.000 claims abstract description 6
- 238000012545 processing Methods 0.000 claims abstract description 4
- 239000011521 glass Substances 0.000 claims description 16
- 230000001681 protective effect Effects 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 6
- 230000000295 complement effect Effects 0.000 claims description 5
- 238000011161 development Methods 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims description 5
- 150000004706 metal oxides Chemical class 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000005553 drilling Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000010147 laser engraving Methods 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 abstract description 4
- 238000000576 coating method Methods 0.000 abstract description 4
- 238000005336 cracking Methods 0.000 abstract description 2
- 239000006059 cover glass Substances 0.000 abstract 1
- 238000010030 laminating Methods 0.000 abstract 1
- 238000000206 photolithography Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000000428 dust Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005459 micromachining Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本發明將光敏感材料塗佈或貼於基板上作為壩層，壩層以光顯影製程或機械加工的方式形成開放井結構，開放井結構具有對應裸晶晶粒的感測主動區的圖樣的複數個開口以及支柱，以於裸晶晶粒上對上層的保護玻璃具有更好的支撐，從而強化整體封裝結構避免發生壩層破裂。
Description
本發明有關一種晶片封裝結構，尤指一種圖樣壩層的光電晶片封裝結構。
對於像光感應晶片、靠近感測晶片或是如互補金氧半導體影像感應晶片(CMOS image sensor, CIS)一類的光電晶片封裝結構來說，在上方設置保護玻璃之前，通常需要先在基板表面另外疊置一壩層(dam)，用以保護並且避免外界的微塵掉落到晶粒的感測主動區(sensor active area)，同時也可作為基板與保護玻璃之間的黏著以及支架層的作用。由於在塗佈或貼上壩層時，必須避開晶粒的感測主動區(或是多處的感測主動區)，因此傳統的壩層通常是中間鏤空而周圍填滿的中空結構。這樣一來，結構上對保護玻璃所有的支撐都由晶粒的感測主動區周圍的壩層來提供。因應解析度上升與影像品質逐日提高的趨勢，影像感測區的尺寸也隨著放大，因此傳統壩層的支撐能力也受到挑戰，甚至可能有破裂的風險。
本發明的目的即在於提供一種具有改良壩層的晶片封裝結構，尤其是針對大型晶粒以及大型的感測主動區。
本發明的實施例提供了一種具有圖樣壩層的晶片封裝結構，包含一基板、一裸晶晶粒、一壩層以及一保護玻璃。該基板作為該晶片封裝結構的底層支撐結構，該裸晶晶粒設置於該基板的一上表面，該裸晶晶粒具有複數個感測主動區。該壩層疊置於該基板的該上表面上並覆蓋該裸晶晶粒。該壩層具有一開放井結構，位於該複數個感測主動區上方，該開放井結構包含複數個支柱，分佈於該裸晶晶粒上且由該裸晶晶粒支撐，於該複數個支柱間形成複數個開口，該複數個開口分別對應該複數個感測主動區的位置。該保護玻璃疊置於該壩層上且由該壩層支撐。
根據本發明的實施例所提供的晶片封裝結構，其中該壩層由光敏感材料構成，且該開放井結構係以光顯影製程形成。
根據本發明的實施例所提供的晶片封裝結構，其中該壩層的該開放井結構係以雷射雕刻、乾式蝕刻、濕式蝕刻、機械鑽鑿或微型加工形成。
根據本發明的實施例所提供的晶片封裝結構，其中該壩層係塗佈或貼合於該基板上。
根據本發明的實施例所提供的晶片封裝結構，其中該開放井結構的該複數個開口彼此獨立且為圓形。
根據本發明的實施例所提供的晶片封裝結構，其中該開放井結構的該複數個開口彼此相連且為圓形。
根據本發明的實施例所提供的晶片封裝結構，其中該開放井結構的該複數個開口彼此相連且為六邊形。
根據本發明的實施例所提供的晶片封裝結構，其中該開放井結構的該複數個開口彼此獨立且為橢圓形。
根據本發明的實施例所提供的晶片封裝結構，其中於該基板相對於該上表面的一下表面進行多次背面製程時，具有該複數個開口以及該複數個支柱的該開放井結構用以支撐該基板。
根據本發明的實施例所提供的晶片封裝結構，其中該裸晶晶粒為光電晶片、光感應晶片、靠近感測晶片、光學微鏡或互補金氧半導體影像感應晶片。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，製造商可能會用不同的名詞來稱呼同一個元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。此外，「耦接」或「連接」一詞在此係包含任何直接及間接的電氣或結構連接手段。因此，若文中描述一第一裝置耦接/連接於一第二裝置，則代表該第一裝置可直接電氣/結構連接於該第二裝置，或透過其他裝置或連接手段間接地電氣/結構連接至該第二裝置。
請參考第1圖，第1圖為本發明具有圖樣壩層的晶片封裝結構一實施例的剖面示意圖。本發明的晶片封裝結構100可以是互補金氧半導體影像感應晶片(CMOS image sensor, CIS)或具有矽穿孔(TSV)封裝的晶片級封裝結構(chip scale package, CSP)，但不以此為限，其中包含了光電晶粒或具有感測主動區(sensor active areas)的裸晶晶粒。晶片封裝結構100包含有具有彼此相對的上表面11以及下表面12的基板1、裸晶晶粒2、壩層3以及保護玻璃4。
請參考第2圖，第2圖為本發明的圖樣壩層一第一實施例的示意圖。基板1作為晶片封裝結構100的底層支撐結構，裸晶晶粒2設置於其上表面11上。於本發明的實施例中，裸晶晶粒2可以是光電晶片、光感應晶片、靠近感測晶片、光學微鏡或互補金氧半導體影像感應晶片，其具有複數個感測主動區21，需要由保護玻璃4露出。壩層3疊置於基板1的上表面11上，以支撐保護玻璃4同時保護並且避免外界的微塵或濕氣進到到裸晶晶粒2的感測主動區。在封裝製程中，壩層3可以塗佈或貼合於基板1上並覆蓋裸晶晶粒2，並且在接續製程中黏合基板1與保護玻璃4。
在此實施例中，塗佈或貼合於基板1上的壩層3可由光敏感材料構成，光敏感材料可以透過光顯影製程而形成具有對應裸晶晶粒2的感測主動區21的特定圖樣。更具體來說，壩層3於光顯影製程曝光並顯影以於複數個感測主動區21上形成一開放井結構30，所形成的開放井結構30具有複數個分佈於裸晶晶粒2上的支柱31，而在複數個支柱31之間形成複數個開口32，這些開口32形成了對應複數個感測主動區21的位置的圖樣，而複數個支柱31則由裸晶晶粒2所支撐。於其他實施例中，壩層3的開放井結構30也可以雷射雕刻、乾式蝕刻、濕式蝕刻、機械鑽鑿或微型加工形成這些支柱31以及開口32。
當具有圖樣開放井結構30的壩層3在基板1上形成並塗佈或貼合於基板1後，接著保護玻璃4再疊置於壩層3上並且與壩層3黏合且由壩層3所支撐，因此在本發明中，由基板1的上表面11對保護玻璃4的支撐不僅僅由壩層3的周圍區域所支撐，也同時由開放井結構30的複數個支柱30支撐。
特別說明的是，本發明的開放井結構30也在晶片封裝結構100進行基板1的下表面12多次背面製程時，能夠對基板1產生支撐的作用。其中背面製程可包含，但不限於，晶背研磨以進行基板1厚度減薄作業、介電層6(如SiOx或SiNx)的塗佈遮罩、矽穿孔5(TSV)蝕刻、使用銅、鋁或任何導電材料的重佈線層7(RDL)佈線、絕緣保護層8(passivation)塗佈(植球遮罩、合成樹脂、無機介電層…等)以及錫球凸塊9等。
在第2圖的實施例中，開放井結構30的複數個開口32彼此獨立且為圓形，而第3至第5圖則繪示了本發明的圖樣壩層其他的實施例。例如，第3圖為本發明的圖樣壩層一第二實施例的示意圖，其中開口33彼此相連且為圓形，第4圖為本發明的圖樣壩層一第三實施例的示意圖，其中開口34彼此相連且為六邊形，第5圖為本發明的圖樣壩層一第四實施例的示意圖，其中開口35彼此獨立且為橢圓形。特別說明的是，在本發明實施例中的開放井結構的圖樣作為說明的實施例，實務上係根據裸晶晶粒2的設計而具有相對應的圖樣。
本發明將光敏感材料塗佈或貼於基板上作為壩層，壩層以光顯影製程或機械加工的方式形成開放井結構，開放井結構具有對應裸晶晶粒的感測主動區的圖樣的複數個開口以及支柱，以於裸晶晶粒上對上層的保護玻璃具有更好的支撐，從而強化整體封裝結構避免發生壩層破裂。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
1:基板
100:晶片封裝結構
11:上表面
12:下表面
2:裸晶晶粒
21:感測主動區
3:壩層
30:開放井結構
31:支柱
32、33、34、35:開口
4:保護玻璃
5:矽穿孔
6:介電層
7:重佈線層
8:絕緣保護層
9:錫球凸塊
第1圖為本發明具有圖樣壩層的晶片封裝結構一實施例的剖面示意圖。
第2圖為本發明的圖樣壩層一第一實施例的示意圖。
第3圖為本發明的圖樣壩層一第二實施例的示意圖。
第4圖為本發明的圖樣壩層一第三實施例的示意圖。
第5圖為本發明的圖樣壩層一第四實施例的示意圖。
1:基板
100:晶片封裝結構
11:上表面
12:下表面
2:裸晶晶粒
21:感測主動區
3:壩層
30:開放井結構
31:支柱
32:開口
4:保護玻璃
5:矽穿孔
6:介電層
7:重佈線層
8:絕緣保護層
9:錫球凸塊
Claims (10)
- 一種具有圖樣壩層的晶片封裝結構，包含： 一基板，作為該晶片封裝結構的底層支撐結構； 一裸晶晶粒，設置於該基板的一上表面，該裸晶晶粒具有複數個感測主動區； 一壩層，疊置於該基板的該上表面上並覆蓋該裸晶晶粒，該壩層具有一開放井結構，位於該複數個感測主動區上方，該開放井結構包含複數個支柱，分佈於該裸晶晶粒上且由該裸晶晶粒支撐，於該複數個支柱間形成複數個開口，該複數個開口分別對應該複數個感測主動區的位置；以及 一保護玻璃，疊置於該壩層上且由該壩層支撐。
- 如請求項1所述的晶片封裝結構，其中該壩層由光敏感材料構成，且該開放井結構係以光顯影製程形成。
- 如請求項1所述的晶片封裝結構，其中該壩層的該開放井結構係以雷射雕刻、乾式蝕刻、濕式蝕刻、機械鑽鑿或微型加工形成。
- 如請求項1所述的晶片封裝結構，其中該壩層係塗佈或貼合於該基板上。
- 如請求項1所述的晶片封裝結構，其中該開放井結構的該複數個開口彼此獨立且為圓形。
- 如請求項1所述的晶片封裝結構，其中該開放井結構的該複數個開口彼此相連且為圓形。
- 如請求項1所述的晶片封裝結構，其中該開放井結構的該複數個開口彼此相連且為六邊形。
- 如請求項1所述的晶片封裝結構，其中該開放井結構的該複數個開口彼此獨立且為橢圓形。
- 如請求項1所述的晶片封裝結構，其中於該基板相對於該上表面的一下表面進行多次背面製程時，具有該複數個開口以及該複數個支柱的該開放井結構用以支撐該基板。
- 如請求項1所述的晶片封裝結構，其中該裸晶晶粒為光電晶片、光感應晶片、靠近感測晶片、光學微鏡或互補金氧半導體影像感應晶片。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/583,286 US20210098324A1 (en) | 2019-09-26 | 2019-09-26 | Optoelectronic chip scale package with patterned dam structure |
| US16/583,286 | 2019-09-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI717073B true TWI717073B (zh) | 2021-01-21 |
| TW202114082A TW202114082A (zh) | 2021-04-01 |
Family
ID=75030232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108138921A TWI717073B (zh) | 2019-09-26 | 2019-10-29 | 具有圖樣壩層的晶片封裝結構 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20210098324A1 (zh) |
| CN (1) | CN112563216B (zh) |
| TW (1) | TWI717073B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220021238A (ko) * | 2020-08-13 | 2022-02-22 | 삼성전자주식회사 | 반도체 패키지 및 그 제조방법 |
| CN114883440A (zh) * | 2022-05-19 | 2022-08-09 | 史先德 | 一种适用于深海高压强环境下的感光芯片封装结构 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060138495A1 (en) * | 2004-06-10 | 2006-06-29 | Micron Technology, Inc. | Method and apparatus for collecting photons in a solid state imaging sensor |
| WO2018030680A1 (ko) * | 2016-08-12 | 2018-02-15 | 주식회사 세미콘라이트 | 반도체 발광소자 |
| WO2019085108A1 (zh) * | 2017-11-06 | 2019-05-09 | 深圳市华星光电半导体显示技术有限公司 | Oled显示器及其制作方法 |
| US20190212614A1 (en) * | 2018-01-09 | 2019-07-11 | Samsung Display Co., Ltd. | Display device and method for manufacturing the display device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010186892A (ja) * | 2009-02-12 | 2010-08-26 | Toshiba Corp | 半導体装置 |
| TWI437700B (zh) * | 2010-05-31 | 2014-05-11 | Kingpak Tech Inc | 晶圓級影像感測器構裝結構之製造方法 |
| CN103400807B (zh) * | 2013-08-23 | 2016-08-24 | 苏州晶方半导体科技股份有限公司 | 影像传感器的晶圆级封装结构及封装方法 |
| US10297627B1 (en) * | 2017-11-08 | 2019-05-21 | Omnivision Technologies, Inc. | Chip scale package for an image sensor |
-
2019
- 2019-09-26 US US16/583,286 patent/US20210098324A1/en not_active Abandoned
- 2019-10-29 TW TW108138921A patent/TWI717073B/zh active
- 2019-10-30 CN CN201911041630.2A patent/CN112563216B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060138495A1 (en) * | 2004-06-10 | 2006-06-29 | Micron Technology, Inc. | Method and apparatus for collecting photons in a solid state imaging sensor |
| WO2018030680A1 (ko) * | 2016-08-12 | 2018-02-15 | 주식회사 세미콘라이트 | 반도체 발광소자 |
| WO2019085108A1 (zh) * | 2017-11-06 | 2019-05-09 | 深圳市华星光电半导体显示技术有限公司 | Oled显示器及其制作方法 |
| US20190212614A1 (en) * | 2018-01-09 | 2019-07-11 | Samsung Display Co., Ltd. | Display device and method for manufacturing the display device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20210098324A1 (en) | 2021-04-01 |
| CN112563216A (zh) | 2021-03-26 |
| CN112563216B (zh) | 2024-05-17 |
| TW202114082A (zh) | 2021-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11069656B2 (en) | Three-layer package-on-package structure and method forming same | |
| US10879153B2 (en) | Chip package structure | |
| US10056419B2 (en) | Chip package having chip connected to sensing device with redistribution layer in insulator layer | |
| US8536672B2 (en) | Image sensor package and fabrication method thereof | |
| TWI646671B (zh) | 晶片封裝體及其製造方法 | |
| TWI549247B (zh) | 晶片封裝體 | |
| TWI512930B (zh) | 晶片封裝體及其形成方法 | |
| TW201543641A (zh) | 晶片封裝體及其製造方法 | |
| TWI565015B (zh) | 晶片封裝體及其製造方法 | |
| TWI578411B (zh) | 晶片封裝體的製造方法 | |
| TWI624039B (zh) | 晶片封裝體及其製造方法 | |
| TWI556391B (zh) | 半導體裝置及其製造方法 | |
| TW201543636A (zh) | 晶片封裝體及其製造方法 | |
| TWI550794B (zh) | 晶片封裝體及其製造方法 | |
| TW201715672A (zh) | 一種晶片尺寸等級的感測晶片封裝體及其製造方法 | |
| US10460959B2 (en) | Package structure and manufacturing method thereof | |
| TW201349362A (zh) | 晶片封裝體及其形成方法 | |
| TWI717073B (zh) | 具有圖樣壩層的晶片封裝結構 | |
| TW201715662A (zh) | 晶片封裝體及其製造方法 | |
| TW201917863A (zh) | 半導體裝置封裝 | |
| TWI421956B (zh) | 晶片尺寸封裝件及其製法 | |
| US9653500B2 (en) | Optical cover plate with improved solder mask dam on glass for image sensor package and fabrication method thereof | |
| TW201630135A (zh) | 晶片封裝體及其製造方法 | |
| TW201913899A (zh) | 積體電路封裝及其製作方法 | |
| TWI565011B (zh) | 晶片側壁單離應力釋放之晶片尺寸封裝構造及其製造方法 |