TW201349362A - 晶片封裝體及其形成方法 - Google Patents

晶片封裝體及其形成方法 Download PDF

Info

Publication number
TW201349362A
TW201349362A TW102117485A TW102117485A TW201349362A TW 201349362 A TW201349362 A TW 201349362A TW 102117485 A TW102117485 A TW 102117485A TW 102117485 A TW102117485 A TW 102117485A TW 201349362 A TW201349362 A TW 201349362A
Authority
TW
Taiwan
Prior art keywords
substrate
chip package
spacer layer
layer
hole
Prior art date
Application number
TW102117485A
Other languages
English (en)
Other versions
TWI529821B (zh
Inventor
Chien-Hung Liu
Original Assignee
Xintec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xintec Inc filed Critical Xintec Inc
Publication of TW201349362A publication Critical patent/TW201349362A/zh
Application granted granted Critical
Publication of TWI529821B publication Critical patent/TWI529821B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0061—Packages or encapsulation suitable for fluid transfer from the MEMS out of the package or vice versa, e.g. transfer of liquid, gas, sound
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0067—Packages or encapsulation for controlling the passage of optical signals through the package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Micromachines (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本發明一實施例提供一種晶片封裝體，包括：一基底，具有一第一表面及一第二表面；一元件區，位於該基底之中；一導電墊結構，設置於該基底上，且電性連接該元件區；一間隔層，設置於該基底之該第一表面之上；一第二基底，設置於該間隔層之上，其中該第二基底、該間隔層、及該基底共同於該元件區上圍出一空腔；以及一穿孔，自該第二基底之一表面朝該基底延伸，其中該穿孔連通該空腔。本發明可顯著縮減晶片封裝體的尺寸、可大量生產晶片封裝體、以及可降低製程成本和時間。

Description

晶片封裝體及其形成方法
本發明係有關於晶片封裝體及其形成方法，且特別是有關於以晶圓級封裝製程所形成之晶片封裝體。
晶片封裝製程是形成電子產品過程中之一重要步驟。晶片封裝體除了將晶片保護於其中，使免受外界環境污染外，還提供晶片內部電子元件與外界之電性連接通路。
如何縮減晶片封裝體之尺寸、大量生產晶片封裝體、及降低製程成本與時間已成為重要課題。
本發明一實施例提供一種晶片封裝體，包括：一基底，具有一第一表面及一第二表面；一元件區，位於該基底之中；一導電墊結構，設置於該基底上，且電性連接該元件區；一間隔層，設置於該基底之該第一表面之上；一第二基底，設置於該間隔層之上，其中該第二基底、該間隔層、及該基底共同於該元件區上圍出一空腔；以及一穿孔，自該第二基底之一表面朝該基底延伸，其中該穿孔連通該空腔。
本發明一實施例提供一種晶片封裝體的形成方法，包括：提供一基底，該基底具有一第一表面及一第二表面，其中一元件區形成於該基底之中，及一導電墊結構，設置於該基底上，且電性連接該元件區；於該基底之該第一表面上形成 一間隔層；於該間隔層上設置一第二基底，其中該第二基底、該間隔層、及該基底共同於該元件區上圍出一空腔；以及自該第二基底之一表面移除部分的該第二基底以形成朝該基底延伸之一穿孔，其中該穿孔連通該空腔。
本發明一實施例提供一種晶片封裝體的形成方 法，包括：提供一基底，該基底具有一第一表面及一第二表面，其中一元件區形成於該基底之中，及一導電墊結構，設置於該基底上，且電性連接該元件區；提供一第二基底；於該第二基底上形成一間隔層；將於該間隔層接合於該基底之該第一表面上，其中該第二基底、該間隔層、及該基底共同於該元件區上圍出一空腔；以及自該第二基底之一表面移除部分的該第二基底以形成朝該基底延伸之一穿孔，其中該穿孔連通該空腔。
本發明可顯著縮減晶片封裝體的尺寸、可大量生 產晶片封裝體、以及可降低製程成本和時間。
100‧‧‧基底
100a、100b‧‧‧表面
102‧‧‧元件區
103‧‧‧光敏感區
104‧‧‧導電墊結構
106‧‧‧間隔層
108‧‧‧基底
110‧‧‧空腔
112‧‧‧孔洞
114‧‧‧絕緣層
116‧‧‧導線層
118‧‧‧保護層
120、120a、120b‧‧‧穿孔
122‧‧‧膠帶
124‧‧‧導電凸塊
302‧‧‧遮光層
d‧‧‧距離
SC‧‧‧切割道
第1A-1J圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖。
第2A-2F圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖。
第3A-3D圖分別顯示根據本發明實施例之晶片封裝體的剖面圖。
以下將詳細說明本發明實施例之製作與使用方 式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定型式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式，非用以限制本發明之範圍。此技藝人士自本揭露書之申請專利範圍中所能推及的所有實施方式皆屬本揭露書所欲揭露之內容。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明，不代表所討論之不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。
本發明一實施例之晶片封裝體可用以封裝各種晶片。例如，其可用於封裝各種包含主動元件或被動元件(active or passive elements)、數位電路或類比電路(digital or analog circuits)等積體電路的電子元件(electronic components)，例如是有關於光電元件(opto electronic devices)、微機電系統(Micro Electro Mechanical System；MEMS)、微流體系統(micro fluidic systems)、或利用熱、光線及壓力等物理量變化來測量的物理感測器(Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package；WSP)製程對影像感測元件、發光二極體(light-emitting diodes；LEDs)、太陽能電池(solar cells)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(process sensors)噴墨頭(ink printer heads)、或功率金氧半場效電晶體模組(power MOSFET modules) 等半導體晶片進行封裝。
上述晶圓級封裝製程主要係指在晶圓階段完成封裝步驟後，再予以切割成獨立的封裝體，然而，在一特定實施例中，例如將已分離之半導體晶片重新分布在一承載晶圓上，再進行封裝製程，亦可稱之為晶圓級封裝製程。另外，上述晶圓級封裝製程亦適用於藉堆疊(stack)方式安排具有積體電路之多片晶圓，以形成多層積體電路(multi-layer integrated circuit devices)之晶片封裝體。在一實施中，上述切割後的封裝體係為一晶片尺寸封裝體(CSP；chip scale package)。晶片尺寸封裝體(CSP)之尺寸可僅略大於所封裝之晶片。例如，晶片尺寸封裝體之尺寸不大於所封裝晶片之尺寸的120%。
第1A-1J圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖。如第1A圖所示，提供基底100，其具有表面100a及表面100b。基底100可為半導體基底。在一實施例中，基底100為半導體晶圓，例如矽晶圓。
在一實施例中，基底100之中形成有元件區102。元件區102中例如形成有(但不限於)溫度感測元件、溼度感測元件、壓力感測元件、或前述之組合。在一實施例中，元件區102於表面100a露出。元件區102中之元件可例如透過內連線(未顯示)而與設置於基底100上之導電墊結構104電性連接。在一實施例中，導電墊結構104可形成於基底100上之介電層(未顯示)之中。導電墊結構104可由多個彼此堆疊的導電墊、單一導電墊、或多個導電墊及其間之內連線結構所構成。
接著，如第1B圖所示，於基底100之表面100a上形 成間隔層106。在一實施例中，間隔層106包括環氧樹脂、矽膠基高分子、無機材料、或前述之組合。在一實施例中，間隔層106包括光阻材料而可透過曝光及顯影製程而圖案化。在一實施例中，間隔層106具有大抵平坦之上表面。在一實施例中，間隔層106大抵不吸收水氣。
如第1C圖所示，接著於間隔層106上設置基底108。基底108、間隔層106、及基底100可共同於元件區102上圍出空腔110。基底108可例如為半導體基底、金屬基底、高分子基底、陶瓷基底、或前述之組合。在一實施例中，基底108可為不透光基底(對於可見光或紅外光而言)。在一實施例中，間隔層106可直接接觸基底108。此外，在一實施例中，間隔層106本身具有黏性而可接合基底100及基底108。因此，間隔層106可不與任何的黏著膠接觸，因而確保間隔層106之位置不因黏著膠而移動。再者，由於不需使用黏著膠，可避免黏著膠溢流而污染元件區102。
為了形成與導電墊結構104電性連接的導電線路，可選擇性於基底100中形成穿基底導電結構。然應注意的是，本發明實施例不限於此。在其他實施例中，可選用其他導電線路(例如，銲線)形成與導電墊結構104之間的電性連接。以下，將以於基底100中形成穿基底導電結構之實施例為例進行本發明之說明。
如第1D圖所示，可選擇性自基底100之表面100b薄化基底100。例如，可對基底100之表面100b進行機械研磨製程、化學機械研磨製程、蝕刻製程、或前述之組合以將基底100 薄化至適合的厚度。
接著，可自基底100之表面100b移除部分的基底100以形成朝導電墊結構104延伸之孔洞112。在一實施例中，可使用乾式蝕刻製程、濕式蝕刻製程、雷射雕刻製程、或前述之組合以形成孔洞112。在一實施例中，孔洞112可露出部分的導電墊結構104。孔洞112之側壁可垂直於基底100之表面100b。或者，孔洞112之側壁可傾斜於基底100之表面100b。在一實施例中，孔洞112之口徑可沿著由表面100b朝向表面100a之方向遞增。或者，孔洞112之口徑可沿著由表面100b朝向表面100a之方向遞減。在對基底100進行各種製程期間，可以基底108為支撐基底以利於各種製程之操作。因此，基底108較佳具有大抵平坦之上表面，以使後續製程之進行更為精確。
接著，如第1E圖所示，可於基底100之表面100b及孔洞112之側壁上形成絕緣層114。絕緣層114之材質例如可為(但不限於)環氧樹脂、防銲層、或其他適合之絕緣物質，例如無機材料之氧化矽層、氮化矽層、氮氧化矽層、金屬氧化物或其組合；或有機高分子材料之聚醯亞胺樹脂(polyimide)、苯環丁烯(butylcyclobutene：BCB，道氏化學公司)、聚對二甲苯(parylene)、萘聚合物(polynaphthalenes)、氟碳化物(fluorocarbons)、丙烯酸酯(accrylates)等。絕緣層114的形成方式可包含塗佈方式，例如旋轉塗佈(spin coating)、噴塗(spray coating)、或淋幕塗佈(curtain coating)，或其他適合之沈積方式，例如，液相沈積、物理氣相沈積、化學氣相沈積、低壓化學氣相沈積、電漿增強式化學氣相沈積、快速熱化學氣相沈 積、或常壓化學氣相沈積等製程。在一實施例中，所形成之絕緣層114會覆蓋孔洞112底部下方之導電墊結構104。在此情形下，可例如透過蝕刻製程移除部分的絕緣層114而使導電墊結構104露出。
如第1F圖所示，接著於絕緣層114上形成導線層116。導線層116可延伸進入孔洞112而電性連接導電墊結構104。導線層116之材質例如為(但不限於)銅、鋁、金、鉑、鎳、錫、或前述之組合。或者，導線層116可包括導電高分子材料或導電陶瓷材料(例如，氧化銦錫或氧化銦鋅)。導線層116之形成方式可包括以物理氣相沉積製程、化學氣相沉積製程、電鍍製程、化鍍製程、或前述之組合。在一實施例中，可以物理氣相沉積製程於基底100之表面100b上形成晶種層(未顯示)。接著，可於晶種層形成圖案化遮罩層(未顯示)，其具有相應於欲形成之導線層之圖案的開口圖案，其露出其下之晶種層。接著，於露出之晶種層上電鍍導電材料，並接著移除圖案化遮罩層。後續，進行蝕刻製程以移除原由圖案化遮罩層所覆蓋之部分的晶種層以形成具有所需圖案之導線層116。
接著，可選擇性於基底100之表面100b及導線層116上形成保護層118。保護層118之材質例如為(但不限於)綠漆、聚亞醯胺(Polyimide)、類聚亞醯胺(Polyimide-like material)、或前述之組合，其形成方式例如包括電鍍、旋轉塗佈(spin coating)、噴塗(spray coating)、淋幕塗佈(curatin coating)、或前述之組合。在一實施例中，保護層118包括光阻材料而可經由曝光及顯影製程而圖案化。例如，保護層118 可具有露出部分的導線層116之開口，如第1F圖所示。
接著，如第1G圖所示，可自基底108之表面移除部分的基底108以形成朝基底100延伸之穿孔120。穿孔120可連通空腔110。在一實施例中，穿孔120可接著使用濕式蝕刻製程、乾式蝕刻製程、雷射雕刻製程、或前述之組合而形成。在此實施例中，穿孔120之側壁可大抵與間隔層106之側邊共平面。穿孔120可直接露出元件區102。在一實施例中，穿孔120之口徑可等於元件區102。在另一實施例中，穿孔120之口徑可小於元件區102。在又一實施例中，穿孔120大於元件區102。穿孔120之開口可包括各種形狀，例如圓形、矩形、橢圓形、扇形、或多邊形。
如第1H圖所示，可選擇性於基底108之表面上設置覆蓋膠帶122，其可覆蓋穿孔120。覆蓋膠帶122可利於後續製程之進行，並可保護元件區102使之免於受到污染或損壞。接著，可以覆蓋膠帶122為支撐，於保護層118之開口中進行凸塊化製程以形成導電凸塊124。導電凸塊124之材質可例如為(但不限於)錫、鉛、銅、金、鎳、或前述之組合。
如第1I圖所示，可選擇性沿著基底100之至少一預定切割道SC進行切割製程以形成彼此分離之複數個晶片封裝體。在一實施例中，可選擇性移除覆蓋膠帶122，如第1J圖所示。
第2A-2F圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖，其中相同或相似之標號用以標示相同或相似之元件。此外，相同或相似之元件可能採用相同或相似之材料 及/或製程而形成。
如第2A圖所示，提供基底100，其具有表面100a及表面100b。基底100之中可形成有元件區102。元件區102中例如形成有(但不限於)溫度感測元件、溼度感測元件、壓力感測元件、或前述之組合。元件區102中之元件可例如透過內連線(未顯示)而與設置於基底100上之導電墊結構104電性連接。在一實施例中，光敏感區103係位於基底100之表面100a，其可位於導電墊結構104與元件區102之間。在一實施例中，光敏感區103應避免照光(例如，可見光或紅外光)以使元件區102得以正常運作。
接著，如第2B圖所示，於基底100之表面100a上形成間隔層106。在一實施例中，間隔層106可與元件區102之邊緣隔有距離d。
如第2C圖所示，接著於間隔層106上設置基底108。基底108、間隔層106、及基底100可共同於元件區102上圍出空腔110。空腔110之面積可大於元件區102之面積。在一實施例中，元件區102之表面可裸露於空腔110之中。基底108較佳選用不透光材質，以避免光敏感區103受光線照射。
接著，可以類似於第1D-1H圖所述之製程形成出第2D圖所示之結構。在一實施例中，穿孔120之側壁不與間隔層106之最靠近穿孔120的側邊共平面。穿孔120之口徑可小於空腔110之口徑。此外，在另一實施例中，間隔層106不與元件區102隔有距離d。然而，在蝕刻基底108以形成穿孔120的過程中，間隔層106可能受到蝕刻製程之影響而部分被移除。在此 情形下，間隔層106之最靠近穿孔120的側邊亦不與穿孔120之側壁共平面。
如第2E圖所示，可選擇性沿著基底100之至少一預定切割道SC進行切割製程以形成彼此分離之複數個晶片封裝體。在一實施例中，可選擇性移除覆蓋膠帶122，如第2F圖所示。
此外，在上述實施例中，間隔層106係先形成於基底100上，接著才與基底108接合。然而，本發明實施例不限於此。在其他實施例中，可先於基底108上形成間隔層106。接著，將間隔層106接合於基底100之表面100a上。在此情形下，基底100、間隔層106、及基底108亦共同於元件區102上圍出空腔110。接著，可使用類似於第1或2圖所述之製程進行後續封裝以形成晶片封裝體。
第3A-3D圖分別顯示根據本發明實施例之晶片封裝體的剖面圖，其中相同或相似之標號用以標示相同或相似之元件。
如第3A圖所示，在一實施例中，穿孔120之口徑可小於空腔110。穿孔120可直接露出元件區102。
如第3B圖所示，在一實施例中，遮光層302可設置在基底108之表面上，其可覆蓋光敏感區103。
如第3C圖所示，在一實施例中，穿孔120可僅與空腔110連通而不直接露出元件區102。即，穿孔120在基底100之表面100a上之投影不與元件區102重疊。
如第3D圖所示，在一實施例中，基底108中可形成 有複數個與空腔110連通之穿孔，例如穿孔120a及穿孔120b。穿孔120a及穿孔120b可不直接露出元件區102。或者，穿孔120a及穿孔120b中其中之一可直接露出元件區102。
透過本發明實施例所述之製程，可顯著縮減晶片封裝體之尺寸、可大量生產晶片封裝體、及可降低製程成本與時間。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧基底
100a、100b‧‧‧表面
102‧‧‧元件區
103‧‧‧光敏感區
104‧‧‧導電墊結構
106‧‧‧間隔層
108‧‧‧基底
110‧‧‧空腔
112‧‧‧孔洞
114‧‧‧絕緣層
116‧‧‧導線層
118‧‧‧保護層
120‧‧‧穿孔
124‧‧‧導電凸塊

Claims (21)

  1. 一種晶片封裝體，包括：一基底，具有一第一表面及一第二表面；一元件區，位於該基底之中；一導電墊結構，設置於該基底上，且電性連接該元件區；一間隔層，設置於該基底之該第一表面之上；一第二基底，設置於該間隔層之上，其中該第二基底、該間隔層、及該基底共同於該元件區上圍出一空腔；以及一穿孔，自該第二基底之一表面朝該基底延伸，其中該穿孔連通該空腔。
  2. 如申請專利範圍第1項所述之晶片封裝體，其中該元件區包括一溫度感測元件、一溼度感測元件、一壓力感測元件、或前述之組合。
  3. 如申請專利範圍第1項所述之晶片封裝體，更包括一光敏感區，位於該基底之該第一表面上，其中該光敏感區位於該導電墊結構與該元件區之間。
  4. 如申請專利範圍第1項所述之晶片封裝體，更包括：一孔洞，自該基底之該第二表面朝該導電墊結構延伸；一導線層，設置於該基底之該第二表面上，且延伸進入該孔洞而電性連接該導電墊結構；以及一絕緣層，設置於該導線層與該基底之間。
  5. 如申請專利範圍第4項所述之晶片封裝體，更包括：一保護層，設置於該基底之該第二表面上，且具有露出該導線層之一開口；以及 一導電凸塊，設置於該開口中，且電性接觸該導線層。
  6. 如申請專利範圍第1項所述之晶片封裝體，其中該穿孔直接露出該元件區。
  7. 如申請專利範圍第1項所述之晶片封裝體，其中該穿孔不直接露出該元件區。
  8. 如申請專利範圍第1項所述之晶片封裝體，更包括一第二穿孔，自該第二基底之一表面朝該基底延伸，其中該第二穿孔連通該空腔。
  9. 如申請專利範圍第1項所述之晶片封裝體，更包括一覆蓋膠帶，設置於該第二基底之該表面上，且覆蓋該穿孔。
  10. 如申請專利範圍第1項所述之晶片封裝體，其中該第二基底包括一半導體基底、一金屬基底、一高分子基底、一陶瓷基底、或前述之組合。
  11. 如申請專利範圍第1項所述之晶片封裝體，其中該間隔層直接接觸該第二基底。
  12. 如申請專利範圍第1項所述之晶片封裝體，其中該間隔層之最靠近該穿孔的一側邊不與該穿孔之一側壁共平面。
  13. 如申請專利範圍第1項所述之晶片封裝體，其中該間隔層之一側邊與該穿孔之一側壁大抵共平面。
  14. 如申請專利範圍第1項所述之晶片封裝體，其中該間隔層不接觸任何的黏著膠。
  15. 如申請專利範圍第1項所述之晶片封裝體，更包括一遮光層，設置於該第二基底之該表面上。
  16. 一種晶片封裝體的形成方法，包括： 提供一基底，該基底具有一第一表面及一第二表面，其中一元件區形成於該基底之中，及一導電墊結構，設置於該基底上，且電性連接該元件區；於該基底之該第一表面上形成一間隔層；於該間隔層上設置一第二基底，其中該第二基底、該間隔層、及該基底共同於該元件區上圍出一空腔；以及自該第二基底之一表面移除部分的該第二基底以形成朝該基底延伸之一穿孔，其中該穿孔連通該空腔。
  17. 如申請專利範圍第16項所述之晶片封裝體的形成方法，更包括：自該基底之該第二表面移除部分的該基底以形成朝該導電墊結構延伸之一孔洞；於基底之該第二表面及該孔洞之側壁上形成一絕緣層；以及於該絕緣層上形成一導線層，該導線層延伸進入該孔洞而電性連接該導電墊結構。
  18. 如申請專利範圍第17項所述之晶片封裝體的形成方法，更包括在形成該孔洞之前，自該基底之該第二表面薄化該基底。
  19. 如申請專利範圍第16項所述之晶片封裝體的形成方法，更包括於該第二基底之該表面上設置一覆蓋膠帶，該覆蓋膠帶覆蓋該穿孔。
  20. 如申請專利範圍第16項所述之晶片封裝體的形成方法，更包括沿著該基底之至少一預定切割道進行一切割製程 以形成彼此分離之複數個晶片封裝體。
  21. 一種晶片封裝體的形成方法，包括：提供一基底，該基底具有一第一表面及一第二表面，其中一元件區形成於該基底之中，及一導電墊結構，設置於該基底上，且電性連接該元件區；提供一第二基底；於該第二基底上形成一間隔層；將於該間隔層接合於該基底之該第一表面上，其中該第二基底、該間隔層、及該基底共同於該元件區上圍出一空腔；以及自該第二基底之一表面移除部分的該第二基底以形成朝該基底延伸之一穿孔，其中該穿孔連通該空腔。
TW102117485A 2012-05-18 2013-05-17 晶片封裝體及其形成方法 TWI529821B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201261649189P 2012-05-18 2012-05-18

Publications (2)

Publication Number Publication Date
TW201349362A true TW201349362A (zh) 2013-12-01
TWI529821B TWI529821B (zh) 2016-04-11

Family

ID=49580679

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102117485A TWI529821B (zh) 2012-05-18 2013-05-17 晶片封裝體及其形成方法

Country Status (3)

Country Link
US (1) US20130307147A1 (zh)
CN (1) CN103426838B (zh)
TW (1) TWI529821B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9543233B2 (en) 2014-11-12 2017-01-10 Xintec Inc. Chip package having a dual through hole redistribution layer structure

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103400807B (zh) * 2013-08-23 2016-08-24 苏州晶方半导体科技股份有限公司 影像传感器的晶圆级封装结构及封装方法
US9496437B2 (en) 2014-03-28 2016-11-15 Sunpower Corporation Solar cell having a plurality of sub-cells coupled by a metallization structure
TWI575672B (zh) * 2014-08-11 2017-03-21 精材科技股份有限公司 晶片封裝體及其製造方法
TWI550737B (zh) * 2014-08-11 2016-09-21 精材科技股份有限公司 晶片封裝體及其製造方法
TWI591764B (zh) * 2015-01-12 2017-07-11 精材科技股份有限公司 晶片封裝體及其製造方法
TWI600125B (zh) * 2015-05-01 2017-09-21 精材科技股份有限公司 晶片封裝體及其製造方法
US9663357B2 (en) * 2015-07-15 2017-05-30 Texas Instruments Incorporated Open cavity package using chip-embedding technology
US20190067352A1 (en) * 2015-10-29 2019-02-28 China Wafer Level Csp Co., Ltd. Photosensitive chip packaging structure and packaging method thereof
US10373883B2 (en) * 2017-10-26 2019-08-06 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US10622593B2 (en) 2018-06-05 2020-04-14 Ford Global Technologies, Llc Reduction of packaging parasitic inductance in power modules
CN109037428B (zh) * 2018-08-10 2024-08-02 浙江熔城半导体有限公司 带有双围堰的芯片封装结构及其制作方法
CN109473402A (zh) * 2018-10-11 2019-03-15 北京工业大学 一种影像芯片的封装结构和制作方法
US20230317543A1 (en) * 2022-04-01 2023-10-05 Fluke Corporation Structure, system and method for a temperature regulated electrical device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
KR100379471B1 (ko) * 2000-07-19 2003-04-10 엘지전자 주식회사 절대습도센서 및 이를 이용한 온/습도 검출 회로
GB2379265B (en) * 2001-08-16 2005-04-06 Univ Bath Internal combustion engine cooling
US7485847B2 (en) * 2004-12-08 2009-02-03 Georgia Tech Research Corporation Displacement sensor employing discrete light pulse detection
JP2007192773A (ja) * 2006-01-23 2007-08-02 Denso Corp 圧力センサ素子の取付構造
KR100809693B1 (ko) * 2006-08-01 2008-03-06 삼성전자주식회사 하부 반도체 칩에 대한 신뢰도가 개선된 수직 적층형멀티칩 패키지 및 그 제조방법
CN101150886B (zh) * 2006-09-21 2011-07-13 财团法人工业技术研究院 微机电麦克风的封装结构及封装方法
US7939867B2 (en) * 2008-02-27 2011-05-10 United Microelectronics Corp. Complementary metal-oxide-semiconductor (CMOS) image sensor and fabricating method thereof
JP5185683B2 (ja) * 2008-04-24 2013-04-17 パナソニック株式会社 Ｌｅｄモジュールの製造方法および照明器具の製造方法
TWI508194B (zh) * 2009-01-06 2015-11-11 Xintec Inc 電子元件封裝體及其製作方法
CN101924081A (zh) * 2009-06-15 2010-12-22 鸿富锦精密工业（深圳）有限公司 影像感测器封装体及影像感测器模组
CN102034796B (zh) * 2009-10-01 2014-08-27 精材科技股份有限公司 晶片封装体及其制造方法
TWI511243B (zh) * 2009-12-31 2015-12-01 Xintec Inc 晶片封裝體及其製造方法
US8316718B2 (en) * 2010-08-23 2012-11-27 Freescale Semiconductor, Inc. MEMS pressure sensor device and method of fabricating same
US8976529B2 (en) * 2011-01-14 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Lid design for reliability enhancement in flip chip package
WO2012145940A1 (zh) * 2011-04-28 2012-11-01 深圳市华星光电技术有限公司 滤光片的制作方法
FR2980643A1 (fr) * 2011-09-28 2013-03-29 St Microelectronics Grenoble 2 Boitier electronique optique

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9543233B2 (en) 2014-11-12 2017-01-10 Xintec Inc. Chip package having a dual through hole redistribution layer structure
TWI581325B (zh) * 2014-11-12 2017-05-01 精材科技股份有限公司 晶片封裝體及其製造方法
US9768067B2 (en) 2014-11-12 2017-09-19 Xintec Inc. Chip package and manufacturing method thereof

Also Published As

Publication number Publication date
TWI529821B (zh) 2016-04-11
US20130307147A1 (en) 2013-11-21
CN103426838B (zh) 2016-12-28
CN103426838A (zh) 2013-12-04

Similar Documents

Publication Publication Date Title
TWI512930B (zh) 晶片封裝體及其形成方法
TWI529821B (zh) 晶片封裝體及其形成方法
US9337097B2 (en) Chip package and method for forming the same
TWI550802B (zh) 晶片封裝體及其製造方法
TWI525758B (zh) 晶片封裝體及其製造方法
TWI565015B (zh) 晶片封裝體及其製造方法
TWI569400B (zh) 晶片封裝體及其形成方法
TWI459485B (zh) 晶片封裝體的形成方法
US8872196B2 (en) Chip package
TWI529887B (zh) 晶片封裝體及其形成方法
US9761510B2 (en) Chip package and method for forming the same
US9611143B2 (en) Method for forming chip package
TWI493634B (zh) 晶片封裝體及其形成方法
US8810012B2 (en) Chip package, method for forming the same, and package wafer
TWI485818B (zh) 晶片封裝體及其形成方法
JP2020077855A (ja) チップパッケージおよびその製造方法
US20170207194A1 (en) Chip package and method for forming the same
CN107369695B (zh) 晶片封装体与其制造方法
TWI503937B (zh) 晶片封裝體及其形成方法
US20150325551A1 (en) Chip package and method for forming the same
TWI511266B (zh) 晶片封裝體及其形成方法
TWI549202B (zh) 晶片封裝體及其製造方法
TWI543333B (zh) 晶片封裝體及其製造方法