TWI511243B - 晶片封裝體及其製造方法 - Google Patents

晶片封裝體及其製造方法 Download PDF

Info

Publication number
TWI511243B
TWI511243B TW099146544A TW99146544A TWI511243B TW I511243 B TWI511243 B TW I511243B TW 099146544 A TW099146544 A TW 099146544A TW 99146544 A TW99146544 A TW 99146544A TW I511243 B TWI511243 B TW I511243B
Authority
TW
Taiwan
Prior art keywords
layer
wafer
light shielding
chip package
shielding layer
Prior art date
Application number
TW099146544A
Other languages
English (en)
Other versions
TW201123373A (en
Inventor
Tsang Yu Liu
Yu Lin Yen
Chuan Jin Shiu
Po Shen Lin
Original Assignee
Xintec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xintec Inc filed Critical Xintec Inc
Publication of TW201123373A publication Critical patent/TW201123373A/zh
Application granted granted Critical
Publication of TWI511243B publication Critical patent/TWI511243B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14618Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0203Containers; Encapsulations, e.g. encapsulation of photodiodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Micromachines (AREA)

Description

晶片封裝體及其製造方法
本發明係有關於一種晶片封裝體及其製作方法,特別是有關於一種具有遮光層之晶片封裝體及其製作方法。
在習知的影像感測元件(image sensors)封裝體中,影響影像品質的其中一個原因就是光串音效應(crosstalk),串音效應越嚴重,影像的失真也越嚴重。例如入射至非感光區的光偏折進入感光區,或是應入射至鄰近影像感測元件封裝體的感光區的光因偏折進入感光區中都會造成光串音效應(crosstalk)的問題。另外,入射至感光區的光也可能會反射出影像感測元件封裝體而造成漏光的問題,進而使影像感測元件封裝體的影像品質惡化。
有鑑於此,本發明之實施例提供一種晶片封裝體,包含一晶片,具有一半導體元件;一上蓋層,設置於此晶片的上方;一間隔層,設置於此上蓋層與此晶片之間,並圍繞此元件區形成一空腔;以及一遮光層,設置於此上蓋層與此晶片之間,與此間隔層具有一重疊部分,且延伸至此空腔中。
本發明之另一實施例係提供一種晶片封裝體的製造方法,包括下列步驟:提供一上蓋層及包括複數個晶片之晶圓,其中每一晶片上設有一半導體元件;接合此上蓋層與此晶圓的上表面,且在兩者之間設置一間隔層及一遮光層,其中此間隔層圍繞此半導體元件,於此上蓋層及此晶片之間形成一空腔,其中此遮光層與此間隔層具有一重疊部分,且延伸至此空腔中;以及切割此晶圓以分離此些晶片。
以下以各實施例詳細說明並伴隨著圖式說明之範例,做為本發明之參考依據。在圖式或說明書描述中,相似或相同之部分皆使用相同之圖號。且在圖式中,實施例之形狀或是厚度可擴大,並以簡化或是方便標示。再者,圖式中各元件之部分將以分別描述說明之,值得注意的是,圖中未繪示或描述之元件,為所屬技術領域中具有通常知識者所知的形式,另外,特定之實施例僅為揭示本發明使用之特定方式,其並非用以限定本發明。
本發明實施例的晶片封裝體係利用晶圓級封裝(wafer level chip scale package,WLCSP)製程封裝各種包含主動元件或被動元件(active or passive elements)、數位電路或類比電路(digital or analog circuits)等積體電路的電子元件(electronic components),例如是有關於光電元件(opto electronic devices)、微機電系統(Micro Electro Mechanical System;MEMS)、微流體系統(micro fluidic systems)、或利用熱、光線及壓力等物理量變化來測量的物理感測器(Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package;WSP)製程對影像感測元件(image sensors)、發光二極體、太陽能電池(solar cells)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(process sensors)或噴墨頭(ink printer heads)等半導體晶片進行封裝。
其中上述晶圓級封裝製程主要係指在晶圓階段完成封裝步驟後,再予以切割成獨立的封裝體,然而,在一特定實施例中,例如將已分離之半導體晶片重新分布在一承載晶圓上,再進行封裝製程,亦可稱之為晶圓級封裝製程。另外,上述晶圓級封裝製程亦適用於藉堆疊(stack)方式安排具有積體電路之多片晶圓,以形成多層積體電路(multi-layer integrated circuit devices)之晶片封裝體。
本發明實施例之晶片封裝體係以一影像感測元件(image sensors)為例,其於晶片與其上的上蓋層之間設有一層遮光層,以改善習知技術中,入射至非感光區的光(例如入射至間隔層的光)偏折進入感光區,或是應入射至鄰近影像感測元件的感光區的光因偏折進入感光區中而造成光串音效應(crosstalk)的問題。另外,上述遮光層也可避免入射至感光區的光因反射出晶片封裝體而造成漏光的問題,進而提升影像品質。
首先,提供一半導體基板,例如是矽晶圓之半導體晶圓,但也可為矽鍺基材、鎵化砷等III-V族半導體基材,或者,亦可包含一摻雜的磊晶層(epi layer)、一梯度半導體層(gradient semiconductor)及/或更可包含一半導體層疊在另一不同型態的半導體層上。參見第1A圖,首先提供一晶圓100,晶圓100定義有多個元件區101A,圍繞元件區101A者為周邊接墊區101B。元件區101A及周邊接墊區101B共同形成部分的晶粒區。
接續,如第1B圖所示,於元件區101A製作半導體元件102,例如影像感測器元件或是微機電結構,而覆蓋上述晶圓100及半導體元件102者為層間介電層103(IMD),一般可選擇低介電係數(low k)的絕緣材料,例如多孔性氧化層。接著於周邊接墊區101B的層間介電層103中製作複數個導電墊結構104。上述導電墊結構較佳可以由銅(copper;Cu)、鋁(aluminum;Al)或其它合適的金屬材料所製成。
此外,晶圓100可覆蓋有一晶片保護層106(passivation layer),同時為將晶片內的元件電性連接至外部電路,可事先定義晶片保護層106以形成複數個暴露出導電墊結構的開口106h。以下為簡化圖示,將僅繪示導電墊結構104。
第2A至2H圖、第3A至3B圖、第4A至4D圖及第5A至5D圖顯示根據本發明各種實施例及製作晶片封裝體之一系列剖面圖。於以下所揭示的晶片封裝體步驟中,包括提供上蓋層200以與晶圓100接合,且在上蓋層200與晶圓100之間設置有遮光層202及間隔層204。上蓋層200可包含使光通過之材質,例如鏡片級玻璃或石英等透明材質(transparent material)。
參見第2A至2H圖,其顯示本發明一實施例製作晶片封裝體之一系列剖面圖。首先,參見第2A圖,於上蓋層200上形成圖案化的遮光層202。遮光層202可由塗佈(coating)及微影蝕刻製程形成,可選擇具有阻擋、吸收、或反射光線等性質之材料,例如可包括黑光阻(black resin)、底層抗反射塗料(BARC)、金屬材料如鉻(Cr)、或其他有機/無機吸光材料,例如染料、顏料等。此外,遮光層202可包含多層具吸光範圍不同的膜層(未顯示),例如各膜層包含各種吸光範圍不同或甚至彼此吸收波長互補之吸光材料。
接著,參見第2B圖,其顯示為於上蓋層200上形成間隔層204,例如使用沉積及微影製程形成。如第2B圖所示,間隔層204係設置於任兩相鄰的遮光層202之間,其中遮光層202與間隔層204具有一重疊部分d,此重疊部分d一方面可固定遮光層202,另一方面可避免少許光線從間隔層204直接穿射過來。在本發明一實施例中,間隔層204可選擇隔離材料(isolation)以隔絕環境污染或避免水氣進入。例如,在對晶圓基底實施刻痕(notch)製程以形成凹口時,間隔層可選擇緩衝材料以避免上蓋層破損。此外,當晶片包含光電元件時,間隔層204可形成圍堰結構(Dam)以在供光線進出的上蓋層與光電元件之間圍出空腔(cavity),以使光電元件之光學特性因空腔中的空氣介質而提升。在另一實施例中,間隔層204的材料可為感光型環氧樹脂、防銲層或其他合適之絕緣物質,例如無機材料之氧化物層、氮化矽層、氮氧化矽層、金屬氧化物或其組合;或有機高分子材料之聚亞醯胺樹脂(polyimide)、苯環丁烯(butylcyclobutene,道氏化學公司)、聚對二甲苯(parylene)、萘聚合物(polynaphthalenes)、氟碳化物(fluorocarbons)、丙烯酸酯(acrylates)等。
接續,如第2C圖所示,於間隔層204上形成黏著層206。在一實施例中,黏著層206可包含高分子膜或一或多種黏著劑,例如環氧樹脂或聚胺基甲酸酯(polyurethane)。藉由設置於間隔層204上的黏著層206,將上蓋層200與晶圓100接合,形成間隔層204,其中間隔層204介於晶圓100及上蓋層200之間,並圍繞晶圓100之元件區。因此,間隔層204在晶圓100及上蓋層200之間形成一空腔216,在此空腔中,元件區係由間隔層204所圍繞。在本實施例中,晶圓100可包含複數個晶片,每一晶片彼此係以一切割道SC區隔。如第2C圖所示,每一晶片係設有一半導體元件102,其上可覆蓋著對應的微陣列結構(未顯示)。在本發明實施例中,半導體元件102為感光元件102,因此該元件所在區域亦可視為一感光區102a。在本發明一實施例中,上述感光元件102可為互補式金氧半導體元件(complementary metal-oxide-semiconductor,CMOS)或電荷耦合元件(charge-coupled device,CCD),用以擷取影像或圖像。
值得注意的是,如第2C圖所示,遮光層202除覆蓋間隔層204的上表面外,亦部分延伸至空腔216中,以阻擋入射至非感光區或其他鄰近影像感測元件的感光區的光偏折進入感光區102a中。然而,可瞭解的是,感光元件102與遮光層202之間具有一間隙S,如此可避免遮光層202阻擋到所需入射至感光區102a的光線。在一實施例中,感光元件102與遮光層202之間的間隙可介於2μm至100μm之間。較佳者,感光元件102與遮光層202之間的水平間距S可介於5μm至40μm之間。
請參閱第2D圖,可以上蓋層200為承載基板,自晶圓100之背面100a進行蝕刻,例如藉由非等向性蝕刻製程去除部份的晶圓100,以於其中形成暴露出導電墊結構104之連通開口100ha及100hb。
第2E圖顯示晶圓100之較大範圍的剖面圖,除了第2D圖所示之部分晶粒區外,還包括相鄰之切割區域以及另一晶粒區。
如第2E圖所示,於開口100ha及100hb內選擇性形成露出導電墊結構104之絕緣層120,例如高分子,如聚酯亞胺(PI)薄膜,可先藉由熱氧化法或電漿化學氣相沈積法,同時形成氧化矽層於開口100ha及100hb內,其並可延伸至晶圓100的背面100a,接著,除去開口100ha及100hb之底部上的絕緣層(例如藉由微影製程)以暴露出導電墊結構104。在此實施例中,開口100ha及100hb內之絕緣層120係同時形成。
接著,如第2F圖所示,於開口100ha及開口100hb中分別形成第一導電層130a及第二導電層130b。在此實施例中,第一導電層130a及第二導電層130b係為重佈線路圖案,因此其除了形成於開口100ha、100hb之側壁上,還進一步延伸至晶圓100之下表面100a上。
第一導電層130a及第二導電層130b之形成方式可包括物理氣相沉積、化學氣相沉積、電鍍、或無電鍍等,其材質可為金屬材質,例如銅、鋁、金、或前述之組合。第一導電層130a及第二導電層130b之材質還可包括導電氧化物,例如氧化銦錫(ITO)、氧化銦鋅(IZO)、或前述之組合。在一實施例中,係於整個晶圓100上順應性形成一導電層,接著將導電層圖案化為例如第2F圖所示之導電圖案分佈,形成導電通道。雖然,在第2F圖中之導電層係順應性形成於開口100ha及100hb之側壁上,然在其他實施例中,導電層亦可大抵分別將開口100ha及100hb填滿。此外,在此實施例中,開口100ha及100hb內之第一導電層130a及第二導電層130b與晶圓100之間係由同一絕緣層120所隔離。此外,上述實施例之導電通道的結構和位置僅為其中一實施例之說明,並非特別限定,例如其亦可形成於切割道的位置上。
接續,請參閱第2G圖,其顯示保護層140的形成方式。在本發明實施例中,保護層140例如為阻焊膜(solder mask),可經由塗佈防銲材料的方式於晶圓背面100a處形成保護層140。然後,對保護層140進行圖案化製程,以形成暴露部分第一導電層130a及第二導電層130b的複數個終端接觸開口。然後,於終端接觸開口處形成凸塊下金屬層(Under Bump Metallurgy,UBM)(未顯示)和導電凸塊150。舉例而言,由導電材料構成之凸塊下金屬層(UBM)可以是金屬或金屬合金,例如鎳層、銀層、鋁層、銅層或其合金;或者是摻雜多晶矽、單晶矽、或導電玻璃層等材料。此外,耐火金屬材料例如鈦、鉬、鉻、或是鈦鎢層,亦可單獨或和其他金屬層結合。而在一特定實施例中,鎳/金層可以局部或全面性的形成於金屬層表面。其中導電凸塊150可藉由第一導電層130a及第二導電層130b而電性連接至導電墊結構104。接著,沿著周邊接墊區的切割區SC將半導體基板100分割,即可形成複數個分離的晶片封裝體。
第2H圖顯示切割所形成之晶片封裝體250的剖面圖。如圖中所示,晶片封裝體250包含一晶片,其上設有一含半導體元件102之感光區102a,晶片上方設有一上蓋層200,上蓋層200與晶片之間設有一間隔層204,且此間隔層204圍繞半導體元件102形成一空腔216。此外,另有一遮光層202設於該上蓋層200與該間隔層204之間,此遮光層202覆蓋間隔層204的上表面,且延伸至該空腔216中,以及,在間隔層204與晶片之間更包括一黏著層206。
第3A至3B圖亦顯示上述實施例之一變化例。在此實施例中,相同的標號代表與前述實施例相同的材料或形成方式。參見第3A圖,其中遮光層202可不需完全覆蓋間隔層204的上表面,而僅與間隔層204部分重疊。在一實施例中,此重疊部分d可隨應用上的需求作不同調整,重疊部分d的最小值可為5μm,或不大於間隔層204寬度w的二分之一。或者,該重疊部分d等同於該間隔層寬。接著,進行如第2D圖至2H圖之製程,所得到之晶片封裝體350如第3B圖所示。
第4A至4D圖為本發明另一實施例之晶片封裝體於各製程步驟之剖面圖。在此實施例中,除非特別說明,相同的標號代表與前述實施例相同的材料或形成方式。本實施例與前述實施例的主要差異在於將間隔層直接形成在晶圓上(dam-on-wafer)。首先,參見第4A圖,提供如第1B圖之晶圓100,在其上以沉積及微影製程方式形成間隔層204,其中此間隔層204圍繞感光元件102。
接著,參見第4B圖,提供一上蓋層200,並於上蓋層200上形成遮光層202。如前述,遮光層202可包括黑光阻(black resin)、底層抗反射塗料(BARC)、金屬材料如鉻(Cr)、或其他有機/無機吸光材料,例如染料、顏料等。或者,遮光層202亦可包含多層具吸光範圍不同的膜層(未顯示),例如各膜層包含各種吸光範圍不同或甚至彼此吸收波長互補之吸光材料。感光元件102與遮光層202之間具有一間隙S,例如間隙S可介於2μm至100μm之間。較佳者,感光元件102與遮光層202之間的水平間距S可介於5μm至40μm之間。
接著,參見第4C圖,以印刷方式塗佈黏著層206於間隔層204上,藉由此設置於間隔層204上的黏著材料206,接合上蓋層200與晶圓100。如此,間隔層204介於上蓋層200與晶圓100之間,圍繞感光元件102並與上蓋層200及晶圓100形成一空腔。值得注意的是,遮光層202的圖案較佳大於間隔層204,以使上蓋層200與晶圓100接合後,遮光層204除覆蓋間隔層204的上表面外,亦具有部分延伸至空腔中。
在上蓋層200與晶圓100結合後,進行如第2D圖至2H圖之製程,形成如第4D圖所示之晶片封裝體350,其中晶片封裝體450包含一晶片,具有一半導體元件102之感光區102a,晶片上方設置有一上蓋層200,上蓋層200與該晶片之間設置有一間隔層204,且此間隔層204圍繞半導體元件102a形成一空腔216。此外,另有一遮光層202設置於上蓋層200與間隔層204之間,其中遮光層202部分延伸至空腔216中,且間隔層204與遮光層202之間更包括一黏著層206。值得注意的是,在其他實施例中,遮光層202亦可如第3B圖中之未完全覆蓋間隔層204的上表面,而僅與間隔層204部分重疊。
第5A至5D圖顯示本發明又一實施例之晶片封裝體於各製程步驟之剖面圖。在此實施例中,除非特別說明,相同的標號代表與前述實施例相同的材料或形成方式。本實施例與前述實施例的主要差異在將遮光層順應性地覆蓋於間隔層及上蓋層上。首先,參見第5A圖,其顯示以例如沉積及微影製程形成間隔層204於上蓋層200上。接著,參見5B圖,以塗佈或沉積方式,順應性沉積遮光層202於該間隔層204及上蓋層200上。值得注意的是,如第5B圖所示,遮光層202不僅覆蓋間隔層204的上表面,亦延伸覆蓋一部份的上蓋層200及間隔層204之側壁。如前述,遮光層202可包括黑光阻(black resin)、底層抗反射塗料(BARC)、金屬材料如鉻(Cr)、或其他有機/無機吸光材料,例如染料、顏料等。或者,遮光層202可包含多層具吸光範圍不同的膜層(未顯示),例如各膜層包含各種吸光範圍不同或甚至彼此吸收波長互補之吸光材料。
接著,參見第5C圖,在遮光層202上設置黏著層206,並藉由此黏著材料接合晶圓100及上蓋層200。間隔層204於晶圓100與上蓋層200之間形成一空腔216。可瞭解的是,感光元件102與遮光層202之間具有一間隙S,例如介於2μm至100μm之間或5μm至40μm之間。因此,感光元件102亦由該間隔層204所圍繞,且遮光層202係部分延伸至空腔216中。
接著,進行如第2D圖至2H圖之製程,形成如第5D圖所示之晶片封裝體550,其中晶片封裝體550包含一晶片,具有一含半導體元件102之感光區102a,晶片上方設置有一上蓋層200,上蓋層200與晶片之間設置有間隔層204,且間隔層204圍繞半導體元件102成一空腔216。此外,另有一遮光層202設置於該間隔層204與該晶片之間,此遮光層202沿著間隔層204之一側壁延伸至上蓋層200上,其中遮光層202與晶片之間更包括一黏著層206。值得注意的是,在其他實施例中,遮光層202亦可如第3B圖中之未完全覆蓋間隔層204的上表面,而僅與間隔層204部分重疊。
在本發明實施例中,提供在晶片與其上的上蓋層之間設有一層遮光層,以改善習知技術中,入射至非感光區的光偏折進入感光區,或應入射至鄰近元件的感光區的光因偏折進入感光區中而造成的光串音效應。此外,在本發明實施例中,遮光層可直接形成在上蓋層或間隔層上,或僅需部分覆蓋間隔層的上表面,因此,可依據製程或設計上的需要作各種調整以達到最佳效果。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定為準。
100...晶圓
100a...背面
100ha、100hb...開口
101A...元件區
101B...周邊接墊區
102...半導體元件
102a...感光區
103...層間介電層
104...導電墊結構
106...晶片保護層
106h...開口
120...絕緣層
130a...導電層
130b...導電層
140...保護層
150...導電凸塊
200...上蓋層
202...遮光層
204...間隔層
206...黏著層
216...空腔
d...重疊部分
s...水平間距
250、350、450、550...晶片封裝體
第1A至1B圖係顯示製作一種根據本發明一實施例之晶圓的剖面示意圖。
第2A至2H圖係顯示根據本發明一實施例製作晶片封裝體的剖面示意圖。
第3A至3B圖係顯示根據本發明另一實施例製作晶片封裝體的剖面示意圖。
第4A至4D圖係顯示根據本發明一實施例製作晶片封裝體的剖面示意圖。
第5A至4D圖係顯示根據本發明一實施例製作晶片封裝體的剖面示意圖。
100ha、100hb...開口
102...半導體元件
104...導電墊結構
120...絕緣層
130a、b...導電層
140...保護層
150...導電凸塊
200...上蓋層
202...遮光層
204...間隔層
206...黏著層
216...空腔
250...晶片封裝體
100...晶圓

Claims (20)

  1. 一種晶片封裝體,包括:一晶片,具有一半導體元件;一上蓋層,設置於該晶片的上方;一間隔層,設置於該上蓋層與該晶片之間,其中該間隔層為一絕緣物質且位於該晶片的上表面上,並圍繞該半導體元件形成一空腔;以及一遮光層,設置於該上蓋層與該晶片之間,該遮光層與該間隔層具有一重疊部分,且延伸至該空腔中。
  2. 如申請專利範圍第1項所述之晶片封裝體,其中該半導體元件與該遮光層間隔一水平距離。
  3. 如申請專利範圍第2項所述之晶片封裝體,其中該水平距離介於2μm至100μm之間。
  4. 如申請專利範圍第1項所述之晶片封裝體,其中該重疊部分等同於該間隔層寬。
  5. 如申請專利範圍第1項所述之晶片封裝體,其中該重疊部分不大於該間隔層寬度的二分之一。
  6. 如申請專利範圍第1項所述之晶片封裝體,其中該遮光層包括染料、顏料、金屬材料、黑光阻或抗反射塗料。
  7. 如申請專利範圍第1項所述之晶片封裝體,其中該間隔層設置於該遮光層與該晶片之間。
  8. 如申請專利範圍第7項所述之晶片封裝體,其中該間隔層與該遮光層之間更包括一黏著層。
  9. 如申請專利範圍第7項所述之晶片封裝體,其中該 間隔層與該晶片之間更包括一黏著層。
  10. 如申請專利範圍第1項所述之晶片封裝體,其中該間隔層設置於該遮光層及該上蓋層之間。
  11. 如申請專利範圍第10項所述之晶片封裝體,其中該遮光層包括由該重疊部分沿著該間隔層之一側壁延伸至該上蓋層上。
  12. 如申請專利範圍第1項所述之晶片封裝體,其中該遮光層包括多層吸光波長範圍不同的膜層。
  13. 一種晶片封裝體的製造方法,包括下列步驟:提供一上蓋層及包括複數個晶片之晶圓,其中每一晶片上設有一半導體元件;接合該上蓋層與該晶圓,且在兩者之間設置一間隔層及一遮光層,其中該間隔層為一絕緣物質且位於該晶片的上表面上,並圍繞該半導體元件,於該上蓋層及該晶片之間形成一空腔,其中該遮光層與該間隔層具有一重疊部分,且延伸至該空腔中;以及切割該晶圓以分離該些晶片。
  14. 如申請專利範圍第13項所述之晶片封裝體的製造方法,其中該半導體元件與該遮光層間隔一水平距離。
  15. 如申請專利範圍第13項所述之晶片封裝體的製造方法,其中該遮光層包括染料、顏料、金屬材料、黑光阻、抗反射塗料或前述之組合。
  16. 如申請專利範圍第13項所述之晶片封裝體的製造方法,其中接合該上蓋層與該晶圓的步驟,更包括:形成一間隔層於該晶片上; 形成一遮光層於該上蓋層上;及以一黏著層接合該間隔層與該遮光層。
  17. 如申請專利範圍第13項所述之晶片封裝體的製造方法,其中接合該上蓋層與該晶圓的步驟,更包括:形成一遮光層於該上蓋層上;形成一間隔層於該遮光層上,部分覆蓋該遮光層;及以一黏著層接合該間隔層及該晶片。
  18. 如申請專利範圍第13項所述之晶片封裝體的製造方法,其中接合該上蓋層與該晶圓的步驟,更包括:形成一間隔層於該上蓋層上;順應性形成一遮光層於該間隔層及該上蓋層上;及以一黏著層接合該間隔層上之遮光層及該晶片。
  19. 如申請專利範圍第18項所述之晶片封裝體的製造方法,其中該遮光層覆蓋該間隔層之一側壁。
  20. 如申請專利範圍第13項所述之晶片封裝體的製造方法,其中該遮光層包括多層吸光波長範圍不同的膜層。
TW099146544A 2009-12-31 2010-12-29 晶片封裝體及其製造方法 TWI511243B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US29144509P 2009-12-31 2009-12-31

Publications (2)

Publication Number Publication Date
TW201123373A TW201123373A (en) 2011-07-01
TWI511243B true TWI511243B (zh) 2015-12-01

Family

ID=44186347

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099146544A TWI511243B (zh) 2009-12-31 2010-12-29 晶片封裝體及其製造方法

Country Status (3)

Country Link
US (2) US8633558B2 (zh)
CN (2) CN102130090B (zh)
TW (1) TWI511243B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8508028B2 (en) * 2010-07-16 2013-08-13 Yu-Lung Huang Chip package and method for forming the same
US9711403B2 (en) * 2011-01-17 2017-07-18 Xintec Inc. Method for forming chip package
TWI485818B (zh) * 2011-06-16 2015-05-21 Xintec Inc 晶片封裝體及其形成方法
TWM428490U (en) * 2011-09-27 2012-05-01 Lingsen Precision Ind Ltd Optical module packaging unit
US20130175650A1 (en) * 2012-01-05 2013-07-11 Apple Inc Cover for image sensor assembly with light absorbing layer
US8951842B2 (en) 2012-01-12 2015-02-10 Micron Technology, Inc. Semiconductor growth substrates and associated systems and methods for die singulation
US20130307147A1 (en) * 2012-05-18 2013-11-21 Xintec Inc. Chip package and method for forming the same
US8513757B1 (en) * 2012-06-08 2013-08-20 Apple Inc. Cover for image sensor assembly with light absorbing layer and alignment features
TWI484569B (zh) * 2012-07-20 2015-05-11 Nat Univ Tsing Hua 系統級封裝方法
TWI512930B (zh) * 2012-09-25 2015-12-11 Xintex Inc 晶片封裝體及其形成方法
US8736045B1 (en) 2012-11-02 2014-05-27 Raytheon Company Integrated bondline spacers for wafer level packaged circuit devices
US8606057B1 (en) * 2012-11-02 2013-12-10 Heptagon Micro Optics Pte. Ltd. Opto-electronic modules including electrically conductive connections for integration with an electronic device
US9620436B2 (en) * 2014-04-09 2017-04-11 Invensas Corporation Light emitting diode device with reconstituted LED components on substrate
US10096635B2 (en) 2014-08-08 2018-10-09 Xintec Inc. Semiconductor structure and manufacturing method thereof
TWI582677B (zh) * 2014-12-15 2017-05-11 精材科技股份有限公司 晶片封裝體及其製造方法
US9543347B2 (en) 2015-02-24 2017-01-10 Optiz, Inc. Stress released image sensor package structure and method
CN106206625B (zh) * 2015-03-25 2023-11-17 精材科技股份有限公司 一种芯片尺寸等级的感测芯片封装体及其制造方法
CN105070734A (zh) * 2015-09-02 2015-11-18 苏州晶方半导体科技股份有限公司 封装结构及封装方法
CN105244360B (zh) * 2015-10-29 2019-02-26 苏州晶方半导体科技股份有限公司 感光芯片封装结构及其封装方法
JP2018533217A (ja) * 2015-10-29 2018-11-08 チャイナ ウェイファー レベル シーエスピー カンパニー リミテッド 感光性チップパッケージ化構造及びそのパッケージ化方法
CN106935558A (zh) * 2015-12-29 2017-07-07 精材科技股份有限公司 晶片封装体及其制造方法
CN105655365B (zh) * 2016-03-14 2020-03-24 苏州晶方半导体科技股份有限公司 半导体芯片封装结构及其封装方法
CN107527928B (zh) * 2016-06-21 2020-04-07 胜丽国际股份有限公司 光学组件封装结构
CN106935606A (zh) * 2017-05-11 2017-07-07 北京工业大学 一种影像传感器的封装结构
EP3660821A4 (en) 2017-09-07 2020-07-29 Huawei Technologies Co., Ltd. ORGANIC LIGHT-EMITTING DISPLAY (OLED) AND TERMINAL
WO2020003796A1 (ja) * 2018-06-29 2020-01-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、電子機器、および固体撮像装置の製造方法
CN111863843B (zh) * 2019-04-30 2024-03-01 同欣电子工业股份有限公司 感测器封装结构及其感测模块

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5748448A (en) * 1995-02-21 1998-05-05 Nec Corporation Solid-state image sensor assembly with image sensor element chip mounted in package
US6036872A (en) * 1998-03-31 2000-03-14 Honeywell Inc. Method for making a wafer-pair having sealed chambers
US20080188030A1 (en) * 2004-11-01 2008-08-07 Kang Byoung Young Image Sensor Chip Package and Method of Fabricating the Same
CN101335280A (zh) * 2007-06-29 2008-12-31 采钰科技股份有限公司 影像感测元件封装体及其制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5532005U (zh) * 1978-08-21 1980-03-01
US20050184304A1 (en) * 2004-02-25 2005-08-25 Gupta Pavan O. Large cavity wafer-level package for MEMS
TWI345830B (en) * 2007-08-08 2011-07-21 Xintec Inc Image sensor package and fabrication method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5748448A (en) * 1995-02-21 1998-05-05 Nec Corporation Solid-state image sensor assembly with image sensor element chip mounted in package
US6036872A (en) * 1998-03-31 2000-03-14 Honeywell Inc. Method for making a wafer-pair having sealed chambers
US20080188030A1 (en) * 2004-11-01 2008-08-07 Kang Byoung Young Image Sensor Chip Package and Method of Fabricating the Same
CN101335280A (zh) * 2007-06-29 2008-12-31 采钰科技股份有限公司 影像感测元件封装体及其制作方法

Also Published As

Publication number Publication date
CN102130089A (zh) 2011-07-20
TW201123373A (en) 2011-07-01
CN102130090B (zh) 2016-04-13
US8575634B2 (en) 2013-11-05
CN102130089B (zh) 2016-08-31
US20110156191A1 (en) 2011-06-30
US20110156074A1 (en) 2011-06-30
CN102130090A (zh) 2011-07-20
US8633558B2 (en) 2014-01-21

Similar Documents

Publication Publication Date Title
TWI511243B (zh) 晶片封裝體及其製造方法
US10424540B2 (en) Chip package and method for forming the same
US10109663B2 (en) Chip package and method for forming the same
US8823179B2 (en) Electronic device package and method for fabricating the same
TWI549247B (zh) 晶片封裝體
US9768223B2 (en) Electronics device package and fabrication method thereof
US8500344B2 (en) Compact camera module and method for fabricating the same
CN107221540B (zh) 晶片封装体及其制造方法
US8097929B2 (en) Electronics device package and fabrication method thereof
US20130001621A1 (en) Chip package and method for forming the same
US9142486B2 (en) Chip package and fabrication method thereof
TWI717846B (zh) 晶片封裝體及其製造方法
EP2772939A1 (en) Semiconductor device for detection of radiation and method of producing a semiconductor device for detection of radiation
US9362134B2 (en) Chip package and fabrication method thereof
US20160233260A1 (en) Chip package and method for forming the same
TWI442535B (zh) 電子元件封裝體及其製作方法
US10950738B2 (en) Chip package and method for forming the same
TWI482242B (zh) 晶片封裝體及其製造方法
CN114122032A (zh) 制造半导体器件和结构的方法以及半导体结构