CN114122032A - 制造半导体器件和结构的方法以及半导体结构 - Google Patents

制造半导体器件和结构的方法以及半导体结构 Download PDF

Info

Publication number
CN114122032A
CN114122032A CN202110161527.2A CN202110161527A CN114122032A CN 114122032 A CN114122032 A CN 114122032A CN 202110161527 A CN202110161527 A CN 202110161527A CN 114122032 A CN114122032 A CN 114122032A
Authority
CN
China
Prior art keywords
layers
device substrate
recess
bond pad
cmp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110161527.2A
Other languages
English (en)
Inventor
梁晋玮
陈昇照
匡训冲
李昇展
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN114122032A publication Critical patent/CN114122032A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种半导体器件的制造方法包括：接收器件衬底；在该器件衬底的正面上形成互连结构；以及将凹槽蚀刻到该器件衬底的背面中，直到互连结构的部分暴露为止。该凹槽具有凹槽深度，并且凹槽的边缘由器件衬底的侧壁限定。在凹槽中形成导电接合焊盘，并且第一多个层覆盖导电接合焊盘，沿着器件衬底的侧壁延伸，并且覆盖器件衬底的背面。第一多个层共同具有小于凹槽深度的第一总厚度。执行第一化学机械平坦化以去除第一多个层的部分，以使得第一多个层的剩余部分覆盖导电接合焊盘。本发明的实施例还涉及制造半导体结构的方法以及半导体结构。

Description

制造半导体器件和结构的方法以及半导体结构
技术领域
本发明的实施例涉及制造半导体器件和结构的方法以及半导体结构。
背景技术
半导体集成电路(IC)行业经历了快速增长。IC材料和设计的技术进步已生产出几代IC，其中，每一代具有都比上一代更小、更复杂的电路。然而，这些进步增加了IC加工和制造的复杂性，并且对于要实现的这些进步，需要IC加工和制造的类似发展。在IC的发展过程中，功能密度(即每个芯片区域互连器件的数量)普遍增加，而其几何大小(即使用制造工艺中可制造的最小元件)则在减小。
与IC的其他部件相比，用于各种应用(诸如探针和/或引线接合)的焊盘(下文通常被称为导电接合焊盘)通常具有不同的要求。例如，由于诸如探测或引线接合等动作，导电接合焊盘必须具有足够的大小和强度以承受物理接触。通常同时存在使部件相对较小(大小和厚度均较小)的需求。然而，随着部件变得越来越小和变薄，晶圆中的诸如弯曲或弓曲等变形使得制造部件越来越困难。
发明内容
根据本发明实施例的一个方面，提供了一种制造半导体器件的方法，包括：接收包括像素区和接合焊盘区的器件衬底；在器件衬底的正面中在像素区中形成辐射传感器；在器件衬底的正面上形成互连结构，互连结构耦合到辐射传感器；将凹槽蚀刻到器件衬底的背面中，以去除器件衬底的接合焊盘区，直到暴露互连结构的部分为止，其中，凹槽具有凹槽深度，并且凹槽的边缘由器件衬底的侧壁限定；在凹槽中形成导电接合焊盘，导电接合焊盘耦合到互连结构中的导电部件；形成第一多个层，第一多个层覆盖导电接合焊盘，对应于凹槽的边缘而沿着器件衬底的侧壁延伸，并覆盖器件衬底的背面，其中，第一多个层中的每个基本上是共形的，并且其中，第一多个层共同具有小于凹槽深度的第一总厚度；以及执行第一化学机械平坦化(CMP)以从像素区去除第一多个层的部分，以使得第一多个层的剩余部分覆盖导电接合焊盘。
根据本发明实施例的另一个方面，提供了一种半导体结构，包括：半导体衬底，具有下侧和上侧；互连结构，布置在半导体衬底的下侧下方；载体衬底，接合到互连结构，使得互连结构夹置在载体衬底与半导体衬底的下侧之间；辐射传感器，布置在半导体衬底的下侧中；导电接合焊盘，通过互连结构中的导电部件耦合到辐射传感器；基底氧化物结构，包括：在导电接合焊盘上方延伸的基部以及基底氧化物结构的基部的外边缘处的套环部，基底氧化物结构的套环部沿着半导体衬底的内侧壁向上延伸；氮化物结构，包括沿着基底氧化物结构的基部的上表面延伸的基部，并且包括在氮化物结构的基部的外边缘处的套环部，氮化物结构的套环部加衬基底氧化物结构的套环部的内侧壁；以及覆盖氧化物结构，布置在氮化物结构的基部的上表面上方并且加衬氮化物结构的套环部的内侧壁，其中，基底氧化物结构的套环部的上表面、氮化物结构的套环部的上表面和覆盖氧化物结构的上表面中的每个彼此平面。
根据本发明实施例的又一个方面，提供了一种制造半导体结构的方法，包括：接收器件衬底；在器件衬底的正面上形成互连结构；将凹槽蚀刻到器件衬底的背面中，直到暴露互连结构的部分为止，其中，凹槽具有凹槽深度，并且凹槽的边缘由器件衬底的内侧壁限定；在凹槽中形成导电接合焊盘；形成覆盖导电接合焊盘的第一多个层，第一多个层沿着器件衬底的内侧壁延伸，并覆盖器件衬底的背面，其中，第一多个层共同具有小于凹槽深度的第一总厚度；以及执行第一化学机械平坦化(CMP)以去除第一多个层中的一些的最上部分，从而使第一多个层中的一些在凹槽的边缘上方具有最上平坦化表面，并使第一多个层的在导电接合焊盘上方的其他部分保持完好，其中，将最上平坦化表面切割成与第一多个层中的另一个的上表面平齐。
附图说明
当与附图一起阅读时，根据以下详细描述可最好地理解本发明的各方面。应注意，根据行业中的标准实践，各种部件未按比例绘制。实际上，为论述清楚，各种部件的尺寸可任意增加或减少。
图1示出用于制造具有前照式传感器的3DIC的方法的一些实施例的流程图，该前照式传感器具有改进的接合焊盘结构。
图2至图11示出一系列截面图，该等截面图共同示出与图1的方法的一些实施例一致的实例制造流程。
图12示出根据本发明的一些方面的半导体器件的一些实施例的截面图。
图13示出与图12一致的一些实施例的顶视图。
具体实施方式
本发明提供了许多不同实施例或实例，用于实现本发明的不同部件。以下将描述元件和布置的特定实例以简化本发明。当然，这些仅仅是实例，并非旨在限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可包括第一部件与第二部件直接接触的实施例，也可包括形成在第一部件与第二部件之间的附加部件使得第一部件与第二部件不直接接触的实施例。另外，本发明可在多个实例中重复参考数字和/或字符。这种重复是为了简化和清楚的目的，并且其本身不指示所论述的各个实施例和/或配置之间的关系。
而且，为了便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了各图中所描绘的取向之外，空间相对术语还旨在涵盖器件在使用或操作中的不同取向。装置可其他方式进行取向(旋转90度或者处于其他方向)，而其中所使用的空间相关描述符可做相应解释。
集成电路(IC)，诸如背照式(BSI)IC和前照式(FSI)IC，具有接合焊盘结构，通过该等接合焊盘结构将它们耦合到印刷电路板等。本发明的某些方面在于了解，先前的接合焊盘方法可能会导致衬底弓曲、翘曲或“凹陷”，从而使在衬底的一侧上形成的层会引起使晶圆变形的应变或应力。这种弓曲使得图案化小部件非常困难，例如，难以达到光刻工具的聚焦深度和/或分辨率。
因此，本发明涉及比先前方法为衬底提供更少弓曲的改进的方法和接合焊盘结构。
图1是根据一些实施例的用于制造具有一个或多个背照式传感器(BSI)的半导体结构的方法100的流程图。方法100以步骤102开始，在该步骤中，接收包括像素区和接合焊盘区的器件衬底，并且在器件衬底的正面上形成互连结构。方法100继续进行到步骤104，在该步骤中，将凹槽蚀刻到器件衬底的背面中，以去除器件衬底的接合焊盘区，直到暴露互连结构的一部分为止。凹槽具有凹槽深度，并且凹槽的边缘由器件衬底的侧壁限定。方法100继续到步骤106，在该步骤中，在凹槽中形成导电接合焊盘，例如金属接合焊盘。方法100继续到步骤108，在该步骤中，形成第一多个层。第一多个层覆盖导电接合焊盘，对应于凹槽的边缘而沿着器件衬底的侧壁延伸，并覆盖器件衬底的背面。第一多个层中的每个基本上是共形的并且共同具有小于凹槽深度的第一总厚度——因此，第一多个层仅部分地填充凹槽。第一多个层由于拉伸应变或由其形成引起的其他应力而在器件衬底中引起“弓曲”或“弯曲”。方法100在步骤110处继续，在该步骤中，执行第一化学机械平坦化(CMP)以从像素区去除第一多个层的部分，同时第一多个层的剩余部分仍然覆盖导电接合焊盘。此第一CMP切除第一多个层的上部，从而减小由于第一多个层引起的应变/应力。方法100在步骤112处继续，在该步骤中，在覆盖导电接合焊盘并覆盖像素区的第一多个层的剩余部分上方形成第二多个衬底弓曲层。该方法在步骤114中继续，在该步骤中，执行第二CMP以平坦化第二多个衬底弓曲层，从而提供平坦化表面。尽管第二多个层再次施加可能使衬底弓曲的应力/应变，但由于第一多个层已被第一CMP“切除”并且第二多个层“较薄”(并且具有被第二CMP“切除”的上部区)，因此与其他方法相比，此方法可减少弓曲。可在方法100之前、期间和之后提供附加步骤，并且对于该方法的其他实施例，可代替或消除所描述的一些步骤。接下来的论述示出可根据图1的方法100制造的半导体器件的各种实施例。
图2至图12是半导体结构的一个实施例的示意性截面侧视图，该半导体结构是根据图1的方法100的各个制造阶段的背照式(BSI)图像传感器器件200。图像传感器器件200包括用于感测和记录被引向图像传感器器件200的背面的辐射(诸如光)的强度的像素(传感器)。图像传感器器件200可包括互补金属氧化物半导体(CMOS)图像传感器(CIS)、电荷耦合器件(CCD)、有源像素传感器(APS)或无源像素传感器。图像传感器器件200还包括附加电路和输入/输出，她们与传感器相邻地设置以提供用于传感器的操作环境并用于支持与传感器的外部通信。应理解，图2至图12已经被简化以更好地理解本发明的发明构思，并且可能未按比例绘制。
参考图2，BSI图像传感器器件200包括器件衬底210，并且可与图1的102的一些实施例一致。器件衬底210具有正面212和背面214。器件衬底210是掺杂有诸如硼等p型掺杂剂的硅衬底(例如，p型衬底)。可选地，器件衬底210可包括另一种合适的半导体材料。例如，器件衬底210可以是掺杂有诸如磷或砷等n型掺杂剂的硅衬底(n型衬底)。器件衬底210可包括其他基本材料，诸如锗或铟。器件衬底210可以可选地包括化合物半导体和/或合金半导体。此外，器件衬底210可包括外延层(epi层)，可被应变以提高性能，并且可包括绝缘体上硅(SOI)结构。
器件衬底210包括接合区216、逻辑区217和辐射感测区218。辐射感测区218是器件衬底210的将形成辐射感测器件的区。辐射感测区218例如包括(辐射)传感器220。传感器220可用于感测朝向器件衬底210的背面214投射的辐射，诸如入射光(在下文被称为光)，因此被称为背照式(BSI)传感器。在本实施例中，传感器220包括光电二极管。传感器220的其他实例可包括固定层光电二极管、光电门、互补金属氧化物半导体(CMOS)图像传感器、电荷耦合器件(CCD)传感器、有源传感器、无源传感器和/或在半导体衬底210中扩散或以其他方式形成的其他类型器件。如此，传感器220可包括常规的和/或未来开发的图像感测器件。传感器220可另外包括复位晶体管、源极跟随器晶体管和传输晶体管。此外，传感器220可彼此不同以具有不同的接合深度、厚度等。为了简单起见，在图2中仅示出传感器220，但应理解，可在器件衬底210中实现任何数量的传感器。在实现多个传感器的情况下，辐射感测区包括在相邻的传感器之间提供电和光隔离的隔离结构。逻辑区217是在衬底中布置一个或多个逻辑器件(诸如晶体管)的区。接合区216是在稍后的处理阶段中将形成BSI图像传感器器件200的一个或多个金属接合焊盘的区，以使得可在BSI图像传感器器件200与外部器件之间建立电连接。还应理解，区216、217和218在器件衬底210的上方和下方竖直延伸。
仍然参考图2，在器件衬底210的正面上方形成互连结构230。互连结构230包括嵌入在介电材料层中的多个导电层。多个导电层提供图像传感器器件200的各种掺杂部件、电路与输入/输出之间的互连。多个导电层包括到最顶层的金属一层、金属二层等中的金属线。多个导电层还包括用于将掺杂区耦合到金属一层中的金属线上的接触件。多个导电层还包括用于耦合相邻金属层的通孔。在本实施例中，互连结构230包括层间介电(ILD)层232和多个金属间介电(IMD)层234、236、238和240。ILD层232和多个金属间介电(IMD)层234、236、238和240可包括合适的介电材料。例如，在本实施例中，ILD层232和多个金属间介电(IMD)层234、236、238和240包括低介电常数(低k)材料，该材料具有比热氧化硅的常数低的常数。在其他实施例中，ILD层232和多个金属间介电(IMD)层234、236、238和240包括介电材料。介电材料可通过CVD、HDPCVD、PECVD、其组合或其他合适的工艺形成。
IMD层234、236、238和240中的每个分别包括接触件、通孔和金属层242、244、246和248。为了说明的目的，在图2中仅示出四个IMD层，同时应理解，可实现任何数量的IMD层，并且所示的IMD层仅是示例性的，并且金属层和通孔/触点的实际定位和配置可能会根据设计需求而有所不同。
互连结构230可包括通过包括物理气相沉积，CVD、HDPCVD、PECVD、其组合或其他合适的工艺形成的导电材料，诸如铝、铝/硅/铜合金、钛、氮化钛、钨、多晶硅、金属硅化物或其组合。用于形成互连的其他制造技术可包括光刻处理和蚀刻，以对用于竖直连接件(例如，通孔/接触件)和水平连接件(例如，金属层)的导电材料进行图案化。可选地，可使用铜多层互连件来形成金属图案。铜互连结构可包括铜、铜合金、钛、氮化钛、钽、氮化钽、钨、多晶硅，金属硅化物或其组合。铜互连可通过镶嵌技术形成，包括介电沉积、蚀刻、沉积和抛光。沉积可包括溅射、电镀、CVD或其他合适的工艺。
仍然参考图2，在本实施例中，钝化层250形成在互连结构230上方并与第n金属层248直接接触。钝化层250可包括任何合适的介电材料。在本实施例中，钝化层250包括氧化硅、氮化硅，氧氮化硅或其组合。钝化层250可通过诸如CVD等适当技术形成。钝化层250可通过化学机械抛光(CMP)工艺被平坦化以形成光滑表面。
参考图3，载体衬底260从正面与器件衬底210接合，以使得可执行器件衬底210的背面214的处理。本实施例中的载体衬底260包括硅材料。可选地，载体衬底260可包括玻璃衬底或另一种合适的材料。可通过分子力(称为直接接合或光学熔接的技术)或通过本领域中已知的其他接合技术(诸如金属扩散、共晶接合或阳极接合)将载体衬底260接合到器件衬底210。钝化层250提供与载体衬底260的电气隔离。载体衬底260为形成在器件衬底210的正面212上的各种部件(诸如传感器220)提供保护。载体衬底260还提供机械强度和支撑以处理器件衬底210的背面214。
接合之后，可以可选地对器件衬底210和载体衬底260进行退火以增强接合强度。执行减薄工艺以从背面214减薄器件衬底210。减薄工艺可包括机械研磨工艺和化学稀化工艺。在机械研磨工艺期间，可首先从器件衬底210去除大量的衬底材料。之后，化学减薄工艺可将蚀刻化学剂施加到器件衬底210的背面214，以将器件衬底210进一步变薄成厚度262。在一个实例中，器件衬底210的厚度262介于约6微米至约10微米的范围内，并且在一些实施例中为约6微米。还应理解，本发明中公开的特定厚度仅仅是实例，并且可根据图像传感器器件200的应用类型和设计要求来实现其他厚度。
仍然参考图3，可在器件衬底210的背面214上形成一个或多个材料层。在一个实例中，可在器件衬底210的背面214上方形成掩模层263，该掩模层可包括硬掩模、抗反射涂层(ARC)和/或光刻胶层。在一些实施例中，掩模层263可包括氮化物，诸如氮化硅或氮氧化硅，该氮化物比IMD层的低k介电材料具有更高的结构完整性。由于这种更高的结构完整性，如将在下文更详细地理解，掩模层263可在制造过程中的某些阶段充当CMP停止层。
图4示出根据本发明的实施例的通过去除器件衬底210的接合焊盘区216以在器件衬底210的背面214中形成凹槽265来对器件衬底210进行图案化的操作。因此，图4可对应于图1中的步骤104的一些实施例。在一些实施例中，凹槽265延伸穿过器件衬底210的整个厚度，并暴露互连结构230的一部分。因此，凹槽265具有可大于或等于器件衬底厚度262的凹槽深度266，并且凹槽的边缘由器件衬底210的侧壁210s限定。器件衬底210的图案化包括光刻图案化工艺。示例性光刻工艺可包括光刻胶图案化、蚀刻和光刻胶剥离。光刻胶图案化可还包括光刻胶涂覆、软烘焙、掩模对准、曝光图案、曝光后烘焙、显影光刻胶和硬烘焙的处理步骤。光刻图案化也可用其他适当的方法来实现或代替，诸如无掩模光刻、电子束写入、离子束写入和分子压印。可选地，凹槽265可延伸穿过互连结构230的至少一部分，使得在凹槽265内暴露介电层，诸如ILD层232或IMD层234、236、238或240；或金属层，诸如金属一层242、金属二层244、金属三层246或顶部金属层248。
在一个实施例中，通过将布置在硬掩模层上方的光刻胶层的选定区曝光，然后使光刻胶层显影并在显影的光刻胶层就位的情况下蚀刻硬掩模以确定图案化的掩模层263'的位置来形成图案化的掩模层263'。将图案化的掩模层263’用作蚀刻掩模，在接合区216中蚀刻器件衬底210。蚀刻工艺可包括任何合适的蚀刻技术，诸如干法蚀刻。应理解，在去除材料之后，通过湿法剥离或等离子灰化去除光刻胶掩模。
现在参考图5，在器件衬底210的接合区216中的凹槽265的底部处形成开口270(或凹陷区)。开口270延伸穿过ILD 232，从而到达互连结构230的金属部件，诸如接合区216中的互连结构230的金属一层中的金属部件，使得金属部件从背面214暴露。可选地，开口270可延伸穿过互连结构的至少一部分，使得诸如金属二层、金属三层或顶部金属层等金属层暴露在开口270内。开口270通过诸如光刻工艺和蚀刻工艺等蚀刻工艺形成。蚀刻工艺可包括合适的技术，诸如干法蚀刻、湿法蚀刻或其组合。蚀刻工艺可包括多个蚀刻步骤。例如，蚀刻工艺包括有效蚀刻硅氧化物的第一蚀刻步骤和有效蚀刻硅材料的第二蚀刻工艺。
参考图6，在接合区216中的器件衬底上形成金属接合焊盘274。图6可对应于图1的步骤106的一些实施例。特别地，金属接合焊盘274包括通过沉积和图案化形成的金属层，诸如铝铜合金或其他合适的金属。在各种实例中，沉积包括PVD，并且图案化包括光刻工艺和蚀刻。金属接合焊盘274部分地填充在接合区216中的开口270中，使得金属接合焊盘274直接接触互连结构，诸如互连结构中的金属一层242的金属部件。金属接合焊盘274包括板部分274p和竖直部分274v，该板部分入从上方看通常是矩形或多边形，该竖直部分可表现为将板部分274p与下面的金属层(例如，242)耦合的柱或套环状突出部。
如图6所示，金属接合焊盘274与开口270内的金属一层242的金属部件接触。因此，可通过金属接合焊盘274在金属接合焊盘274与图像传感器器件220外部的器件之间建立电连接。为了简单起见，仅示出四个金属层(242、244、246和248)，但应理解，可在互连结构230中实现任何数量的金属层。还应理解，金属接合焊盘274可延伸以接触互连结构的任何金属层，诸如顶部金属层。
在图7中，可在金属接合焊盘274上方形成第一多个层275。图7可对应于与图1的步骤108一致的一些实施例。第一多个层275覆盖金属接合焊盘274，对应于凹槽265的沿着而边缘器件衬底的侧壁210s延伸，并且覆盖器件衬底210的背面214。第一多个层275由于拉伸应变或由其形成引起的其他应变/应力而在器件衬底中引起“弓曲”或“弯曲”。弓曲的程度是第一多个层275的总厚度(和/或第一多个层275的子组的总厚度)的函数，并且因此，为了限制此弓曲，第一多个层275总体上具有小于凹槽深度(见图4的266)的第一总厚度290。例如，第一总厚度可介于凹槽深度的75％的30％之间；并且在凹槽深度为约6微米的一些情况下，第一总厚度可介于大约2微米至大约5微米的范围内。
在一些实施例中，形成第一多个层275包括形成基底氧化物层276，在基底氧化物层276上方形成氮化物层277，以及在氮化物层277上方形成第一覆盖氧化物层278。基底氧化物层276具有基底氧化物层厚度并且覆盖金属接合焊盘274，沿着器件衬底210的侧壁210s延伸，并且覆盖器件衬底的背面。氮化物层277所具有的氮化物层厚度在一些实施例中小于基底氧化物层厚度。第一覆盖氧化物层278具有第一覆盖氧化物层厚度，使得基底氧化物层厚度加上氮化物层厚度加上第一覆盖氧化物层厚度小于凹槽深度。
在一些实施例中，基底氧化物层276是未掺杂的硅酸盐玻璃(USG)层，并且氮化物层277是氮化硅或氮氧化硅层。在基底氧化物层276是USG层的一些实施例中，基底氧化物层276可具有约500纳米至约800纳米的厚度。第一覆盖氧化物层278可包括由高密度等离子(HDP)形成的第一下覆盖氧化物层279和包括USG的第二下覆盖氧化物层280。在一些实施例中，第一下覆盖氧化物层279可具有约2微米至约4微米的厚度；并且第二下覆盖氧化物层280可具有约2微米至约3微米的厚度。因为第一下覆盖氧化物层279由HDP形成，所以第一下覆盖氧化物层279可每单位厚度施加可引发弓曲进入器件衬底的第一应变，而由USG形成的第二下覆盖氧化物层280可每单位厚度施加可引发弓曲进入器件衬底的第二应变。第二应变可小于第一应变。例如，在一些实施例中，第一应变可以是每1微米厚度大约100兆帕，而第二应变可以是每1微米厚度大约60兆帕；并且第一下覆盖氧化物层279和第二下覆盖氧化物层280中的每个可具有约1微米的厚度。
第一多个层275中的每个基本上是共形的，使得基底氧化物层276沿着金属接合焊盘274的外侧壁向下延伸，从而在基底氧化物层276的上表面中提供对应的外围凹槽281。此外围凹槽281沿着侧壁210s与基底氧化物层的竖直部分相邻，其中，竖直部分从基底氧化物结构的基部向上延伸。氮化物层277填充外围凹槽281，并且还可在氮化物层的上表面中表现出其自有外围凹槽282；并且第一覆盖氧化物层278可填充氮化物层中的外围凹陷282，并且在其上表面中不含外围凹陷。
在图8中，已经对图7的结构执行第一化学机械平坦化(CMP)，图8示出在第一CMP之后的完成的结构。图8可对应于与图1的步骤110一致的一些实施例。第一CMP从像素区218和逻辑区217去除第一多个层275的部分，使得第一多个层的剩余部分覆盖金属接合焊盘区216。在一些实施例中，第一CMP停止在像素区218上方的氮化物层277的最上表面277u上，使得金属接合焊盘274上方的第一多个层275的部分保持完全完好(并且保持在背面214下方—见线285)。此外，第一CMP切除第一下覆盖氧化物层279和第二下覆盖氧化物层280的竖直部分，以具有与氮化物层277的上表面277u平坦化的上表面279u、280u(见平面291)。通过从像素区218去除第一多个层275的上部，第一CMP操作减小第一衬底弓度。
在图9中，可形成第二多个层284。图9可对应于与图1的步骤112一致的一些实施例。类似于第一多个层，第二多个层由于拉伸应变或由其形成引起的其他应变/应力而可在器件衬底中引起“弓曲”或“弯曲”。在一些实施例中，第二多个层包括第一上氧化物层285，该第一上氧化物层具有足够的厚度以填充凹槽的剩余部分，使得第一上氧化物层285的上表面高于掩模层263的上表面。在一些实施例中，第一上氧化物层285包括USG。在一些实施例中，第二多个层284可表现为具有大约1微米至大约3微米的厚度的USG氧化物层。
在图10中，执行第二CMP直到到达预定平面(例如，见图9中的平面287)为止。图10可对应于与图1的步骤114一致的一些实施例。第二CMP使第二多个层平坦化，从而提供平坦化表面。在一些实施例中，执行第二CMP直到第二CMP到达覆盖器件衬底的背面214的掩模层263的上表面为止，使得第二多个层的平坦化表面与掩模层263的上表面平面。尽管在平面287上可能存在例如介于100nm至200nm的范围内的一些凹陷，但与其他方法相比，弓曲可减小到例如可能比其他方法好一个数量级的100nm至200nm，这是因为使用第一多个层275和第二多个层284，并且第一和第二CMP操作用于共同限制器件衬底上的应力/应变。
现在参考图11，对第一和第二多个层进行图案化，使得金属接合焊盘274的至少一部分被暴露以用于后续接合工艺。特别地，使用合适的工艺来蚀刻掉第一多个层和第二多个层的至少一部分，从而限定焊盘开口288，如图11所示。在一些实施例中，图案化工艺包括光刻工艺和蚀刻。
尽管未示出，但执行附加处理以完成图像传感器器件200的制造。例如，在辐射感测区218内形成彩色滤光片。彩色滤光片可被定位成使得光被引导在其上并从中穿过。彩色滤光片可包括用于过滤特定波长带的光的染料基(或颜料基)聚合物或树脂，该特定波长带对应于色谱(例如，红色、绿色和蓝色)。之后，在彩色滤光片上方形成微透镜，以用于将光引导并聚焦朝向器件衬底210中特定的辐射感测区，诸如传感器220。取决于用于微透镜的材料的折射率和距传感器表面的距离，微透镜可以各种布置放置并且具有各种形状。还应理解，在形成彩色滤光片或微透镜之前，器件衬底210还可经受可选的激光退火工艺。
图12示出根据一些实施例的半导体器件200的截面图，并且图13示出与图12的一些实施例一致的俯视图。图12至图13的半导体器件200包括具有下侧212(例如，正面)和上侧214(例如，背面)的半导体衬底210。互连结构230布置在半导体衬底的下侧212下方，并且载体衬底260接合到互连结构230，使得互连结构230夹置在载体衬底260与半导体衬底的下侧212之间。辐射传感器220布置在半导体衬底的下侧中。半导体衬底210包括接合焊盘凹槽265，该接合焊盘凹槽与辐射传感器220间隔开并且延伸穿过半导体衬底210。接合焊盘凹槽265由半导体衬底的内侧壁210s限定。基底氧化物结构276包括沿着接合焊盘凹槽的下表面延伸的基部276b，并且在基部276b的外边缘处包括套环部276c。基底氧化物结构的套环部276c沿着半导体衬底的内侧壁210s向上延伸。氮化物结构277包括沿着基底氧化物结构276的基部的上表面延伸的基部277b，并且包括在氮化物结构的基部277b的外边缘处的套环部277c。氮化物结构的套环部277c加衬基底氧化物结构的套环部276c的内侧壁。覆盖氧化物结构279、280和285布置在氮化物结构的基部的上表面上方并且加衬氮化物结构的套环部的内侧壁。基底氧化物结构的套环部的上表面、氮化物结构的套环部的上表面和覆盖氧化物结构的上表面中的每个彼此平面。硬掩模263布置在半导体衬底的上表面上方。硬掩模263的上表面与覆盖氧化物结构的上表面共面(见平面287)。
在一些实施例中，覆盖氧化物结构包括下氧化物层279，该下氧化物层包括布置在氮化物结构上方的基部279b和下氧化物结构的基部的外边缘处的套环部279c。下氧化物层279c的套环部加衬氮化物结构的套环部分的内侧壁。上盖结构280、285布置在下氧化物层上方。上盖结构和下氧化物层的套环部各自具有与硬掩模的上表面平面的上表面。
开口288可延伸穿过基底氧化物结构、氮化物结构和覆盖氧化物结构中的每个，并且可终止于金属接合焊盘274的上表面。接合球295可落在金属接合焊盘274的上表面上。
因此，如从上文可了解，本发明的一些实施例涉及一种制造半导体器件的方法。在所述方法中，接收包括像素区和接合焊盘区的器件衬底。在所述器件衬底的正面中在所述像素区中形成辐射传感器。在所述器件衬底的所述正面上形成互连结构，所述互连结构耦合到所述辐射传感器。将凹槽蚀刻到所述器件衬底的背面中，以去除所述器件衬底的所述接合焊盘区，直到暴露所述互连结构的一部分为止。所述凹槽具有凹槽深度，并且所述凹槽的边缘由所述器件衬底的侧壁限定。在所述凹槽中形成金属接合焊盘。所述金属接合焊盘耦合到所述互连结构中的金属部件。形成第一多个层以覆盖所述金属接合焊盘，所述第一多个层对应于所述凹槽的所述边缘而沿着所述器件衬底的所述侧壁延伸，并覆盖所述器件衬底的所述背面。所述第一多个层中的每个基本上是共形的，并且所述第一多个层共同具有小于所述凹槽深度的第一总厚度。执行第一化学机械平坦化(CMP)以从像素区去除所述第一多个层的部分，以使得所述第一多个层的剩余部分覆盖所述金属接合焊盘。
在上述方法中，形成第一多个层引起器件衬底的第一衬底弓度，并且执行第一CMP以从像素区去除第一多个层的部分减小第一衬底弓度。
在上述方法中，第一CMP从像素区去除第一多个层中的第一层，并且在第一多个层中的覆盖像素区的第二层上停止，其中，第一层具有第一结构完整性，并且第二层具有大于第一结构完整性的第二结构完整性。
在上述方法中，还包括：在第一CMP之后，在第一多个层的剩余部分上方形成第二多个层，第二多个层覆盖导电接合焊盘并覆盖像素区；以及执行第二CMP以平坦化第二多个层，从而在接合焊盘区和像素区上方提供平坦化表面。
在上述方法中，执行第二CMP直到第二CMP到达覆盖器件衬底的正面的第一掩模为止，使得第二多个层的平坦化表面与第一掩模的表面平面。
在上述方法中，形成第一多个层包括：形成基底氧化物层，基底氧化物层覆盖导电接合焊盘，沿着器件衬底的侧壁延伸并覆盖器件衬底的背面，基底氧化物层具有基底氧化物层厚度；在基底氧化物层上方形成氮化物层，氮化物层具有氮化物层厚度；以及在氮化物层上方形成第一覆盖氧化物层，第一覆盖氧化物层具有第一覆盖氧化物层厚度，其中，基底氧化物层厚度加上氮化物层厚度加上第一覆盖氧化物层厚度小于凹槽深度。
在上述方法中，第一CMP在覆盖像素区的氮化物层上停止，使得基底氧化物层、氮化物层和第一覆盖氧化物层的在导电接合焊盘上方的部分保持完整，并且通过第一CMP切割第一覆盖氧化物层的竖直部分以具有与氮化物层的最上表面平坦化的上表面。
在上述方法中，还包括：在第一CMP之后，在导电接合焊盘上方、在第一多个层的剩余部分、在第一覆盖氧化物层的竖直部分上方以及在氮化物层的最上表面上方形成第二多个层；以及执行第二CMP以平坦化第二多个层。
在上述方法中，执行第二CMP直到第二CMP到达器件衬底的正面上的第一掩模为止，使得第一多个层的最上表面与第二多个层的最上表面与第一掩模的上表面平面。
其他实施例涉及一种具有半导体衬底的半导体结构，半导体衬底具有下侧和上侧。互连结构布置在半导体衬底的下侧下方。载体衬底接合到互连结构，使得互连结构夹置在载体衬底与半导体衬底的下侧之间。辐射传感器布置在半导体衬底的下侧中。金属接合焊盘通过互连结构中的金属部件耦合到辐射传感器。基底氧化物结构包括：在金属接合焊盘上方且沿着接合焊盘凹槽的下表面延伸的基部以及基底氧化物结构的基部的外边缘处的套环部。基底氧化物结构的套环部沿着半导体衬底的内侧壁向上延伸。氮化物结构包括沿着基底氧化物结构的基部的上表面延伸的基部，并且包括在氮化物结构的基部的外边缘处的套环部。氮化物结构的套环部加衬基底氧化物结构的套环部的内侧壁。覆盖氧化物结构布置在氮化物结构的基部的上表面上方并且加衬氮化物结构的套环部的内侧壁。基底氧化物结构的套环部的上表面、氮化物结构的套环部的上表面和覆盖氧化物结构的上表面中的每个彼此平面。
在上述半导体结构中，还包括半导体衬底的上表面上方的硬掩模，其中，硬掩模具有与覆盖氧化物结构的上表面共面的上表面。
在上述半导体结构中，覆盖氧化物结构包括：下氧化物层，包括布置在氮化物结构上方的基部和下氧化物层的基部的外边缘处的套环部，下氧化物层的套环部加衬氮化物结构的套环部的内侧壁；以及上盖结构，布置在下氧化物层上方，上盖结构和下氧化物层的套环部各自具有与硬掩模的上表面平面的上表面。
在上述半导体结构中，基底氧化物结构沿着导电接合焊盘的外侧壁向下延伸，并且其中，基底氧化物结构的上表面包括与基底氧化物结构的套环部相邻的外围凹槽，其中，氮化物结构填充外围凹槽。
在上述半导体结构中，还包括：开口，延伸穿过基底氧化物结构、氮化物结构和覆盖氧化物结构中的每个并且终止于导电接合焊盘的上表面。
在上述半导体结构中，还包括接合球，接合球落着在导电接合焊盘的上表面上。
在上述半导体结构中，接合焊盘凹槽的深度为大约6微米或更小。
又其他实施例涉及一种接收器件衬底的方法。在器件衬底的正面上形成互连结构。将凹槽蚀刻到器件衬底的背面中，直到暴露互连结构的一部分为止。凹槽具有凹槽深度，并且凹槽的边缘由器件衬底的内侧壁限定。在凹槽中形成金属接合焊盘。形成第一多个层，并且第一多个层覆盖金属接合焊盘，第一多个层沿着器件衬底的内侧壁延伸，并覆盖器件衬底的背面。第一多个层共同具有小于凹槽深度的第一总厚度。执行第一化学机械平坦化(CMP)以去除第一多个层中的一些的最上部分，从而使第一多个层中的一些在凹槽的边缘上方具有最上平坦化表面，并使第一多个层的在金属接合焊盘上方的其他部分保持完好。将最上平坦化表面切割成与第一多个层中的另一个的上表面平齐。
在上述方法中，还包括：在执行第一CMP之后，在第一多个层中的一些的最上平面化表面上方、在第一多个层中的另一个上方以及在第一多个层的其他部分上方形成第二多个层；以及执行第二CMP以平坦化第二多个层，从而提供平坦化表面。
在上述方法中，执行第二CMP直到第二CMP到达覆盖器件衬底的背面的第一掩模为止，使得产生于第二CMP的平坦化表面与第一掩模的表面平面。
在上述方法中，形成第一多个层包括：形成基底氧化物层，基底氧化物层覆盖导电接合焊盘，沿着器件衬底的内侧壁延伸并覆盖器件衬底的背面，基底氧化物层具有基底氧化物层厚度；在基底氧化物层上方形成氮化物层，氮化物层具有氮化物层厚度；以及在氮化物层上方形成第一覆盖氧化物层，第一覆盖氧化物层具有第一覆盖氧化物层厚度，其中，基底氧化物层厚度加上氮化物层厚度加上第一覆盖氧化物层厚度小于凹槽深度；其中，第一多个层中的另一个是氮化物层的最上部。
前述内容概述了若干实施例的特征，以使得本领域技术人员可更好地理解本发明的各方面。本领域技术人员应了解，他们可容易地将本发明用作设计或修改其他过程和结构的基础，以实现与本文介绍的实施例相同的目的和/或实现相同的优点。本领域技术人员还应该认识到，这样的等同构造不脱离本发明的精神和范围，并且在不脱离本发明的精神和范围的情况下，它们可在这里进行各种改变、替换和变更。

Claims (10)

1.一种制造半导体器件的方法，包括：
接收包括像素区和接合焊盘区的器件衬底；
在所述器件衬底的正面中在所述像素区中形成辐射传感器；
在所述器件衬底的所述正面上形成互连结构，所述互连结构耦合到所述辐射传感器；
将凹槽蚀刻到所述器件衬底的背面中，以去除所述器件衬底的所述接合焊盘区，直到暴露所述互连结构的部分为止，其中，所述凹槽具有凹槽深度，并且所述凹槽的边缘由所述器件衬底的侧壁限定；
在所述凹槽中形成导电接合焊盘，所述导电接合焊盘耦合到所述互连结构中的导电部件；
形成第一多个层，所述第一多个层覆盖所述导电接合焊盘，对应于所述凹槽的所述边缘而沿着所述器件衬底的所述侧壁延伸，并覆盖所述器件衬底的所述背面，其中，所述第一多个层中的每个基本上是共形的，并且其中，所述第一多个层共同具有小于所述凹槽深度的第一总厚度；以及
执行第一CMP(化学机械平坦化)以从所述像素区去除所述第一多个层的部分，以使得所述第一多个层的剩余部分覆盖所述导电接合焊盘。
2.根据权利要求1所述的方法，其中，形成所述第一多个层引起所述器件衬底的第一衬底弓度，并且执行所述第一CMP以从所述像素区去除所述第一多个层的部分减小所述第一衬底弓度。
3.根据权利要求1所述的方法，其中，所述第一CMP从所述像素区去除所述第一多个层中的第一层，并且在所述第一多个层中的覆盖所述像素区的第二层上停止，其中，所述第一层具有第一结构完整性，并且第二层具有大于所述第一结构完整性的第二结构完整性。
4.根据权利要求1所述的方法，还包括：
在所述第一CMP之后，在所述第一多个层的所述剩余部分上方形成第二多个层，所述第二多个层覆盖所述导电接合焊盘并覆盖所述像素区；以及
执行第二CMP以平坦化所述第二多个层，从而在所述接合焊盘区和所述像素区上方提供平坦化表面。
5.根据权利要求4所述的方法，其中，执行所述第二CMP直到所述第二CMP到达覆盖所述器件衬底的所述正面的第一掩模为止，使得所述第二多个层的所述平坦化表面与所述第一掩模的表面平面。
6.根据权利要求1所述的方法，其中，形成所述第一多个层包括：
形成基底氧化物层，所述基底氧化物层覆盖所述导电接合焊盘，沿着所述器件衬底的所述侧壁延伸并覆盖所述器件衬底的所述背面，所述基底氧化物层具有基底氧化物层厚度；
在所述基底氧化物层上方形成氮化物层，所述氮化物层具有氮化物层厚度；以及
在所述氮化物层上方形成第一覆盖氧化物层，所述第一覆盖氧化物层具有第一覆盖氧化物层厚度，其中，所述基底氧化物层厚度加上所述氮化物层厚度加上所述第一覆盖氧化物层厚度小于凹槽深度。
7.根据权利要求6所述的方法，其中，所述第一CMP在覆盖所述像素区的所述氮化物层上停止，使得所述基底氧化物层、所述氮化物层和所述第一覆盖氧化物层的在所述导电接合焊盘上方的部分保持完整，并且通过所述第一CMP切割所述第一覆盖氧化物层的竖直部分以具有与所述氮化物层的最上表面平坦化的上表面。
8.根据权利要求7所述的方法，还包括：
在所述第一CMP之后，在所述导电接合焊盘上方、在所述第一多个层的所述剩余部分、在所述第一覆盖氧化物层的所述竖直部分上方以及在所述氮化物层的所述最上表面上方形成第二多个层；以及
执行第二CMP以平坦化所述第二多个层。
9.一种半导体结构，包括：
半导体衬底，具有下侧和上侧；
互连结构，布置在所述半导体衬底的所述下侧下方；
载体衬底，接合到所述互连结构，使得所述互连结构夹置在所述载体衬底与所述半导体衬底的所述下侧之间；
辐射传感器，布置在所述半导体衬底的所述下侧中；
导电接合焊盘，通过所述互连结构中的导电部件耦合到所述辐射传感器；
基底氧化物结构，包括：在所述导电接合焊盘上方延伸的基部以及所述基底氧化物结构的所述基部的外边缘处的套环部，所述基底氧化物结构的所述套环部沿着所述半导体衬底的内侧壁向上延伸；
氮化物结构，包括沿着所述基底氧化物结构的基部的上表面延伸的基部，并且包括在所述氮化物结构的所述基部的外边缘处的套环部，所述氮化物结构的所述套环部加衬所述基底氧化物结构的所述套环部的内侧壁；以及
覆盖氧化物结构，布置在所述氮化物结构的所述基部的上表面上方并且加衬所述氮化物结构的所述套环部的内侧壁，其中，所述基底氧化物结构的所述套环部的上表面、所述氮化物结构的所述套环部的上表面和所述覆盖氧化物结构的上表面中的每个彼此平面。
10.一种制造半导体结构的方法，包括：
接收器件衬底；
在所述器件衬底的正面上形成互连结构；
将凹槽蚀刻到所述器件衬底的背面中，直到暴露所述互连结构的部分为止，其中，所述凹槽具有凹槽深度，并且所述凹槽的边缘由所述器件衬底的内侧壁限定；
在所述凹槽中形成导电接合焊盘；
形成覆盖所述导电接合焊盘的第一多个层，所述第一多个层沿着所述器件衬底的所述内侧壁延伸，并覆盖所述器件衬底的所述背面，其中，所述第一多个层共同具有小于所述凹槽深度的第一总厚度；以及
执行第一CMP(化学机械平坦化)以去除所述第一多个层中的一些的最上部分，从而使所述第一多个层中的一些在所述凹槽的边缘上方具有最上平坦化表面，并使所述第一多个层的在所述导电接合焊盘上方的其他部分保持完好，其中，将所述最上平坦化表面切割成与所述第一多个层中的另一个的上表面平齐。
CN202110161527.2A 2020-11-13 2021-02-05 制造半导体器件和结构的方法以及半导体结构 Pending CN114122032A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/097,360 US11869916B2 (en) 2020-11-13 2020-11-13 Bond pad structure for bonding improvement
US17/097,360 2020-11-13

Publications (1)

Publication Number Publication Date
CN114122032A true CN114122032A (zh) 2022-03-01

Family

ID=80359284

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110161527.2A Pending CN114122032A (zh) 2020-11-13 2021-02-05 制造半导体器件和结构的方法以及半导体结构

Country Status (5)

Country Link
US (2) US11869916B2 (zh)
KR (1) KR102503508B1 (zh)
CN (1) CN114122032A (zh)
DE (1) DE102020130452A1 (zh)
TW (1) TWI770890B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI838840B (zh) * 2022-08-31 2024-04-11 世界先進積體電路股份有限公司 晶圓後段製程的處理方法及晶圓級半導體結構

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080173792A1 (en) * 2007-01-23 2008-07-24 Advanced Chip Engineering Technology Inc. Image sensor module and the method of the same
US8435824B2 (en) * 2011-07-07 2013-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Backside illumination sensor having a bonding pad structure and method of making the same
US8866250B2 (en) * 2012-09-05 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple metal film stack in BSI chips
US9230941B2 (en) 2014-03-28 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding structure for stacked semiconductor devices
US9281338B2 (en) 2014-04-25 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor image sensor device having back side illuminated image sensors with embedded color filters
US9553118B2 (en) * 2014-06-18 2017-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of buried color filters in a back side illuminated image sensor using an etching-stop layer
US9704827B2 (en) * 2015-06-25 2017-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bond pad structure
US9881884B2 (en) 2015-08-14 2018-01-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same
US10121812B2 (en) * 2015-12-29 2018-11-06 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked substrate structure with inter-tier interconnection
US9871070B2 (en) 2016-02-05 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Voltage biased metal shielding and deep trench isolation for backside illuminated (BSI) image sensors
US10109666B2 (en) * 2016-04-13 2018-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Pad structure for backside illuminated (BSI) image sensors
CN108281494A (zh) 2016-12-30 2018-07-13 Tcl集团股份有限公司 一种量子点光伏器件及制备方法
JP2018186211A (ja) * 2017-04-27 2018-11-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN108281448A (zh) 2018-01-30 2018-07-13 德淮半导体有限公司 背照式图像传感器的制造方法
KR102625567B1 (ko) 2018-08-20 2024-01-16 삼성전자주식회사 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
DE102020130452A1 (de) 2022-05-19
KR20220065634A (ko) 2022-05-20
US11869916B2 (en) 2024-01-09
TW202220068A (zh) 2022-05-16
KR102503508B1 (ko) 2023-02-24
TWI770890B (zh) 2022-07-11
US12113090B2 (en) 2024-10-08
US20230378225A1 (en) 2023-11-23
US20220157875A1 (en) 2022-05-19

Similar Documents

Publication Publication Date Title
US11735619B2 (en) Semiconductor image sensor device having back side illuminated image sensors with embedded color filters
US8435824B2 (en) Backside illumination sensor having a bonding pad structure and method of making the same
US10269843B2 (en) BSI image sensor and method of forming same
CN102790058B (zh) 带有接合焊盘的半导体器件及其制造方法
JP5340950B2 (ja) 陥凹した誘電体を有するｃｍｏｓイメージャ・アレイ、およびその製造するための方法
KR101595623B1 (ko) 후면 조사 이미지 센서 상의 본딩 패드
KR102456271B1 (ko) 후면 정렬 마크가 있는 bsi 칩
CN105789228B (zh) 半导体结构及其制造方法
US20220359598A1 (en) Image sensor grid and method of fabrication of same
US20220367549A1 (en) Image sensor device
US12113090B2 (en) Bond pad structure for bonding improvement
CN113725240B (zh) 半导体器件及其形成方法
US20240355864A1 (en) Bond pad structure for bonding improvement

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination