KR101595623B1 - 후면 조사 이미지 센서 상의 본딩 패드 - Google Patents

후면 조사 이미지 센서 상의 본딩 패드 Download PDF

Info

Publication number
KR101595623B1
KR101595623B1 KR1020130129014A KR20130129014A KR101595623B1 KR 101595623 B1 KR101595623 B1 KR 101595623B1 KR 1020130129014 A KR1020130129014 A KR 1020130129014A KR 20130129014 A KR20130129014 A KR 20130129014A KR 101595623 B1 KR101595623 B1 KR 101595623B1
Authority
KR
South Korea
Prior art keywords
layer
bonding pad
image sensor
substrate
sensor device
Prior art date
Application number
KR1020130129014A
Other languages
English (en)
Other versions
KR20140101273A (ko
Inventor
볼룸 치엔
첸 아이-치
잉-랑 왕
첸 신-치
첸 잉-하오
헝-타 후앙
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20140101273A publication Critical patent/KR20140101273A/ko
Application granted granted Critical
Publication of KR101595623B1 publication Critical patent/KR101595623B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/08052—Shape in top view
    • H01L2224/08054—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

이미지 센서 디바이스에 대한 본딩 패드 구조물 및 이의 제조 방법이 개시된다. 이미지 센서 디바이스는 기판과 광조사 검출 디바이스를 갖는 광조사 센서 영역 및 본딩 패드 구조물을 포함한 본딩 패드 영역을 갖는다. 본딩 패드 구조물은, 상호접속 층; 층간 유전체 층(IDL) - 둘 다의 층은 기판 아래로부터 본딩 패드 영역 내로 연장함 - ; IDL 상에 형성된 격리 층; 평면 부분 및 평면 부분으로부터 IDL과 격리 층을 통해 상호접속 층으로 수직으로 연장한 하나 이상의 브릿징 부분을 갖는 전도성 패드; 및 인가되는 잠재적인 당김 응력을 완화시키고 전도성 패드 박리를 막기 위해 전도성 패드의 평면 및 브릿징 부분에 함께 인접하는 방식으로 격리 층과 전도성 패드 사이에 배치된 복수의 비전도성 응력 완화 구조물을 포함한다.

Description

후면 조사 이미지 센서 상의 본딩 패드{A BONDING PAD ON A BACK SIDE ILLUMINATED IMAGE SENSOR}
본 발명은 반도체 분야에 관한 것이다.
반도체 이미지 센서는 광과 같은 광조사(radiation)를 감지하는데 사용된다. 상보형 금속 산화물 반도체(CMOS; complementary metal-oxide-semiconductor) 이미지 센서(CIS; CMOS image sensor) 및 CCD(charge-coupled device) 센서는 디지털 스틸 카메라 또는 이동 전화 카메라 애플리케이션과 같은 다양한 응용제품에서 널리 사용되고 있다. 이들 디바이스는 기판에서의 픽셀 어레이를 이용하며, 이는 기판을 향해 투영되는 광조사를 흡수하고 감지된 광조사를 전기 신호로 변환할 수 있는 포토다이오드 및 트랜지스터를 포함한다. 후면 조사(BSI; back side illuminated) 이미지 센서 디바이스는 이미지 센서 디바이스의 한 유형이다. 이들 BSI 이미지 센서 디바이스는 그의 후면으로부터 광을 검출하도록 동작 가능하다.
이들 CMOS 칩에 대하여 "전면 조사(FSI; front side illumination)" 이미지 센서라 불리는 종래의 센서는 사람 눈과 유사한 방식으로 구성되고, 앞에는 렌즈, 중간에는 배선을 갖는 금속 층, 그리고 뒤에는 실리콘 기판(광을 흡수함) 상의 포토 검출기를 갖는다. 이들 금속 층은 센서 상의 광을 편향시킬 뿐만 아니라, 반사시킬 수도 있으며, 포토 검출기에 의해 포획되는 인입 광을 감소시킨다. 이와 달리, 후면 조사 센서는 FSI와 동일한 요소들을 갖지만, 제조 중에 실리콘 웨이퍼를 뒤집은 다음 그의 반대 면을 박형화함으로써 배선을 포토 검출기 뒤로 배향시키며, 그리하여 광은 먼저 실리콘에 그리고 배선 층을 통과하지 않고서 포토 검출기 층에 부딪힌다. 이 변경은 입력 광자가 약 60% 내지 90% 이상으로 포획될 수 있는 기회를 개선하고 더 나은 저조도 샷(low-light shot)을 가져올 단위 면적당 감도를 개선할 수 있다.
BSI 이미지 센서 디바이스는 통상적으로 웨이퍼의 디바이스 영역 및 본드 패드 영역을 갖는다. 본드 패드에 대해 알려진 장애 메커니즘의 하나는 본딩 패드에 대한 기계적 손상인 크레이터링(cratering)이다. 크레이터링은, 실리콘 청크 그리고 많은 경우에 본드 패드 아래의 활성 회로의 부품과 함께 어떠한 위로 당기는 힘에 의해 본드 패드가 박리(peel off)됨으로써 실리콘 기판 상에 '홀' 또는 '크레이터(crater)'를 만들 경우 일어난다. 이는 본드 패드 아래의 실리콘 재료의 부분적 또는 전체 균열(fracture)을 일으킨다. 크레이터링을 다룰 때, 본딩 시간, 힘, 및 파워는 임계적 파라미터이다.
이러한 크레이터링 또는 본딩 패드 박리는 BSI 이미지 센서 디바이스 성능을 저하시킬 뿐만 아니라, 심각한 손상을 입힌다. 따라서, 크레이터링 또는 본드 패드 박리 문제를 막기 위해, 실리콘 기판 층에 잠재적으로 인가될 수 있는 임의의 과도한 응력이 충분히 완화되거나 재분산될 수 있도록, BSI와 같은 이미지 센서 디바이스 내의 본드 패드 구조를 설계 및 제조하는 방법을 제공하는 것이 바람직하다.
이미지 센서 디바이스에 대한 본딩 패드 구조물 및 이의 제조 방법이 개시된다. 이미지 센서 디바이스는 기판과 광조사 검출 디바이스를 갖는 광조사 센서 영역 및 본딩 패드 구조물을 포함한 본딩 패드 영역을 갖는다. 본딩 패드 구조물은, 상호접속 층; 층간 유전체 층(IDL) - 둘 다의 층은 기판 아래로부터 본딩 패드 영역 내로 연장함 - ; IDL 상에 형성된 격리 층; 평면 부분 및 평면 부분으로부터 IDL과 격리 층을 통해 상호접속 층으로 수직으로 연장한 하나 이상의 브릿징 부분을 갖는 전도성 패드; 및 인가되는 잠재적인 당김 응력을 완화시키고 전도성 패드 박리를 막기 위해 전도성 패드의 평면 및 브릿징 부분에 함께 인접하는 방식으로 격리 층과 전도성 패드 사이에 배치된 복수의 비전도성 응력 완화 구조를 포함한다.
본 개시의 양상은 다음의 상세한 설명으로부터 첨부 도면과 함께 볼 때 이해된다. 산업계에서의 표준 실시에 따라, 다양한 특징부들이 축척대로 도시된 것은 아님을 강조한다. 사실상, 다양한 특징부들의 치수는 설명을 명확하게 하기 위해 임의적으로 증가되거나 감소되어질 수 있다.
도 1은 본 개시의 양상에 따라 제조되는 BSI 이미지 센서 디바이스의 측단면도이다.
도 2a 내지 도 2c는 각각 이미지 센서 디바이스에 대한 현행 기술 분야에서의 종래의 본딩 패드 구조의 상부 단면도 및 측단면도이다.
도 3은 본 개시의 양상에 따라 도 1에 도시된 것과 같은 이미지 센서 디바이스에 대한 본딩 패드 구조를 제조하는 방법의 흐름도이다.
도 4a 내지 도 4h는 본 개시의 양상에서 도 3에 예시된 방법에서 수행되는 단계에 대한 개략도들이다.
도 5a 및 도 5b는 각각 본 개시의 양상에서 제조된 본딩 패드 구조의 상부 단면도 및 측단면도이다.
다음의 개시는 본 발명의 다양한 특징들을 구현하기 위한 많은 다양한 실시예 또는 예를 제공하는 것임을 이해하여야 한다. 특정 예의 컴포넌트 및 구성이 본 개시를 단순화하도록 아래에 기재된다. 이들은 물론 단지 예일 뿐이고 한정하고자 하는 것이 아니다. 또한, 이어지는 다음 설명에서 제2 특징부 위에 또는 상에 제1 특징부를 형성하는 것은 제1 및 제2 특징부가 직접 접촉하여 형성되는 실시예를 포함할 수 있고, 제1 및 제2 특징부가 직접 접촉하지 않도록 제1 특징부와 제2 특징부 사이에 추가의 특징부가 개재하여 형성될 수 있는 실시예도 포함할 수 있다. 다양한 특징부들은 단순하고 명확하게 위한 목적으로 상이한 규모로 임의적으로 도시되어질 수 있다.
도 1은 본 개시의 양상에 따라 제조되는 BSI 이미지 센서 디바이스(100)의 측단면도이다. 이미지 센서 디바이스(100)는 그의 후면을 향하도록 지향된 전자기 광조사 또는 파(예를 들어 광)의 강도를 감지하고 기록하기 위한 픽셀 어레이 또는 그리드를 포함한다. 이미지 센서 디바이스(100)는 CCD(charge-coupled device), CIS(CMOS image sensor), APS(active-pixel sensor), 또는 수동 픽셀 센서를 포함할 수 있다. 이미지 센서 디바이스(100)는 픽셀에 대한 동작 환경을 제공하기 위해 그리고 픽셀과의 외부 통신을 지원하기 위해 픽셀 그리드에 인접하게 제공되는 추가의 회로 및 입력/출력을 더 포함한다. 도 1과 도 2 내지 도 5는 본 개시의 발명의 개념을 보다 잘 이해할 수 있도록 단순화되었으며 축척대로 도시된 것이 아님을 이해하여야 한다.
도 1에 관련하여, 이미지 센서 디바이스(100)는 일반적으로 광조사 감지 영역(110), 주변 영역(120), 본딩 패드 영역(130)(E-패드 영역으로도 불림), 및 스크라이브 라인 영역(140)을 포함한다. 도 1에서의 점선은 영역(110, 120, 130, 및 140) 간의 대략적인 경계를 지정한다. 이들 영역(110, 120, 130, 및 140)은 디바이스 기판(102)의 위아래도 수직으로 연장하는 것임을 이해하여야 한다. 아래에 보다 더 상세하게 기재될 광조사 감지 영역(110)은 광조사를 수용하는 실리콘 기판 및 그 안에 형성된 광조사 검출 디바이스를 포함한다. 주변 영역(120)은 광학적으로 흑색(dark)으로 유지되어야 하는 기타 디바이스(122 및 124)를 포함할 수 있다. 예를 들어, 디바이스(122-)는 실시예에서 ASIC(application-specific integrated circuit) 디바이스 또는 SOC(system-on-chip) 디바이스와 같은 디지털 디바이스일 수 있다. 기타 디바이스(124)는 이미지 센서 디바이스(100)에 대한 광의 강도의 기선(baseline)을 확립하는데 사용되는 기준 픽셀일 수 있다. 본딩 패드 영역(130)은 하나 이상의 전도성 본딩 패드 또는 E-패드를 포함할 수 있으며, 이를 통해 이미지 센서 디바이스(100)와 외부 디바이스 사이의 전기 접속이 확립될 수 있다. 본 개시의 양상에 따른 본딩 패드 영역(130)의 구조 및 제조는 도 3 내지 도 5를 통해 여기에서 보다 상세하게 기재될 수 있다. 스크라이브 라인 영역(140)은 본딩 패드 영역(130), 주변 영역(120) 및 광조사 감지 영역(110)을 포함하는 하나의 반도체 다이를 인접한 반도체 다이(도시되지 않음)와 분리하는 영역일 수 있다. 스크라이브 라인 영역(140)은 추후의 제조 공정에서 다이가 집적 회로 칩으로서 패키징되어 판매되기 전에 인접한 다이들을 분리시키도록 절단된다. 스크라이브 라인 영역(140)은 각각의 다이 내의 반도체 디바이스들이 손상되지 않는 방식으로 절단된다.
다시 도 1을 참조하면, 광조사 감지 영역(110)은 디바이스 기판(102)을 포함한다. 디바이스 기판(102)은 붕소와 같은 p 타입 도펀트로 도핑되거나(예를 들어 p 타입 기판) 또는 인이나 비소와 같은 n 타입 도펀트로 도핑된(n 타입 기판) 실리콘 기판이다. 기판(102)은 벌크 실리콘 또는 결정인 게르마늄과 같은 임의의 기타 적합한 원소 반도성 재료와 같은 단일 반도성 재료; 실리콘 카바이드, 실리콘 게르마늄, 갈륨 비소, 갈륨 인화물, 인듐 인화물, 인듐 비소화물, 및/또는 인듐 안티몬화물과 같은 화합물 반도체; 또는 이들의 조합으로 구성될 수 있다. 기판(102)은 또한 반도체 층의 상면 상의 절연체 층을 포함할 수 있다. 절연체 층은 실리콘 산화물, 사파이어, 기타 적합한 절연 재료 및/또는 이들의 조합을 포함한 임의의 적합한 재료를 포함한다. 예시적인 절연체 층은 매립 산화물 층(BOX)일 수 있다. 절연체는 SIMOX(separation by implantation of oxygen), 산화, 증착, 및/또는 기타 적합한 프로세스와 같은 임의의 적합한 프로세스에 의해 형성된다. 대안으로서, 기판(102)은 웨이퍼 본딩 및/또는 기타 적합한 방법을 사용하여 제조될 수 있는 SOI(silicon-on-insulator) 기판을 형성하도록 절연체 층의 상면 상의 또다른 반도체 층을 더 포함할 수 있다. 기판(102)은 임의의 적합한 결정학적 배향(예를 들어, (100), (110), (111), 또는 (001) 결정학적 배향)을 포함할 수 있다.
기판(102)은 전면(104) 및 후면(106)을 갖는다. 디바이스 기판(102)의 통상의 두께는 약 100 마이크론(㎛) 내지 3000 ㎛ 범위일 수 있다. 디바이스 기판(102)에서 광조사 감지 영역(110)이 형성될 수 있으며, 이는 광조사 검출 디바이스, 픽셀(112 및 114)을 포함한다. 픽셀(112 및 114)은 디바이스 기판(102)의 후면(106)을 향해 투사되는 입사 광(115)과 같은 광조사를 감지하도록 동작 가능하다. 각각의 픽셀(112 및 114)은 하나의 실시예에서 포토다이오드를 포함할 수 있다. 다른 실시예에서, 픽셀(112 및 114)은 고정 층 포토다이오드, 포토게이트, 리셋 트랜지스터, 소스 팔로워 트랜지스터, 및 트랜스퍼 트랜지스터를 포함할 수 있다.
픽셀(112 및 114)은 동일한 것으로 개략적으로 도시되었지만, 상이한 접합 깊이, 두께, 폭 등을 갖도록 서로 다양할 수 있다. 또한, 도 1에는 단순하게 하기 위한 목적으로 2개의 픽셀만 도시되어 있지만, 임의의 수의 광조사 검출 디바이스가 디바이스 기판(102)에서 구현될 수 있다는 것을 이해하여야 한다. 도시된 하나의 실시예에서, 픽셀(112 및 114)은 전면(104)으로부터 디바이스 기판(102) 상에 적합한 주입 프로세스를 수행함으로서 형성될 수 있다. 주입 프로세스는 붕소와 같은 p 타입 도펀트 또는 인이나 비소와 같은 n 타입 도펀트로 디바이스 기판(102)을 도핑하는 것을 포함할 수 있다. 다른 실시예에서, 픽셀(112 및 114)은 또한 확산 프로세스에 의해 형성될 수 있다.
계속해서 도 1을 참조하면, 디바이스 기판(102)의 광조사 감지 영역(110)은 격리 구조(isolation structure), 예를 들어 격리 구조(116 및 118)를 더 포함할 수 있으며, 이는 픽셀(112 및 114) 사이에 전기적 및 광학적 격리를 제공한다. 격리 구조(116 및 118)는 실리콘 산화물 또는 실리콘 질화물과 같은 유전체 재료로 형성되는 쉘로우 트렌치 아이솔레이션(STI; shallow trench isolation) 구조를 포함할 수 있다. STI 구조는 전면(104)으로부터 기판(102) 안으로 개구를 에칭한 후에 개구를 유전체 재료로 채움으로써 형성된다. 다른 실시예에서, 격리 구조(116 및 118)는 고농도 도핑된 n 타입 또는 p 타입 영역과 같은 도핑된 격리 특징부를 포함할 수 있다. 격리 구조(116 및 118)는 픽셀(112 및 114) 전에 형성됨을 이해하여야 한다. 또다시, 단순하게 하기 위한 목적으로 도 1에는 2개의 격리 구조(116 및 118)만 도시되어 있지만, 픽셀(112 및 114)과 같은 광조사 감지 영역이 적절하게 격리될 수 있도록 디바이스 기판(102)에 임의의 수의 격리 구조가 구현될 수 있다는 것을 이해하여야 한다,
다시 도 1을 참조하면, 이미지 센서 디바이스(100)는 디바이스 기판(102)의 전면(104) 위에 형성된 상호접속 구조(150)를 더 가질 수 있다. 상호접속 구조(150)는 이미지 센서 디바이스(110)의 다양한 도핑된 특징부, 회로 및 입력/출력 사이의 상호접속(예를 들어, 배선)을 제공하는 복수의 패터닝된 유전체 층 및 전도성 층을 포함할 수 있다. 상호접속 구조(100)는 층간 유전체(ILD; interlayer dielectric)(156) 및 다층 상호접속(MLI; multilayer interconnect) 구조를 더 포함할 수 있다. MLI 구조는 컨택, 비아 및 금속 라인을 포함한다. 예시 목적으로, 복수의 전도성 금속 라인(152) 및 비아/컨택(154)이 도 1에 도시되어 있다. 예시된 전도성 라인(152) 및 비아/컨택(154)은 단지 예시적인 것이며, 설계 요구에 따라 전도성 라인(152) 및 비아/컨택(154)의 실제 위치 및 구성이 달라질 수 있다는 것을 이해하여야 한다.
계속해서 도 1을 참조하면, 이미지 센서 디바이스(100)는 상호접속 구조(150) 상에 형성된 버퍼 층(160)을 더 포함할 수 있다. 본 실시예에서, 버퍼 층(160)은 실리콘 산화물과 같은 유전체 재료를 포함한다. 대안으로서, 버퍼 층(160)은 실리콘 질화물을 선택적으로 포함할 수 있다. 버퍼 층(160)은 CVD, PVD 또는 기타 적합한 기술에 의해 형성된다. 버퍼 층(160)은 화학 기계적 연마(CMP; chemical mechanical polishing) 프로세스에 의해 평평한 표면을 형성하도록 평탄화될 수 있다.
그 후에, 캐리어 기판(165)이 버퍼 층(160)을 통해 디바이스 기판(102)과 더 본딩될 수 있으며, 그리하여 디바이스 기판(102)의 후면(104) 처리가 수행될 수 있다. 캐리어 기판(165)은 본 실시예에서 기판(102)과 유사하며 실리콘 재료를 포함한다. 대안으로서, 캐리어 기판(165)은 유리 기판 또는 다른 적합한 재료를 포함할 수 있다. 캐리어 기판(165)은 분자력에 의해, 즉 직접 본딩(direct bonding) 또는 광 융합 본딩(optical fusion bonding)으로 알려진 기술에 의해 또는 금속 확산 또는 양극 접합(anodic bonding)과 같은 당해 기술 분야에 공지된 기타 본딩 기술에 의해 디바이스 기판(102)에 본딩될 수 있다.
버퍼 층(160)은 디바이스 기판(102)과 캐리어 기판(165) 사이의 전기적 절연을 제공한다. 캐리어 기판(165)은 픽셀(112 및 114)과 같이 디바이스 기판(102)의 전면(104) 상에 형성된 다양한 특징부에 대한 보호를 제공한다. 캐리어 기판(165)은 또한 아래에 설명되는 바와 같이 디바이스 기판(102)의 후면(106)을 처리하기 위한 기계적 강도 및 지지를 제공한다. 본딩 후에, 디바이스 기판(102)과 캐리어 기판(165)은 선택적으로 본딩 강도를 강화시키기 위해 어닐링될 수 있다.
계속해서 도 1을 참조하면, 디바이스 기판(102)을 후면(106)으로부터 박형화하도록 박형화(thinning) 프로세스가 수행될 수 있다. 박형화 프로세스는 기계적 그라인딩 프로세스 및 화학적 박형화 프로세스를 포함할 수 있다. 먼저 기계적 그라인딩 프로세스 동안 디바이스 기판(102)으로부터 상당한 양의 기판 재료가 제거될 수 있다. 그 후에, 화학적 박형화 프로세스는 디바이스 기판(102)을 원하는 두께로 더 얇게 하도록 디바이스 기판(102)의 후면(106)에 에칭 화학물을 적용할 수 있다. 하나의 실시예에서, 두께는 5 ㎛ 보다 적을 수 있으며, 심지어는 2-3 ㎛보다도 적을 수 있다. 디바이스 기판(102)의 두께는 이미지 센서 디바이스(100)의 설계 요건 및 응용 유형에 따라 구현될 수 있다.
기판을 원하는 두께로 박형화한 후에, 본딩 패드 영역(130)에 본딩 패드 구조를 구성하기 위하여, 기판의 후면(106)으로부터 시작하여 상호접속 구조(100) 상의 층간 유전체 층(ILD)(156)이 노출될 때까지, 본딩 패드 영역(130) 및 스크라이브 라인 영역(140) 내의 기판(102) 일부가 에칭 프로세스에 의해 더 제거된다. 도 1은 기판(102)이 적절한 에칭 프로세스에 의해 이미 제거된 후의 본딩 패드 영역(130)을 도시한다. 기판(102)의 일부를 원하는 대로 제거한 후에, 산화물 층(170)이 디바이스 기판(102)의 후면(106) 위에 그리고 본딩 패드 영역(130) 내의 ILD 층(110)의 노출된 표면 위에도 형성된다. 그 후에, 상호접속 구조(100) 내의 최상부(topmost) 전도성 라인의 일부를 노출시키도록 본딩 패드 영역(130)의 일부가 에칭된다. 본딩 패드는 노출된 전도성 라인 상에 형성될 것이다. 그 다음, 전도성 층(180)이 후면(106)으로부터 산화물 층(170) 위에 그리고 본딩 패드 영역(130) 내의 전도성 라인 위에 형성된다. 전도성 라인(180)의 일부는 비아를 통해 상호접속 구조(100) 내의 최상부 전도성 라인과 물리적으로 접촉하게 된다. 전도성 라인의 이 부분은 나중에 본딩 패드 안으로 패터닝될 것이다. 에칭 프로세스, 산화물 층(170)의 형성 및 전도성 층(180)의 형성의 상세한 설명은 본 개시의 실시예에서 본딩 패드 구조를 구성하는 프로세스에 대해 기재할 때 아래에 제공될 것이다.
그 후에, 도 1에는 예시되지 않았지만, 이미지 센서 디바이스(100)의 제조를 완료하도록 추가적인 처리가 수행될 수 있다, 예를 들어, 패시베이션 층이 보호를 위해(예를 들어, 먼지나 습도에 대해) 이미지 센서 디바이스 주변에 형성될 수 있다. 광조사 감지 영역(110) 내에 컬러 필터가 형성될 수 있다. 컬러 필터는 인입 광이 그 위로 그리고 그를 통해 지향되도록 위치될 수 있다. 컬러 필터는 컬러 스펙트럼(예를 들어, 적색, 녹색 및 청색)에 대응하는 인입 광의 특정 파장 대역을 필터링하기 위한 염료 기반(또는 안료 기반) 폴리머 또는 수지를 포함할 수 있다. 그 후에, 픽셀(112 및 114)과 같은 디바이스 기판(102) 내의 특정 광조사 감지 영역을 향해 인입 광을 지향시키고 포커싱시키기 위해 마이크로렌즈가 컬러 필터 위에 형성된다. 마이크로 렌즈는 다양한 구성으로 위치될 수 있고, 센서 표면으로부터의 거리 및 마이크로 렌즈에 사용되는 재료의 굴절률에 따라 다양한 형상을 가질 수 있다. 또한 디바이스 기판(102)은 컬러 필터 또는 마이크로 렌즈를 형성하기 전에 선택적인 레이저 어닐링 프로세스를 거칠 수도 있다는 것을 이해하여야 한다.
이미지 센서 디바이스(100)의 본딩 패드 영역(130)에서, 본딩 패드 구조가 형성된다. 도 2a 및 도 2b는 본딩 패드 박리 문제를 갖는 현행 기술 분야에서 사용되는 본딩 패드 구조를 예시하고, 이에 비교하여 도 3 및 도 4는 이러한 문제를 해결하는 본 개시의 양상에서 본딩 패드 구조를 제조하는 방법을 예시하며 도 5는 그리 제조된 구조를 예시한다.
도 2a 및 도 2b는 이미지 센서 디바이스에 대하여 현행 기술 분야에서의 종래의 본딩 패드 구조(200)의 상부 단면도 및 측단면도를 각각 도시한다. 종래의 본딩 패드 구조(200)는 다층 상호접속 층(202), 층간 유전체(ILD) 층(204), 쉘로우 트렌치 아이솔레이션(STI)(206)과 같은 유전체 층, 및 STI 층(206) 상에 배치된 수평 평면 부분(208a)과 STI 층(206) 및 ILD 층(204)을 통해 다층 상호접속 층(202)에 도달하도록 수평 부분(208a)으로부터 수직 아래로 연장하는 하나 이상의 수직 부분(비아)(208b)을 포함한 전도성 본딩 패드를 포함한다. 전도성 본딩 패드(208a 및 208b)는 통상적으로 알루미늄(Al), 구리(Cu), 또는 이들의 조합(AlCu)으로 제조된다.
전도성 패드의 평면 부분(208a) 상에, 매우 미세한 본딩 와이어를 사용함으로써 반도체 디바이스의 외부 리드와 칩(이미지 센서 디바이스) 사이의 전기적 접속을 제공하기 위해 와이어 본딩 프로세스가 수행된다. 와이어 본딩에 사용되는 와이어는 보통 금(Au) 또는 알루미늄(Al)으로 제조되지만, Cu 와이어 본딩이 반도체 제조 산업에서 발판을 굳히기 시작하였다. 하나의 일반적인 와이어 본딩 프로세스는 금 또는 구리 볼(ball) 본딩이다. 이 프로세스 동안, 먼저 EFO(electronic flame-off)를 통해 캐필러리(capillary)로서 알려진 본딩 기계에 의해 유지되는 와이어의 단부를 용융시킴으로써 구리, 알루미늄 또는 금 볼이 형성된다. 이 프리에어(free-air) 볼은 통상적으로 와이어 직경의 1.5 내지 2.5배 범위의 직경을 갖는다. 그 다음, 프리에어 볼은 본딩 패드에 접촉하게 된다. 이어서, 특정 시간 동안 볼에 충분한 양의 압력, 열, 및 초음파 힘이 가해지며, 볼과 본딩 패드 사이에 초기 금속 용접을 형성할 뿐만 아니라 볼 본드 자체를 그의 최종 형태로 변형시킨다.
본딩 패드와 볼 사이의 본딩은 어떠한 외부 방해나 힘을 견딜 정도로 강하고 안정적이어야 한다. 본딩이 실패하면, 이는 볼 리프팅, 본딩 패드로부터의 볼 분리, 또는 본딩 패드의 박리에 의해 야기되는 크레이터링을 야기할 것이다. 와이어 본드 강도 및 품질에 대한 여러 이용 가능한 타임제로 테스트 중의 하나로서 WPT(Wire Pull Testing) 또는 본드 풀 테스트가 있는데, 이는 풀 훅을 통해 테스트될 와이어 아래에서 수직으로 윗방향의 힘을 적용하고, 와이어 풀 테스터(또는 본드 풀 테스터)로 일반적으로 불리는 특수 장비를 사용하여 와이어를 다이로부터 효과적으로 잡아당기며, 와이어 또는 본드가 떨어지는 힘을 그램 단위로 측정하는 것으로 구성된다. 보통 이러한 파단 하중(breaking force)이 표현된다.
도 2a 및 도 2b에 예시된 이 종래의 본딩 패드 구조는 이러한 와이어 풀 테스트 시에 특히 본딩 패드 박리 또는 크래이터링의 문제를 갖는다. 도 2c는 이러한 문제를 개략적으로 예시하고 있다. 예를 들어 와이어(212)를 위로 잡아당김으로써 당기는 힘이 볼(210)에 그리고 본딩 패드(208a 및 208b)에 적용될 때에, 패드(208a 및 208b)는 충분히 큰 힘에서 STI 층(206)으로부터 박리될 것이다. 그러나 본딩 패드(208a 및 208b)가 박리될 때, 그 자체 뿐만 아니라, 실리콘 청크(220) 또는 금속 전도성 라인의 일부도 함께 떼어내게 되며, 이는 다층 상호접속 층(202)으로부터 제거되어 본딩 패드(208b)의 수직 부분에 부착하게 되며, 다층 상호접속 층(202)에 크레이터 또는 홀(225)을 남기게 된다. 크레이터링의 일반적인 원인은 과도한 프루빙(probing) 또는 오버본딩(overbonding)으로 인한 것일 수 있는데, 즉 본딩 툴이 와이어 본딩 동안 본드 패드에 과도한 응력을 전달한 상황일 수 있다. 과도하게 당기는 힘 또는 응력은 수평 본딩 패드(208a)를 통과하여, 수직 부분(비아)(208b)을 통해 전달되며, 본딩 패드(208b)의 수직 부분의 단부에 집중되어 다층 상호접속 층(202)의 내부 구조를 박리시킬 수 있다.
이러한 크레이터링 또는 박리 문제는 상기 기재한 본드 볼 프로세스를 사용하는 본드 패드 구조 뿐만 아니라 알루미늄 웨지(wedge) 와이어 본딩을 사용하는 구조에도 일어날 수 있다. 웨지 본딩 프로세스에서, 클램핑된 알루미늄 와이어는 알루미늄 본드 패드와 접촉하게 된다. 그 다음, 특정양의 힘에 의해 억제되는 동안 초음파 에너지가 특정 지속기간 동안 와이어에 인가되며, 와이어와 본드 패드 간에 웨지 본드를 형성한다.
그러므로, 본딩 패드에만 집중됨으로써 다층 상호접속 층에 포함되어 있는 중요한 전기 접속부를 오염시키거나 파괴하는 박리 문제를 일으키지 않도록 응력을 밖으로 방출하도록 설계되는 본딩 패드에 대한 구조를 제공하는 것이 바람직하다.
도 3은 본 개시의 양상에 따라 후면 조사(BSI) 이미지 센서와 같은 이미지 센서 디바이스에 대한 본딩 패드 구조를 제조하는 방법(300)의 흐름도이다 여기에서 방법(300)을 기재하는데 있어서, 도 4a 내지 도 4h는 본 개시의 양상에서의 방법(300)에서 수행되는 단계들을 개략적으로 도시한다. 방법(300)이 실시되는 이미지 센서 디바이스는 기판 및 그 안에 형성된 광조사 검출 디바이스를 갖는 광조사 센서 영역, 그리고 도 1에 개략적으로 도시된 바와 같이 광조사 센서 영역으로부터 본딩 패드 영역 안으로 연장하는 상호접속 층과 층간 유전체 층의 스택을 갖는 본딩 패드 영역을 포함한다.
방법(300)은 그 위에 본딩 패드 구조를 구성하기 위해 이미징 디바이스의 본드 패드 영역 내의 층간 유전체(ILD) 층의 일부를 노출시키는 단계(302)로 시작한다. 도 1에 예시된 바와 같이, 이미지 센서 디바이스는 디바이스 기판의 전면 위에 형성된 상호접속 구조를 가지며, 이는 광조사 센서 영역 뿐만 아니라 본딩 패드 영역에 걸쳐 완전히 연장하는 것일 있다. 상호접속 구조는 다중 상호접속 층(multi-interconnect layer) 및 다중 상호접속 층 위에 형성된 층간 유전체(ILD) 층을 포함할 수 있다. 도 4a는 다중 상호접속 층(402) 및 층간 유전체(ILD) 층(404)을 포함하는, 본드 패드 영역 내의 상호접속 구조(400)의 개략적인 측단면도를 도시한다. 층간 유전체(ILD) 층(404)은 에칭 프로세스에 의해 층간 유전체(ILD) 층(404) 위에 있었던 기판을 제거함으로써 단계 302에서 노출된 것으로 도시되어 있다.
다중 상호접속 층(402)은 패터닝된 유전체 층과 컨택, 비아 및 금속 라인과 같은 전도성 상호접속을 가질 수 있으며, 이는 이미지 센서 디바이스의 다양한 도핑된 특징부, 회로, 및 입력/출력 사이의 상호접속을 제공한다. 상호접속은 알루미늄, 알루미늄/실리콘/구리 합금, 티타늄, 티타늄 질화물, 텅스텐, 폴리실리콘, 금속 실리사이드, 또는 이들의 조합과 같은 전도성 재료로 제조되며, 알루미늄 상호접속이라 불린다. 알루미늄 상호접속은 PVD(physical vapor deposition)(또는 스퍼터링), CVD(chemical vapor deposition), ALD(atomic layer deposition), 또는 이들의 조합을 포함하는 프로세스에 의해 형성될 수 있다. 알루미늄 상호접속을 형성하기 위한 다른 제조 기술은 수직 접속(예를 들어, 비아/컨택) 및 수평 접속(예를 들어, 전도성 금속 라인)을 위해 전도성 재료를 패터닝하는 포토리소그래피 공정 및 에칭을 포함할 수 있다. 대안으로서, 구리 다층 상호접속이 금속 패턴을 형성하는데 사용될 수 있다. 구리 상호접속은 구리, 구리 합금, 티타늄, 티타늄 질화물, 탄탈, 탄탈 질화물, 텅스텐, 폴리실리콘, 금속 실리사이드, 또는 이들의 조합을 포함할 수 있다. 구리 상호접속은 CVD, 스퍼터링, 플레이팅, 또는 기타 적합한 프로세스를 포함하는 기술에 의해 형성될 수 있다.
층간 유전체(ILD) 층(404)은 전기적 절연을 위해 상호접속 사이에 그리고 상호접속 층 상에 형성된다. ILD 층을 형성하기 위해 상호접속 사이 그리고 그 위의 공간을 채우도록 유전체 재료가 증착된다. 하나의 실시예에서, 유전체 재료는 통상의 미도핑 및 도핑된 실리콘 이산화물(SiO2), 실리콘 산질화물(SiON), 및 실리콘 질화물(Si3N4), 또는 하프늄 산화물(HfO2), HfSiO, HfSiON, HfTaO, HfTiO, HfZrO, 지르코늄 산화물, 알루미늄 산화물, 하프늄 이산화물-알루미나(HfO2-Al2O3) 합금, 티타늄 질화물(TiN)과 같은 기타 하이 k 유전체 재료일 수 있다. 다른 실시예에서, 유전체 재료는 플루오르화 실리카 글래스, 수소 실세스퀴옥산(hydrogen silsesquioxane), 탄소 도핑된 실리콘 산화물, 비정질 플루오르화 카본, Parylene, B-stage 폴리머, BCB(bis-benzocyclobutenes), PTFE(Teflon), SiLK(Dow Chemical, Midland, Michigan), SiOC(silicon oxycarbide) 폴리머, 폴리이미드/Fluorinated, Poly(arylene ether) PAE와 같이 3보다 작은 k 값을 갖는 로우 k(유전 상수) 재료일 수 있다. 또 다른 실시예에서, 유전체 재료는 Porous MSQ, Porous PAE, Porous SiLK, 또는 Porous SiO2와 같이 기존의 유전체 재료의 다공성 버전을 포함한 울트라 로우 k 유전체 재료일 수 있다. 증착 후에, 증착된 층간 유전체 층의 상부 부분은 실시예에서 화학 기계적 연마/평탄화("CMP")에 의해 제거 및/또는 평평해질 수 있으며, 그리하여 이미지 센서 디바이스의 기판의 전면에 부착될 수 있다.
상기 언급한 바와 같이, 단계 302에서 본드 패드 영역에 본딩 패드 구조를 구성하기 위해 ILD 층(404)을 노출시키는 것은, 에칭 프로세스에 의해 기판의 후면으로부터 시작하여 기판의 전면 아래에 있는 층간 유전체 층이 노출될 때까지, 처음에 본드 패드 영역에서 디바이스의 광조사 센서 영역을 넘어 연장한 기판의 일부를 제거하는 것을 수반한다. 기판을 에칭할 때, 습식 에칭, 건식 에칭, 또는 플라즈마 에칭과 같은 임의의 공지된 에칭 프로세스가 사용될 수 있지만, 이방성 에칭이 바람직할 경우 플라즈마 에칭이 사용될 수 있다. 하나의 실시예에서, 폴리머를 에칭하는 것은 프로세스 가스의 혼합물을 사용할 수 있다. 예를 들어, 산소 및 테트라플루오로메탄(CF4)은 플라즈마 에칭에 사용하기 위해 함께 혼합될 때 산소불화(oxyfluoride) 이온(OF-)을 만든다. 산소불화 이온은 중합성 물질에 대해 강력한 에칭제이다. 이 이온은 특히 고분자 주쇄에서 탄소-탄소 분자 결합을 잘라내고 빠르게 분자를 제거하는 데에 능숙하다. 폴리머 에칭에 사용될 수 있는 에천트는 KOH, EDP(ethylene diamine and pyrocatechol), 또는 TMAH(Tetramethylammonium hydroxide)와 같은 습식 에천트, 또는 Cl2, CCl4, SiCl2, BCl3, CCl2F2, CF4, SF6, 또는 NF3와 같은 플라즈마 에천트를 포함할 수 있지만, 이에 한정되는 것은 아니다.
다시 도 3을 참조하면, 이제 단계 304에서, 층간 유전체 층의 노출된 부분 상에 격리 층이 형성된다. 도 4b는 302의 이전 단계에서 노출된, 층간 유전체 층(404) 상에 형성된 격리 층(406)을 도시한다. 격리 층(406)은 LOCOS(local oxidation of silicon) 또는 STI와 같은 격리 기술을 이용함으로써 형성될 수 있으며, 유전체 재료는 스핀온 코팅 또는 SOD(spin-on dielectric) 프로세스, CVD 또는 임의의 기타 적합한 증착 프로세스에 의해 층간 유전체 층(404) 상에 증착될 수 있다. 증착 후에, 증착된 유전체 층의 상부 부분은 실시예에서 CMP에 의해 제거될 수 있다. 격리 층(406)에 사용되는 유전체 재료는 통상의 미도핑 및 도핑 실리콘 이산화물(SiO2), 실리콘 산질화물(SiON), 실리콘 질화물(Si3N4), 고밀도 플라즈마(HDP; high-density plasma) 산화물, TEOS 산화물, 그리고 하프늄 산화물(HfO2), HfSiO, HfSiON, HfTaO, HfTiO, HfZrO, 지르코늄 산화물, 알루미늄 산화물, 하프늄 이산화물-알루미나(HfO2-Al2O3)와 같은 하이 k 유전체 재료, 또는 임의의 기타 적합한 재료, 또는 이들의 조합일 수 있다. 일부 실시예에서, 격리 층(406)은 실리콘 질화물 또는 실리콘 산화물로 채워진 열 산화물 라이너와 같은 다층 구조를 가질 수 있다.
격리 층(406) 위에 하부 반사방지 코팅(BARC; bottom anti-reflective coating) 층이 더 형성될 수 있고, BARC 층 위에 추가의 산화물 층이 형성될 수 있다는 것을 또한 이해하여야 한다. 그러나, 단순화 이유로, BARC 층과 추가의 산화물 층은 여기에서 예시되지 않는다.
다시 도 3을 참조하면, 단계 306에서, 도 4c 내지 도 4g에 개략적으로 나타낸 바와 같이 적합한 다수의 프로세스에 의해, 복수의 비전도성 응력 완화 구조(stress-releasing structure)가 격리 층 상에 형성된다. 이러한 프로세스는, 증착, 포토리소그래피 패터닝, 및 에칭 프로세스를 포함할 수 있다. 포토리소그래피 패터닝 프로세스는 포토레지스트 코팅(예를 들어, 스핀온 코팅), 소프트 베이킹, 마스크 정렬, 노광, 노광후 베이킹, 포토레지스트 현상, 린싱, 건조(예를 들어, 하드 베이킹), 기타 적합한 프로세스, 및/또는 이들의 조합을 포함할 수 있다. 대안으로서, 포토리소그래피 노광 프로세스는 마스크리스 포토리소그래피, 전자빔 기록, 및 이온빔 기록과 같은 기타 적합한 방법에 의해 구현되거나 대체될 수 있다.
보다 구체적으로, 도 4c에 도시된 바와 같이 패터닝을 위해 포토레지스트("PR") 층(408)이 격리 층(406) 상에 코팅된다. 포토레지스트는 PMMA(Poly (methyl methacrylate)), PMGI(Poly (methyl glutarimide)), 페놀 포름알데히드 수지(DNQ/Novolac), SU-8과 같이 당해 기술 분야에서 사용되는 임의의 적합한 재료일 수 있고, 포지티브 또는 네가티브 포토레지스트일 수 있다. 이들 재료는 전부 액상으로 도포되고, 일반적으로 두께의 균일도를 보장하도록 스핀 코팅된다. 프리베이킹(prebaking) 후에, 포토레지스트 층은 포토마스크를 통한 패턴을 통해 자외선(UV), DUV(deep ultraviolet) 또는 전자 빔에 노출된다. 광에의 노출은 포토레지스트의 일부를 사진 현상액과 유사하게 "현상액(developer)"이라 불리는 특별한 용액에 의해 제거될 수 있게 해주는 화학적 변화를 일으킨다. 가장 일반적인 유형인 포지티브 포토레지스트의 경우, 노출된 부분이 현상액에 용해 가능하게 된다. 노광후 베이킹 프로세스를 통해 거친 후에, 나머지(노광되지 않은) 부분은 에칭을 견뎌내는 마스크를 형성한다. 도 4b는 노광, 현상, 및 노광후 베이킹 프로세스 후의 이러한 포토레지스트 마스크(408)를 도시한다.
다음으로, 도 4d에 도시된 바와 같이, 포토레지스트 마스크(408) 및 격리 층(406) 상에 유전체 재료가 증착되어 유전체 층(410)을 형성하며, 이는 나중에 복수의 비전도성 응력 완화 구조로 형상화될 것이다. 유전체 재료는 스핀온 코팅 또는 SOD 프로세스, CVD 또는 PVD를 포함한 임의의 적합한 증착 프로세스에 의해 증착될 수 있다. 응력 완화 구조에 사용되는 유전체 재료는, 통상의 미도핑 및 도핑 실리콘 이산화물(SiO2), 실리콘 산질화물(SiON), 실리콘 질화물(Si3N4), 실리콘 카보네이트(SiC), 고밀도 플라즈마(HDP) 산화물, TEOS 산화물, 그리고 하프늄 산화물(HfO2), HfSiO, HfSiON, HfTaO, HfTiO, HfZrO, 지르코늄 산화물, 알루미늄 산화물, HfO2-Al2O3 합금, 티타늄 질화물(TiN)과 같은 하이 k 유전체 재료, 또는 임의의 기타 적합한 재료, 또는 이들의 조합과 같은, 쉘로우 트렌치 아이솔레이션(STI) 층과 동일한 재료일 수 있다. 유전체 재료를 증착하는 동안, 층(410)의 두께는 추후에 비전도성 응력 완화 구조로 형상화될 때 충분한 구조적 및 기계적 강도와 안정성을 제공하기에 적합한 값을 갖도록 제어될 수 있다.
유전체 층(410)의 증착 후에, 격리 층(406)의 노출된 부분 및 포토레지스트 마스크(408) 바로 위에 있는 유전체 층(410)의 부분을 부분적으로 제거하도록 에칭이 수행되며, 도 4e에 도시된 바와 같이 각각의 포토레지스트 마스크(408)의 2개의 대향 측에 인접한 부분만 남긴다. 이들 남은 부분은 복수의 비전도성 응력 완화 구조(420)를 형성한다. 하나의 실시예에서, 비전도성 응력 완화 구조(420)의 예리한 에지를 정의하고 제어된 폭을 얻기 위해, 플라즈마 또는 건식 에칭 프로세스와 같은 이방성 에칭이 사용될 수 있다. 에천트는 Cl2, CCl4, SiCl2, BCl3, CCl2F2, CF4, SF6, 또는 NF3과 같은 당해 기술 분야에 공지된 임의의 것일 수 있다. 하나의 실시예에서, 이들 비전도성 응력 완화 구조(420)는 일반적으로 도 4d에 도시된 바와 같이 직사각형 또는 정사각형 단면을 갖는 길다란 막대기 또는 스트립의 구성을 갖는다. 다른 실시예에서, 이들은 임의의 기타 기하학적 또는 다각형 형상을 가질 수 있다.
부분 에칭에 의해 복수의 비전도성 응력 완화 구조(410)가 형성되면, 도 3f에 도시된 바와 같이 복수의 트렌치(420)를 정의하도록, 격리 층(406)의 노출된 부분과 아래의 층간 유전체 층(404)이 또다른 에칭 프로세스에 의해 더 제거된다. 에칭 프로세스는 다층 상호접속 구조(402)에서 정지한다. 필요하다면, 에칭 정지 층(예시되지 않음)이 더 사용될 수 있다. 여기에서 사용되는 에칭 프로세스는 습식 에칭이거나 건식 에칭일 수 있다.
에칭 프로세스 후에, 더 이상 필요하지 않은 포토레지스트 마스크(408)가 애싱(ashing)이라 불리는 프로세스에 의해 제거된다. 이는 보통 액체 "레지스트 스트리퍼(resist stripper)"를 필요로 하며, 레지스트 스트리퍼는 더 이상 격리 층(406)에 부착하지 않도록 레지스트를 화학적으로 변경시킨다. 대안으로서, 포토레지스트 마스크(408)는 포토레지스트 마스크(408)를 산화시키는 산소를 함유하는 플라즈마에 의해 제거될 수 있다. 도 4g는 복수의 비전도성 응력 완화 구조(410)를 포함하는, 포토레지스트 마스크(408)의 제거 후의 구조의 남은 부분을 도시한다.
다시 도 3을 참조하면, 마지막으로 단계 308에서, 도 4h에 예시된 바와 같이, 2개의 부분(430 및 440)을 포함하는 전도성 패드를 형성하도록 격리 층(406), 복수의 비전도성 응력 완화 구조(410) 위에 그리고 복수의 트렌치(420) 안으로 전도성 재료를 증착함으로써 전도성 패드가 형성된다. 복수의 트렌치(420)를 부분적으로 채우는 전도성 패드의 부분(440)은 다층 상호접속 구조(402)에 매립된 최상부 전도성 라인과 물리적으로 직접 접촉하게 된다. 전도성 패드의 이들 수직 부분(440), 즉 브릿징(bridging) 부분은 전도성 패드의 평면 부분(430)과 전반적으로 수직으로 인접하고, 격리 층(406) 및 층간 유전체 층(404)을 통해 연장하며, 다층 상호접속 구조(402)까지 아래로 완전히 도달하여 전기적 접촉을 확립한다. 수평 평면 부분(430)은 본딩 패드를 형성하며, 이 본딩 패드에 본딩 볼이 도 2a 및 도 2b에 대해 기재한 프로세스에 의해 부착되어 이미지 센서 디바이스와 외부 디바이스 사이의 전기적 접속을 확립한다. 실시예에서, 전도성 재료는 금속 또는 금속 합금 재료, 예를 들어 알루미늄(Al) 또는 알루미늄 구리 합금(AlCu)일 수 있다.
실시예에서, 전도성 재료는 광조사 센서 영역 및 다른 영역 상에도 증착될 수 있으며, 전도성 층의 평면 부분(430)이 이들 영역으로 연장될 수 있다. 이 경우에, 광조사 센서 영역을 덮는 전도성 층의 일부를 제거하도록 에칭 프로세스가 수행될 수 있으며, 그리하여 이 영역에서 광조사 검출 디바이스에 의해 검출될 것인 광조사는 전도성 층(불투명할 것임)에 의해 방해되지 않을 것이다.
도 5a 및 도 5b는 본 개시의 실시예에서 도 3과 도 4a 내지 도 4h에서 기재한 방법에 의해 설계 및 제조된 본딩 패드 구조(500)의 상부 단면도 및 측단면도를 각각 도시한다. 본딩 패드 구조(500)는 다층 상호접속 층(502), 층간 유전체(ILD) 층(504), STI와 같은 격리 유전체 층(506), 복수의 응력 완화 구조(508), 및 STI 층(506) 위에 배치된 수평 평면 부분(530)과 STI 층(506) 및 ILD 층(504)을 통해 다층 상호접속 층(502)에 도달하도록 수평 부분(530)으로부터 수직으로 아래로 연장한 하나 이상의 수직 부분(비아)(540)을 포함하는 전도성 본딩 패드를 포함한다. 전도성 패드의 수평 평면 부분(530) 상에, 구리, 알루미늄 또는 금으로 만들어진 전도성 볼(550)이 이미지 센서 디바이스의 외부 디바이스에의 전기적 접속을 위해 본딩된다. 각각의 전도성 볼(550)은 보다 나은 응력 완화 효과를 위해 도 5a 및 도 5b에 도시된 바와 같이 2개의 이웃하는 응력 완화 구조(510)의 중간에 위치될 수 있다.
복수의 비전도성 응력 완화 구조(510)는 전도성 패드, 즉 수평 평면 부분(530)과 격리 유전체 층(506) 사이에 위치된다. 이는 도 5b에 도시된 바와 같이 전도성 층의 평면 및 브릿징 부분(530 및 540)에 함께 구조적으로 인접해 있다. 이러한 구조로써, 도 2a 및 도 2b에 예시된 종래의 본딩 패드 구조와 구별하여, 본딩 패드 구조에 가해지는 어떠한 잠재적인 당기는 응력이 전도성 패드의 수평 및 수직 부분(530 및 540)에 집중되지 않고, 또한 복수의 응력 완화 구조(510)로 분산될 것이다. 그러면, 전도성 패드(530 및 540)에 가해지는 총 응력이 감소될 것이며, 종래의 본딩 패드 구조에 대하여 앞서 기재한 본딩 패드 박리 또는 크레이터링 문제가 방지될 것이다.
하나의 실시예에서, 응력 완화 구조(510)는 도 5a 및 도 5b에 예시된 바와 같이 트렌치(520) 주변에 세워진 직사각형 단면을 갖는 직사각형 벽의 형상을 가질 수 있다. 그러나 다른 실시예에서 다각형, 원형, 또는 타원형과 같은 상이한 기하학적 단면을 갖는 기타 형상을 취할 수 있다.
전술한 바는 당해 기술 분야에서의 숙련자가 상세한 설명을 보다 잘 이해할 수 있도록 여러 실시예들의 특징들을 나타낸 것이다. 당해 기술 분야에서의 숙련자라면, 여기에서 소개된 실시예와 동일한 목적을 수행하고 그리고/또는 동일한 이점을 달성하기 위해 다른 프로세스 및 구조를 설계 또는 수정하기 위한 기반으로서 본 개시를 용이하게 사용할 수 있다는 것을 알아야 한다. 당해 기술 분야에서의 숙련자라면 또한 이러한 등가 구성이 본 개시의 사상 및 범위에서 벗어나지 않으며, 본 개시의 사상 및 범위에서 벗어나지 않고서 이에 다양한 변경, 치환, 및 대안을 행할 수 있다는 것을 알아야 한다.
100: 이미지 센서 디바이스 102: 디바이스 기판
110: 광조사 감지 영역 112. 114: 픽셀
116, 118: 격리 구조 120: 주변 영역
130: 본딩 패드 영역 140: 스크라이브 라인 영역
150: 상호접속 구조 152: 전도성 라인
154: 비아/컨택 156: 층간 유전체(ILD)
160: 버퍼 층 165: 캐리어 기판
170: 산화물 층 180: 전도성 층

Claims (10)

  1. 이미지 센서 디바이스에 있어서,
    전면, 후면, 및 상기 전면과 후면에 수직한 측벽을 갖는 기판과;
    상기 기판에 형성된 광조사 검출 디바이스로서, 상기 후면을 통해 상기 기판에 들어오는 조사 파를 검출하도록 동작 가능한 광조사 검출 디바이스와;
    상기 기판의 전면 상에 형성된 상호접속 구조물로서, 상기 기판의 측벽을 넘어 연장하는 연장된 부분을 갖는 상호접속 구조물과;
    본딩 패드 구조물을 포함하고,
    상기 본딩 패드 구조물은,
    상기 상호접속 구조물의 연장된 부분 상에 형성된 층간 유전체층;
    상기 층간 유전체층 상에 형성된 격리 층;
    상기 격리 층 상에 형성된 평면 부분, 하나 이상의 연결 부분, 및 상기 상호접속 구조물과의 전기적 접촉을 확립하기 위해 상기 하나 이상의 연결 부분으로부터 상기 층간 유전체 층과 상기 격리 층을 통해 상기 상호접속 구조물로 수직으로 연장한 하나 이상의 브릿징(bridging) 부분을 갖는 전도성 패드; 및
    상기 전도성 패드의 평면 부분 및 브릿징 부분에 함께 인접하는 방식으로 수직적으로는 상기 격리 층 및 상기 전도성 패드의 하나 이상의 연결 부분 사이에 배치되고 수평적으로는 상기 하나 이상의 브릿징 부분 및 상기 전도성 패드의 평면 부분 사이에 배치된 복수의 비전도성 응력 완화(stress-releasing) 구조물
    을 포함하며,
    상기 하나 이상의 연결 부분은 상기 평면 부분 및 상기 하나 이상의 브릿징 부분을 연결하는 것인 이미지 센서 디바이스.
  2. 청구항 1에 있어서, 상기 이미지 센서 디바이스는 후면 조사(BSI; back side illuminated) 이미지 센서인 것인 이미지 센서 디바이스.
  3. 청구항 1에 있어서, 상기 복수의 비전도성 응력 완화 구조물은 산화물 재료로 제조된 것인 이미지 센서 디바이스.
  4. 청구항 1에 있어서, 상기 복수의 비전도성 응력 완화 구조물은 상기 격리 층과 동일한 재료로 제조된 것인 이미지 센서 디바이스.
  5. 청구항 1에 있어서, 상기 복수의 비전도성 응력 완화 구조물은 직사각형 벽의 구조를 갖는 것인 이미지 센서 디바이스.
  6. 청구항 1에 있어서, 상기 본딩 패드 구조물은 외부 디바이스에 대한 전기적 접속을 위해 상기 전도성 패드의 평면 부분과 본딩된 전도성 볼(conducting ball)을 더 포함한 것인 이미지 센서 디바이스.
  7. 이미지 센서 디바이스에 대한 본딩 패드 구조물에 있어서,
    상호접속 층과;
    상기 상호접속 층 상에 형성된 층간 유전체 층과;
    상기 층간 유전체 층 상에 형성된 격리 층과;
    전도성 패드로서,
    상기 격리 층 상에 형성된 평면 부분;
    하나 이상의 연결 부분; 및
    상기 상호접속 층과의 전기적 접촉을 확립하기 위해 상기 하나 이상의 연결 부분으로부터 상기 층간 유전체 층과 상기 격리 층을 통해 상기 상호접속 층으로 수직으로 연장한 하나 이상의 브릿징(bridging) 부분
    을 포함하며, 상기 하나 이상의 연결 부분은 상기 평면 부분 및 상기 하나 이상의 브릿징 부분을 연결하는 것인, 전도성 패드와;
    상기 전도성 패드의 평면 부분 및 브릿징 부분에 함께 인접하는 방식으로 수직적으로는 상기 격리 층 및 상기 전도성 패드의 하나 이상의 연결 부분 사이에 배치되고 수평적으로는 상기 하나 이상의 브릿징 부분 및 상기 전도성 패드의 평면 부분 사이에 배치된 복수의 비전도성 응력 완화(stress-releasing) 구조물
    을 포함하는, 이미지 센서 디바이스에 대한 본딩 패드 구조물.
  8. 기판과 광조사 검출 디바이스를 갖는 광조사 센서 영역 및 본딩 패드 영역을 포함하는 이미지 센서 디바이스에 대한 본딩 패드 구조물을 제조하는 방법에 있어서, 상기 광조사 센서 영역과 상기 본딩 패드 영역의 둘 다의 영역들은 상기 기판 아래에 상기 영역들에 걸쳐 연장하는 층간 유전체 층 및 상호접속 층을 공유하고, 상기 방법은,
    본딩 패드 구조물을 그 위에 구성하기 위해 상기 본딩 패드 영역 내의 상기 층간 유전체 층의 일부를 노출시키는 단계와;
    상기 층간 유전체 층의 노출된 부분 상에 격리 층을 형성하는 단계와;
    상기 격리 층 상에 복수의 비전도성 응력 완화 구조물을 형성하는 단계와;
    상기 격리 층과 상기 복수의 비전도성 응력 완화 구조물을 덮는(overlying) 평면 부분, 및 상기 평면 부분으로부터, 상기 층간 유전체 층과 상기 격리 층을 통해 상기 상호접속 층과의 전기적 접촉을 확립하기 위해 상기 상호접속 층으로 수직으로 연장한 하나 이상의 브릿징 부분을 포함하는 전도성 패드를 형성하는 단계를 포함하고,
    상기 복수의 비전도성 응력 완화 구조물은 상기 전도성 패드의 평면 부분 및 브릿징 부분에 함께 인접하는 방식으로 형성되는 것인, 이미지 센서 디바이스에 대한 본딩 패드 구조물의 제조 방법.
  9. 청구항 8에 있어서, 상기 본딩 패드 영역 내의 상기 층간 유전체 층의 일부를 노출시키는 단계는 상기 광조사 센서 영역으로 연장하는 기판을 상기 본딩 패드 영역 내로 에칭하는 단계를 포함하는, 이미지 센서 디바이스에 대한 본딩 패드 구조물의 제조 방법.
  10. 청구항 8에 있어서, 상기 복수의 비전도성 응력 완화 구조물을 형성하는 단계는,
    산화물 재료를 증착하여 산화물 층을 형성하는 단계; 및
    상기 산화물 층을 부분적으로 에칭하는 단계를 포함하는 것인, 이미지 센서 디바이스에 대한 본딩 패드 구조물의 제조 방법.
KR1020130129014A 2013-02-08 2013-10-29 후면 조사 이미지 센서 상의 본딩 패드 KR101595623B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/763,355 2013-02-08
US13/763,355 US9252180B2 (en) 2013-02-08 2013-02-08 Bonding pad on a back side illuminated image sensor

Publications (2)

Publication Number Publication Date
KR20140101273A KR20140101273A (ko) 2014-08-19
KR101595623B1 true KR101595623B1 (ko) 2016-02-18

Family

ID=51296926

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130129014A KR101595623B1 (ko) 2013-02-08 2013-10-29 후면 조사 이미지 센서 상의 본딩 패드

Country Status (3)

Country Link
US (3) US9252180B2 (ko)
KR (1) KR101595623B1 (ko)
TW (1) TWI559515B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220104616A (ko) * 2021-01-18 2022-07-26 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 기둥형 패드 구조

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IN2015MN00022A (ko) 2012-07-26 2015-10-16 Olive Medical Corp
CN104486986B (zh) 2012-07-26 2018-06-01 德普伊辛迪斯制品公司 光不足环境中的连续视频
US20140110805A1 (en) 2012-10-18 2014-04-24 Infineon Technologies Dresden Gmbh Silicon light trap devices, systems and methods
US9252180B2 (en) 2013-02-08 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding pad on a back side illuminated image sensor
US9641815B2 (en) 2013-03-15 2017-05-02 DePuy Synthes Products, Inc. Super resolution and color motion artifact correction in a pulsed color imaging system
AU2014233464B2 (en) 2013-03-15 2018-11-01 DePuy Synthes Products, Inc. Scope sensing in a light controlled environment
EP3459431A1 (en) 2013-03-15 2019-03-27 DePuy Synthes Products, Inc. Controlling the integral light energy of a laser pulse
WO2014203881A1 (ja) * 2013-06-21 2014-12-24 富士電機株式会社 炭化珪素半導体素子の製造方法
US8957490B2 (en) * 2013-06-28 2015-02-17 Infineon Technologies Dresden Gmbh Silicon light trap devices
JP6303803B2 (ja) * 2013-07-03 2018-04-04 ソニー株式会社 固体撮像装置およびその製造方法
JP2015060855A (ja) * 2013-09-17 2015-03-30 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
US10084944B2 (en) * 2014-03-21 2018-09-25 DePuy Synthes Products, Inc. Card edge connector for an imaging sensor
US9748301B2 (en) 2015-01-09 2017-08-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
KR102437163B1 (ko) 2015-08-07 2022-08-29 삼성전자주식회사 반도체 소자
US10002899B2 (en) * 2015-09-16 2018-06-19 Taiwan Semiconductor Manufacturing Co., Ltd. Microlens for a phase detection auto focus (PDAF) pixel of a composite grid structure
CN106586947A (zh) * 2015-10-15 2017-04-26 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置
US9806116B2 (en) * 2015-10-28 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Complementary metal grid and deep trench isolation in CIS application
US10867834B2 (en) 2015-12-31 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
KR20180041301A (ko) 2016-10-13 2018-04-24 삼성디스플레이 주식회사 표시 장치
KR102654485B1 (ko) 2016-12-30 2024-04-03 삼성전자주식회사 이미지 센서 및 그 제조 방법
US10147754B2 (en) * 2017-02-22 2018-12-04 Omnivision Technologies, Inc. Backside illuminated image sensor with improved contact area
JP2019080017A (ja) * 2017-10-27 2019-05-23 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像素子の製造方法、並びに、電子機器
US10707215B2 (en) * 2018-08-22 2020-07-07 Micron Technology, Inc. Methods of forming semiconductor devices, and related semiconductor devices, memory devices, and electronic systems
US10985199B2 (en) 2018-10-31 2021-04-20 Taiwan Semiconductor Manufacturing Company Ltd. Image sensor having stress releasing structure and method of forming same
TWI819986B (zh) * 2019-03-04 2023-10-21 韓商Ｌｇ伊諾特股份有限公司 影像感測器基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090020842A1 (en) * 2007-07-16 2009-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded bonding pad for backside illuminated image sensor
US20100238331A1 (en) * 2009-03-19 2010-09-23 Sony Corporation Semiconductor device and method of manufacturing the same, and electronic apparatus

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321631A (ja) * 1997-05-19 1998-12-04 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
TW513821B (en) * 2002-02-01 2002-12-11 Hsiu-Hen Chang Electrode structure of LED and manufacturing the same
SG107595A1 (en) * 2002-06-18 2004-12-29 Micron Technology Inc Semiconductor devices and semiconductor device components with peripherally located, castellated contacts, assembles and packages including such semiconductor devices or packages and associated methods
US7582518B2 (en) * 2006-11-14 2009-09-01 Northrop Grumman Space & Mission Systems Corp. High electron mobility transistor semiconductor device and fabrication method thereof
KR101648200B1 (ko) * 2009-10-22 2016-08-12 삼성전자주식회사 이미지 센서 및 그 제조 방법
US8405182B2 (en) * 2011-05-02 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Back side illuminated image sensor with improved stress immunity
US8435824B2 (en) * 2011-07-07 2013-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Backside illumination sensor having a bonding pad structure and method of making the same
US9252180B2 (en) 2013-02-08 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding pad on a back side illuminated image sensor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090020842A1 (en) * 2007-07-16 2009-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded bonding pad for backside illuminated image sensor
US20100238331A1 (en) * 2009-03-19 2010-09-23 Sony Corporation Semiconductor device and method of manufacturing the same, and electronic apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220104616A (ko) * 2021-01-18 2022-07-26 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 기둥형 패드 구조
KR102603499B1 (ko) 2021-01-18 2023-11-16 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 집적 회로 칩 및 집적 회로 칩을 형성하는 방법

Also Published As

Publication number Publication date
TW201432895A (zh) 2014-08-16
US20210273009A1 (en) 2021-09-02
US9252180B2 (en) 2016-02-02
US11011566B2 (en) 2021-05-18
TWI559515B (zh) 2016-11-21
US20160148967A1 (en) 2016-05-26
KR20140101273A (ko) 2014-08-19
US20140225215A1 (en) 2014-08-14

Similar Documents

Publication Publication Date Title
US20210273009A1 (en) Bonding Pad on a Back Side Illuminated Image Sensor
US8435824B2 (en) Backside illumination sensor having a bonding pad structure and method of making the same
US10079259B2 (en) Image sensor and method for fabricating the same
US8736006B1 (en) Backside structure for a BSI image sensor device
US8003425B2 (en) Methods for forming anti-reflection structures for CMOS image sensors
US7759755B2 (en) Anti-reflection structures for CMOS image sensors
CN102915991B (zh) Bsi图像传感器芯片中的焊盘结构
US7973380B2 (en) Method for providing metal extension in backside illuminated sensor for wafer level testing
US9991303B2 (en) Image sensor device structure
KR102308481B1 (ko) Cmos 센서 및 그 형성 방법
US10686005B2 (en) Semiconductor structure
TW201436183A (zh) 影像感測器裝置及其製造方法
TW202129944A (zh) 影像感測器結構及其製造方法
US11869916B2 (en) Bond pad structure for bonding improvement
CN112103302A (zh) 封装结构及其封装方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20200130

Year of fee payment: 5