CN106586947A - 一种mems器件及其制备方法、电子装置 - Google Patents
一种mems器件及其制备方法、电子装置 Download PDFInfo
- Publication number
- CN106586947A CN106586947A CN201510666697.0A CN201510666697A CN106586947A CN 106586947 A CN106586947 A CN 106586947A CN 201510666697 A CN201510666697 A CN 201510666697A CN 106586947 A CN106586947 A CN 106586947A
- Authority
- CN
- China
- Prior art keywords
- wafer
- top wafer
- mems
- stress
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
本发明涉及一种MEMS器件及其制备方法、电子装置。所述方法包括步骤S1：提供底部晶圆，在所述底部晶圆的正面形成有器件图案；步骤S2：提供顶部晶圆并将所述底部晶圆和所述顶部晶圆相接合；步骤S3：执行退火工艺，以调节所述顶部晶圆的应力；步骤S4：对所述顶部晶圆进行表面抛光工艺，以释放所述顶部晶圆中的应力。本发明的优点在于：1、改善Wafer应力，减少破片，回复正常生产。2、提高了产品的成品率，降低工艺成本。
Description
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种MEMS器件及其制备方法、电子装置。
背景技术
随着半导体技术的不断发展，在传感器(motion sensor)类产品的市场上，智能手机、集成CMOS和微机电系统(MEMS)器件日益成为最主流、最先进的技术，并且随着技术的更新，这类传动传感器产品的发展方向是规模更小的尺寸，高质量的电学性能和更低的损耗。
其中，微电子机械系统(MEMS)在体积、功耗、重量以及价格方面具有十分明显的优势，至今已经开发出多种不同的传感器，例如压力传感器、加速度传感器、惯性传感器以及其他的传感器。
在MEMS领域中，有一部分产品需要将两片晶圆键合，然后针对上面一片顶部晶圆减薄再继续刻蚀出设计的图形，但是由于键合后晶圆的应力，晶圆在干法蚀刻(Dry-Etch)过程中由于释放应力导致晶圆破裂，产品无法正常生产，而导致晶圆在生产中发生破片。
因此需要对目前MEMS器件的制备方法作进一步的改进，以便消除上述各种弊端。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服目前存在问题，提供了一种MEMS器件的制备方法，包括：
步骤S1：提供底部晶圆，在所述底部晶圆的正面形成有器件图案；
步骤S2：提供顶部晶圆并将所述底部晶圆和所述顶部晶圆相接合；
步骤S3：执行退火工艺，以调节所述顶部晶圆的应力；
步骤S4：对所述顶部晶圆进行表面抛光工艺，以释放所述顶部晶圆中的应力。
可选地，在所述步骤S3中，所述退火工艺的温度为200～450度。
可选地，在所述步骤S3中，所述退火工艺的时间为1～6小时。
可选地，在所述步骤S3中，执行所述退火工艺之前还进一步包括将所述顶部晶圆打薄的步骤，以减小所述顶部晶圆的厚度。
可选地，所述方法还进一步包括：
步骤S5：在所述顶部晶圆上形成图案化的掩膜层；
步骤S6：以所述掩膜层为掩膜蚀刻所述顶部晶圆，以在所述顶部晶圆中形成目标图案。
可选地，在所述步骤S6中选用干法蚀刻所述顶部晶圆。
本发明还提供了一种基于上述的方法制备得到的MEMS器件。
本发明还提供了一种电子装置，包括上述的MEMS器件。
为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在所述方法中在将顶部晶圆和底部晶圆相接合之后，对所述顶部晶圆和底部晶圆进行退火，以调节晶圆应力，并且在退火之后增加晶圆(Wafer)表面的抛光(polish)工艺，缓慢释放应力，为后续的干法蚀刻提供更好的晶圆。
本发明的优点在于：
1、改善Wafer应力，减少破片，回复正常生产。
2、提高了产品的成品率，降低工艺成本。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1a-1g为本发明一具体实施方式中所述MEMS器件的制备过程示意图；
图2为本发明一具体实施方式中所述MEMS器件的制备工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
为了解决现有技术中存在的问题，本发明提供了一种MEMS器件的制备方法，下面结合附图1a-1g对所述方法做进一步的说明，其中，图1a-1g为本发明一具体实施方式中所述MEMS器件的制备过程示意图；图2为本发明一具体实施方式中所述MEMS器件的制备工艺流程图。
首先，执行步骤101，提供底部晶圆101，并在所述底部晶圆101的正面上形成有器件图案。
具体地，如图1a所示，其中所述底部晶圆101至少包括半导体衬底，所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
在所述底部晶圆101的正面形成有器件图案，例如可以包括各种有源器件和无源器件，并不局限于某一种。
可选地，在所述底部晶圆101的正面形成还可以形成键合材料层，具体地键合材料层的沉积方法可以为化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及外延生长中的一种。
其中，所述键合材料层的厚度也并不局限于某一数值范围，可以根据具体需要进行设置。
其中，所述键合材料层可以选用常用的氧化物介电层，例如可以选用SiO2，所述键合材料层还可以选用其他的氧化物，并不局限SiO2一种。例如所述第一键合材料层可以使用碳氟化合物(CF)、掺碳氧化硅(SiOC)、或碳氮化硅(SiCN)等。
或者，也可以使用在碳氟化合物(CF)上形成了SiCN薄膜的膜等。碳氟化合物以氟(F)和碳(C)为主要成分。碳氟化合物也可以使用具有非晶体(非结晶性)构造的物质。
执行步骤102，提供顶部晶圆102并将所述底部晶圆101和所述顶部晶圆102相接合。
具体地，如图1b-1c所示，在该步骤中提供顶部晶圆104，所述顶部晶圆104可以选用本领域的常规材料，例如可以选用硅等。
其中，所述顶部晶圆102具有较大的厚度。
可选地，所述键合方法可以选用共晶结合或者热键合的方法键合，以形成一体的结构。
在所述接合之前，还可以包括对所述底部晶圆101进行预清洗，以提高所述底部晶圆101的接合性能。具体地，在该步骤中以稀释的氢氟酸DHF(其中包含HF、H2O2以及H2O)对所述底部晶圆101的表面进行预清洗，其中，所述DHF的浓度并没严格限制，在本发明中优选HF:H2O2:H2O＝0.1-1.5:1:5。
另外，在执行完清洗步骤之后，所述方法还进一步包括将所述底部晶圆101进行干燥的处理。
可选地，选用异丙醇(IPA)对所述底部晶圆101进行干燥。
可选地，本发明所述方法还可以进一步包括：将所述顶部晶圆102研磨打薄，以减小所述顶部晶圆的厚度，如图1d所示。
在该步骤中通过研磨减薄的方法打薄所述顶部晶圆，其中所述研磨减薄的参数可以选用本领域中常用的各种参数，并不局限于某一数值范围，在此不再赘述。
执行步骤103，执行退火工艺，以调节所述顶部晶圆的应力。
具体地，如图1e所示，在本发明中增加退火(Anneal)工艺，调节晶圆应力。
其中，所述退火(Anneal)工艺的温度为200～450度，退火(Anneal)工艺的时间为1～6小时。但是需要说明的是所述退火温度和时间并不局限于所述范围。
在本发明中通过所述退火步骤可以调节所述晶圆中的应力，改善晶圆应力，减少破片，回复正常生产。
执行步骤104，对所述顶部晶圆的表面进行抛光工艺，以释放所述顶部晶圆中的应力。
具体地，如图1e所示，在该步骤中通过所述抛光工艺，缓慢释放晶圆中存在的应力，为后续的干法蚀刻(Dry Etch)提供更好的晶圆(wafer)。
具体地，所述抛光工艺可以选用本领域中常用的方法并不局限于某一种方法。
执行步骤105，在所述顶部晶圆上形成图案化的掩膜层。
具体地，如图1f所示，在该步骤中在所述顶部晶圆上形成图案化的掩膜层，其中所述掩膜层中形成有目标图案。
其中，所述掩膜层可以选用硬膜层或者光刻胶层等，并不局限于某一种，在该实施例中选用光刻胶层。
执行步骤106，以所述掩膜层为掩膜蚀刻所述顶部晶圆，以在所述顶部晶圆中形成目标图案。
具体地，在该步骤中可以选用干法蚀刻所述顶部晶圆以形成目标图案，在所述干法蚀刻中可以选用CF4、CHF3，另外加上N2、CO2、O2中的一种作为蚀刻气氛，其中气体流量为CF410-200sccm，CHF310-200sccm，N2或CO2或O210-400sccm，所述蚀刻压力为30-150mTorr，蚀刻时间为5-120s，可选为5-60s。
至此，完成了本发明实施例的MEMS器件制备的相关步骤的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在所述方法中在将顶部晶圆和底部晶圆相接合之后，对所述顶部晶圆和底部晶圆进行退火，以调节晶圆应力，并且在退火之后增加晶圆(Wafer)表面的抛光(polish)工艺，缓慢释放应力，为后续的干法蚀刻提供更好的晶圆。
本发明的优点在于：
1、改善Wafer应力，减少破片，回复正常生产。
2、提高了产品的成品率，降低工艺成本。
图2为本发明一具体实施方式中所述MEMS器件的制备工艺流程图，具体包括以下步骤：
步骤S1：提供底部晶圆，在所述底部晶圆的正面形成有器件图案；
步骤S2：提供顶部晶圆并将所述底部晶圆和所述顶部晶圆相接合；
步骤S3：执行退火工艺，以调节所述顶部晶圆的应力；
步骤S4：对所述顶部晶圆进行表面抛光工艺，以释放所述顶部晶圆中的应力。
实施例二
本发明还提供了一种MEMS器件，所述MEMS器件通过实施例1中的所述方法制备得到，所述器件包括底部晶圆101，并在所述底部晶圆101的正面上形成有器件图案。
其中所述底部晶圆101至少包括半导体衬底，所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
在所述底部晶圆101的正面形成有器件图案，例如可以包括各种有源器件和无源器件，并不局限于某一种。
在所述底部晶圆上还键合有所述顶部晶圆102。
所述顶部晶圆104可以选用本领域的常规材料，例如可以选用硅等。所述顶部晶圆上还形成有目标图案。
在所述器件制备过程中在将顶部晶圆和底部晶圆相接合之后，通过对所述顶部晶圆和底部晶圆进行退火，以调节晶圆应力，并且在退火之后增加晶圆(Wafer)表面的抛光(polish)工艺，缓慢释放应力，为后续的干法蚀刻提供更好的晶圆。
本发明的优点在于：
1、改善Wafer应力，减少破片，回复正常生产。
2、提高了产品的成品率，降低工艺成本。
实施例三
本发明还提供了一种电子装置，包括实施例二所述的MEMS器件。其中，半导体器件为实施例二所述的MEMS器件，或根据实施例一所述的制备方法得到的MEMS器件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括所述MEMS器件的中间产品。本发明实施例的电子装置，由于使用了上述的MEMS器件，因而具有更好的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (8)
1.一种MEMS器件的制备方法，包括：
步骤S1：提供底部晶圆，在所述底部晶圆的正面形成有器件图案；
步骤S2：提供顶部晶圆并将所述底部晶圆和所述顶部晶圆相接合；
步骤S3：执行退火工艺，以调节所述顶部晶圆的应力；
步骤S4：对所述顶部晶圆进行表面抛光工艺，以释放所述顶部晶圆中的应力。
2.根据权利要求1所述的方法，其特征在于，在所述步骤S3中，所述退火工艺的温度为200～450度。
3.根据权利要求1所述的方法，其特征在于，在所述步骤S3中，所述退火工艺的时间为1～6小时。
4.根据权利要求1所述的方法，其特征在于，在所述步骤S3中，执行所述退火工艺之前还进一步包括将所述顶部晶圆打薄的步骤，以减小所述顶部晶圆的厚度。
5.根据权利要求1所述的方法，其特征在于，所述方法还进一步包括：
步骤S5：在所述顶部晶圆上形成图案化的掩膜层；
步骤S6：以所述掩膜层为掩膜蚀刻所述顶部晶圆，以在所述顶部晶圆中形成目标图案。
6.根据权利要求5所述的方法，其特征在于，在所述步骤S6中选用干法蚀刻所述顶部晶圆。
7.一种基于权利要求1至6之一所述的方法制备得到的MEMS器件。
8.一种电子装置，包括权利要求7所述的MEMS器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510666697.0A CN106586947A (zh) | 2015-10-15 | 2015-10-15 | 一种mems器件及其制备方法、电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510666697.0A CN106586947A (zh) | 2015-10-15 | 2015-10-15 | 一种mems器件及其制备方法、电子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106586947A true CN106586947A (zh) | 2017-04-26 |
Family
ID=58552514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510666697.0A Pending CN106586947A (zh) | 2015-10-15 | 2015-10-15 | 一种mems器件及其制备方法、电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106586947A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102832105A (zh) * | 2012-09-10 | 2012-12-19 | 豪威科技(上海)有限公司 | 晶圆减薄方法 |
| CN103094098A (zh) * | 2013-01-14 | 2013-05-08 | 陆伟 | 一种解决晶圆破片的方法 |
| CN103094099A (zh) * | 2013-01-14 | 2013-05-08 | 陆伟 | 一种键合后晶圆退火方法 |
| CN103441132A (zh) * | 2013-07-10 | 2013-12-11 | 上海新储集成电路有限公司 | 一种用低温裂片硅晶圆制备背照射cmos图像传感器的方法 |
| US20140225215A1 (en) * | 2013-02-08 | 2014-08-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonding pad on a back side illuminated image sensor |
-
2015
- 2015-10-15 CN CN201510666697.0A patent/CN106586947A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102832105A (zh) * | 2012-09-10 | 2012-12-19 | 豪威科技(上海)有限公司 | 晶圆减薄方法 |
| CN103094098A (zh) * | 2013-01-14 | 2013-05-08 | 陆伟 | 一种解决晶圆破片的方法 |
| CN103094099A (zh) * | 2013-01-14 | 2013-05-08 | 陆伟 | 一种键合后晶圆退火方法 |
| US20140225215A1 (en) * | 2013-02-08 | 2014-08-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonding pad on a back side illuminated image sensor |
| CN103441132A (zh) * | 2013-07-10 | 2013-12-11 | 上海新储集成电路有限公司 | 一种用低温裂片硅晶圆制备背照射cmos图像传感器的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8324047B1 (en) | Method and structure of an integrated CMOS and MEMS device using air dielectric | |
| CN105480936B (zh) | 一种半导体器件及其制作方法和电子装置 | |
| CN107304038B (zh) | 一种mems器件及其制备方法、电子装置 | |
| CN106957044B (zh) | 一种mems器件及其制造方法和电子装置 | |
| CN108117042A (zh) | 一种半导体器件及制备方法、电子装置 | |
| CN106586946A (zh) | 一种mems器件及其制备方法、电子装置 | |
| CN106032267B (zh) | 一种mems器件及其制作方法和电子装置 | |
| CN106185788B (zh) | 一种mems器件及其制备方法、电子装置 | |
| CN108341395A (zh) | 一种mems器件的制作方法 | |
| CN106586947A (zh) | 一种mems器件及其制备方法、电子装置 | |
| CN106032264B (zh) | 一种cmems器件及其制备方法、电子装置 | |
| CN105236347B (zh) | 一种半导体器件及其制作方法和电子装置 | |
| CN105439079A (zh) | 一种mems器件及其制备方法、电子装置 | |
| CN107226450A (zh) | 一种mems器件及其制备方法、电子装置 | |
| Suni et al. | Silicon-on-insulator wafers with buried cavities | |
| CN105635926B (zh) | 一种mems麦克风及其制备方法、电子装置 | |
| CN106348245B (zh) | 一种mems器件及其制备方法、电子装置 | |
| CN107304039A (zh) | 一种半导体器件及其制作方法和电子装置 | |
| CN106185785B (zh) | 一种mems器件及其制备方法、电子装置 | |
| CN104163398B (zh) | 半导体器件中深槽的填充结构及其填充方法 | |
| US20160043108A1 (en) | Semiconductor Structure with Multiple Active Layers in an SOI Wafer | |
| CN107416758A (zh) | 一种mems器件及制备方法、电子装置 | |
| CN107619019A (zh) | 一种mems器件及其制造方法和电子装置 | |
| CN106904568A (zh) | 一种mems器件及其制备方法、电子装置 | |
| CN106904566A (zh) | 一种mems器件及其制备方法、电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170426 |
|
| RJ01 | Rejection of invention patent application after publication |