CN107304039A - 一种半导体器件及其制作方法和电子装置 - Google Patents

一种半导体器件及其制作方法和电子装置 Download PDF

Info

Publication number
CN107304039A
CN107304039A CN201610240792.9A CN201610240792A CN107304039A CN 107304039 A CN107304039 A CN 107304039A CN 201610240792 A CN201610240792 A CN 201610240792A CN 107304039 A CN107304039 A CN 107304039A
Authority
CN
China
Prior art keywords
top wafer
wafer
semiconductor devices
bottom wafers
wafers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610240792.9A
Other languages
English (en)
Inventor
王伟
郑超
徐卿栋
黄平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610240792.9A priority Critical patent/CN107304039A/zh
Publication of CN107304039A publication Critical patent/CN107304039A/zh
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00642—Manufacture or treatment of devices or systems in or on a substrate for improving the physical properties of a device
    • B81C1/0065—Mechanical properties
    • B81C1/00666—Treatments for controlling internal stress or strain in MEMS structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00531—Dry etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明涉及一种半导体器件及其制作方法和电子装置。所述方法包括：提供底部晶圆，在所述底部晶圆的正面形成有器件图案；提供顶部晶圆，并将所述顶部晶圆与所述底部晶圆相接合；图案化所述顶部晶圆，以在所述顶部晶圆上形成切割线通道，以释放所述顶部晶圆中的应力。本发明提供了一种半导体器件的制作方法，在所述方法中在将底部晶圆和所述顶部晶圆相接合以后，图案化所述顶部晶圆以在所述顶部晶圆上形成切割线通道，以释放所述顶部晶圆接合中形成的应力。在释放所述应力之后很好的解决了目前工艺中顶部晶圆容易脱落的问题。

Description

一种半导体器件及其制作方法和电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法和电子装置。
背景技术
随着半导体技术的不断发展，在传感器(motion sensor)类产品的市场上，智能手机、集成CMOS和微机电系统(MEMS)器件日益成为最主流、最先进的技术，并且随着技术的更新，这类传动传感器产品的发展方向是规模更小的尺寸，高质量的电学性能和更低的损耗。
其中，微电子机械系统(MEMS)在体积、功耗、重量以及价格方面具有十分明显的优势，至今已经开发出多种不同的传感器，例如压力传感器、加速度传感器、惯性传感器以及其他的传感器。
在所述MEMS器件制备过程中，有一部分MEMS器件，需要将图案化的底部晶圆和顶部晶圆接合并进行减薄(Thinning)的工艺，当顶部晶圆(Top Wafer)减薄之后，然后对顶部晶圆图案化，在图案化过程引起顶部晶圆Si脱落(Peeling)缺损的现象。
因此需要对目前MEMS器件的制作方法作进一步的改进，以便消除上述各种弊端。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明一方面提供了一种半导体器件的制作方法，所述方法包括：
提供底部晶圆，在所述底部晶圆的正面形成有器件图案；
提供顶部晶圆，并将所述顶部晶圆与所述底部晶圆相接合；
图案化所述顶部晶圆，以在所述顶部晶圆上形成切割线通道，以释放所述顶部晶圆中的应力。
可选地，所述方法还包括进一步图案化所述顶部晶圆，以在所述顶部晶圆中形成目标图案。
可选地，在所述底部晶圆的正面形成有若干相互间隔的凹槽，并且在所述凹槽的表面形成有氧化物层。
可选地，所述切割线通道位于所述底部晶圆中凹槽间隔的上方。
可选地，所述顶部晶圆包括绝缘体上硅。
可选地，在所述顶部晶圆接合之后形成所述切割线通道之前，还进一步包括研磨薄化所述顶部晶圆至所述绝缘体上硅中的绝缘埋层的步骤。
可选地，所述方法还进一步包括去除所述绝缘埋层的步骤。
可选地，在所述顶部晶圆上形成所述切割线通道的方法包括：
在所述顶部晶圆上形成图案化的掩膜层；
以所述掩膜层为掩膜通过深反应离子刻蚀的方法蚀刻所述顶部晶圆，以形成所述切割线通道，露出所述底部晶圆。
本发明还提供了一种半导体器件，所述半导体器件通过权利要求1至8之一所述方法制备得到。
本发明还提供了一种电子装置，包括上述的半导体器件。
本发明再一方面提供一种电子装置，包括前述的半导体器件。
本发明提供了一种半导体器件的制作方法，在所述方法中在将底部晶圆和所述顶部晶圆相接合以后，图案化所述顶部晶圆以在所述顶部晶圆上形成切割线通道，以释放所述顶部晶圆接合中形成的应力。在释放所述应力之后很好的解决了目前工艺中顶部晶圆容易脱落的问题。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了根据本发明一实施方式的半导体器件的制作方法的步骤流程图；
图2a-2f示出了现有的一种半导体器件结构的剖面示意图；
图3示出了根据本发明一实施方式的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的结构以及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
本发明为了解决目前工艺中存在的问题，提供了一种半导体器件的制作方法，所述方法包括：
提供底部晶圆201，在所述底部晶圆201的正面形成有器件图案；
提供顶部晶圆202，并将所述顶部晶圆202与所述底部晶圆201相接合；
图案化所述顶部晶圆202，以在所述顶部晶圆上形成切割线通道，以释放所述顶部晶圆中的应力。
其中，在所述顶部晶圆上形成所述切割线通道的方法包括：
在所述顶部晶圆上形成图案化的掩膜层；
以所述掩膜层为掩膜选用深反应离子刻蚀的方法蚀刻所述顶部晶圆，以形成所述切割线通道，露出所述底部晶圆。
在本发明所述方法中在将底部晶圆和所述顶部晶圆相接合以后，图案化所述顶部晶圆以在所述顶部晶圆上形成切割线通道，以释放所述顶部晶圆接合中形成的应力。在释放所述应力之后很好的解决了目前工艺中顶部晶圆容易脱落的问题。
实施例一
鉴于上述问题的存在，本发明提供一种半导体器件及其制作方法，下面结合图1、图2a至图2f对本发明的半导体器件和制作方法做详细说明。
其中，图1示出了根据本发明一实施方式的半导体器件的制作方法的步骤流程图，具体包括：
步骤S1：提供底部晶圆，在所述底部晶圆的正面形成有器件图案；
步骤S2：提供顶部晶圆，并将所述顶部晶圆与所述底部晶圆相接合；
步骤S3：图案化所述顶部晶圆，以在所述顶部晶圆上形成切割线通道，以释放所述顶部晶圆中的应力。
其中，结合图2a至图2f对本发明的半导体器件和制作方法做详细说明。其中，图2a-2f示出了现有的一种半导体器件结构的剖面示意图。
首先执行步骤一，提供底部晶圆201，在所述底部晶圆201的正面形成有器件图案。
具体地，如图2a所示，首先提供底部晶圆201，其中所述底部晶圆201至少包括半导体衬底，所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
在本发明中所述底部晶圆201选用裸硅。
接着图案化所述底部晶圆201，以在所述底部晶圆201的正面形成器件图案。
具体地，在所述底部晶圆201的正面形成有凹槽，并且在所述凹槽的表面形成有氧化物层203。
在所述底部晶圆201的正面形成凹槽图案的方法包括但并不局限于：图案化所述底部晶圆，以在所述底部晶圆中形成所述凹槽图案，例如在所述底部晶圆201上形成图案化的光刻胶层，以所述光刻胶层为掩膜蚀刻所述底部晶圆201，以在所述底部晶圆上形成所述凹槽图案。
其中，所述凹槽图案的开口尺寸和深度并不局限于某一数值范围，例如所述凹槽图案的开口尺寸为35-50um，深度为90-110um，可选为开口尺寸为40um，深度为100um。
可选地，所述底部晶圆201的厚度为400um。
然后在所述凹槽的表面形成氧化物层203，如图2b所示，其中，所述氧化物层的形成方法沉积方法可以选用目前工艺中常用的沉积方法，例如可以是通过化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的。本发明中优选原子层沉积(ALD)法。
执行步骤二，提供顶部晶圆202，并将所述顶部晶圆202与所述底部晶圆201相接合。
具体地，如图2c所示，在该步骤中所述顶部晶圆202包括绝缘体上硅。
所述绝缘体上硅从下往上依次包括支撑衬底、绝缘氧化物埋层以及半导体材料层。
其中，所述顶部晶圆202具有较大的厚度。
将所述顶部晶圆和所述底部晶圆相接合。具体地，如图2c所示，将所述顶部晶圆202与所述底部晶圆201接合，所述键合方法可以选用共晶结合或者热键合的方法键合，以形成一体的结构。
在所述接合之前，还可以包括对所述底部晶圆201进行预清洗，以提高所述底部晶圆201的接合性能。
具体地，在该步骤中以稀释的氢氟酸DHF(其中包含HF、H2O2以及H2O)对所述底部晶圆201的表面进行预清洗，其中，所述DHF的浓度并没严格限制，在本发明中优选HF:H2O2:H2O＝0.1-1.5:1:5。
另外，在执行完清洗步骤之后，所述方法还进一步包括将所述底部晶圆201进行干燥的处理。
可选地，选用异丙醇(IPA)对所述底部晶圆201进行干燥。
执行步骤三，研磨薄化所述顶部晶圆至所述绝缘体上硅中的绝缘埋层并去除所述绝缘埋层的步骤。
具体地，如图2d所示，在该步骤中首先研磨薄化所述顶部晶圆至所述绝缘体上硅中的绝缘埋层，以露出所述绝缘埋层。
可选地，通过研磨减薄的方法打薄所述顶部晶圆，其中所述研磨减薄的参数可以选用本领域中常用的各种参数，并不局限于某一数值范围，在此不再赘述。
然后去除所述绝缘埋层，具体地去除方法可以选用本领域常用的方法，并不局限于某一种。
执行步骤四，图案化所述顶部晶圆202，以在所述顶部晶圆上形成切割线通道，以释放所述顶部晶圆中的应力。
具体地，如图2e所示，其中，所述切割线通道位于所述底部晶圆201的凹槽之间，例如位于所述凹槽间隔的上方。
在所述顶部晶圆上形成所述切割线通道的方法包括：
在所述顶部晶圆上形成图案化的掩膜层，例如光刻胶层；
以所述掩膜层为掩膜选用深反应离子刻蚀的方法蚀刻所述顶部晶圆，以形成所述切割线通道，露出所述底部晶圆。
在该步骤中，选用深反应离子刻蚀(DRIE)的方法蚀刻所述顶部晶圆，在所述深反应离子刻蚀(DRIE)步骤中选用气体六氟化硅(SF6)作为工艺气体，施加射频电源，使得六氟化硅反应进气形成高电离，所述蚀刻步骤中控制工作压力为20mTorr-8Torr，频功率为600W，13.5MHz，直流偏压可以在-500V-1000V内连续控制，保证各向异性蚀刻的需要，选用深反应离子刻蚀(DRIE)可以保持非常高的刻蚀光阻选择比。所述深反应离子刻蚀(DRIE)系统可以选择本领常用的设备，并不局限于某一型号。
执行步骤五，图案化所述顶部晶圆，以在所述顶部晶圆中形成目标图案。
具体地，如图2f所示，图案化所述顶部晶圆，以形成开口，露出所述底部晶圆。
具体地，在所述顶部晶圆上形成图案化的掩膜层，然后以所述掩膜层为掩膜蚀刻所述顶部晶圆，以形成尺寸较小的所述开口，所述开口具有较大的深宽比。
至此，完成了本发明实施例的半导体器件制备的相关步骤的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制作方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过目前工艺中的各种工艺来实现，此处不再赘述。
本发明提供了一种半导体器件的制作方法，在所述方法中在将底部晶圆和所述顶部晶圆相接合以后，图案化所述顶部晶圆以在所述顶部晶圆上形成切割线通道，以释放所述顶部晶圆接合中形成的应力。在释放所述应力之后很好的解决了目前工艺中顶部晶圆容易脱落的问题。
实施例二
本发明还提供了一种半导体器件，所述半导体器件可以选用实施例一的方法制备得到。
所述半导体器件包括：
底部晶圆201；
顶部晶圆202，与所述底部晶圆201相接合；
其中，所述顶部晶圆中形成有切割线通道，以释放所述顶部晶圆接合中形成的应力。在释放所述应力之后很好的解决了目前工艺中顶部晶圆容易脱落的问题。
具体地，所述底部晶圆201至少包括半导体衬底，所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
在本发明中所述底部晶圆201选用裸硅。
在所述底部晶圆201的正面形成有器件图案。
具体地，在所述底部晶圆201的正面形成有凹槽，并且在所述凹槽的表面形成有氧化物层203。
其中，所述凹槽图案的开口尺寸和深度并不局限于某一数值范围，例如所述凹槽图案的开口尺寸为35-50um，深度为90-110um，可选为开口尺寸为40um，深度为100um。
可选地，所述底部晶圆201的厚度为400um。
所述顶部晶圆202包括绝缘体上硅。
所述绝缘体上硅从下往上依次包括支撑衬底、绝缘氧化物埋层以及半导体材料层。
其中，所述顶部晶圆202具有较大的厚度。
将所述顶部晶圆和所述底部晶圆相接合。具体地，将所述顶部晶圆202与所述底部晶圆201接合，所述键合方法可以选用共晶结合或者热键合的方法键合，以形成一体的结构。
在所述接合之前，还可以包括对所述底部晶圆201进行预清洗，以提高所述底部晶圆201的接合性能。具体地，在该步骤中以稀释的氢氟酸DHF(其中包含HF、H2O2以及H2O)对所述底部晶圆201的表面进行预清洗，其中，所述DHF的浓度并没严格限制，在本发明中优选HF:H2O2:H2O＝0.1-1.5:1:5。
在接合之后研磨薄化所述顶部晶圆至所述绝缘体上硅中的绝缘埋层并去除所述绝缘埋层的步骤。
在所述顶部晶圆上形成有切割线通道，以释放所述顶部晶圆中的应力。
具体地，所述切割线通道位于所述底部晶圆201的凹槽之间。
在所述顶部晶圆中形成有目标图案。
具体地，在所述顶部晶圆上形成图案化的掩膜层，然后以所述掩膜层为掩膜蚀刻所述顶部晶圆，以形成尺寸较小的所述开口，所述开口具有较大的深宽比。
本发明的半导体器件中在所述顶部晶圆上形成有切割线通道，以释放所述顶部晶圆接合中形成的应力。在释放所述应力之后很好的解决了目前工艺中顶部晶圆容易脱落的问题。
实施例三
本发明的另一个实施例提供一种电子装置，其包括半导体器件，该半导体器件为前述实施例二中的半导体器件，或根据实施例一所述的半导体器件的制作方法所制得的半导体器件。
该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有上述半导体器件的中间产品，例如：具有该集成电路的手机主板等。
由于包括的半导体器件具有更高的性能，该电子装置同样具有上述优点。
其中，图3示出移动电话手机的示例。移动电话手机300被设置有包括在外壳301中的显示部分302、操作按钮303、外部连接端口304、扬声器305、话筒306等。
其中所述移动电话手机包括前述的半导体器件，或根据实施例一所述的半导体器件的制作方法所制得的半导体器件，所述半导体器件中在所述顶部晶圆上形成有切割线通道，以释放所述顶部晶圆接合中形成的应力。在释放所述应力之后很好的解决了目前工艺中顶部晶圆容易脱落的问题。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种半导体器件的制作方法，其特征在于，所述方法包括：
提供底部晶圆(201)，在所述底部晶圆(201)的正面形成有器件图案；
提供顶部晶圆(202)，并将所述顶部晶圆(202)与所述底部晶圆(201)相接合；
图案化所述顶部晶圆(202)，以在所述顶部晶圆上形成切割线通道，以释放所述顶部晶圆中的应力。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括进一步图案化所述顶部晶圆，以在所述顶部晶圆中形成目标图案。
3.根据权利要求1或2所述的方法，其特征在于，在所述底部晶圆(201)的正面形成有若干相互间隔的凹槽，并且在所述凹槽的表面形成有氧化物层(203)。
4.根据权利要求3所述的方法，其特征在于，所述切割线通道位于所述底部晶圆(201)中凹槽间隔的上方。
5.根据权利要求1所述的方法，其特征在于，所述顶部晶圆(202)包括绝缘体上硅。
6.根据权利要求5所述的方法，其特征在于，在所述顶部晶圆接合之后形成所述切割线通道之前，还进一步包括研磨薄化所述顶部晶圆至所述绝缘体上硅中的绝缘埋层的步骤。
7.根据权利要求6所述的方法，其特征在于，所述方法还进一步包括去除所述绝缘埋层的步骤。
8.根据权利要求1所述的方法，其特征在于，在所述顶部晶圆上形成所述切割线通道的方法包括：
在所述顶部晶圆上形成图案化的掩膜层；
以所述掩膜层为掩膜通过深反应离子刻蚀的方法蚀刻所述顶部晶圆，以形成所述切割线通道，露出所述底部晶圆。
9.一种半导体器件，其特征在于，所述半导体器件通过权利要求1至8之一所述方法制备得到。
10.一种电子装置，其特征在于，包括权利要求9所述的半导体器件。
CN201610240792.9A 2016-04-18 2016-04-18 一种半导体器件及其制作方法和电子装置 Pending CN107304039A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610240792.9A CN107304039A (zh) 2016-04-18 2016-04-18 一种半导体器件及其制作方法和电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610240792.9A CN107304039A (zh) 2016-04-18 2016-04-18 一种半导体器件及其制作方法和电子装置

Publications (1)

Publication Number Publication Date
CN107304039A true CN107304039A (zh) 2017-10-31

Family

ID=60152673

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610240792.9A Pending CN107304039A (zh) 2016-04-18 2016-04-18 一种半导体器件及其制作方法和电子装置

Country Status (1)

Country Link
CN (1) CN107304039A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078093A (zh) * 2021-03-24 2021-07-06 长江存储科技有限责任公司 制造半导体器件的方法、仿形晶圆

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090029500A1 (en) * 2004-05-27 2009-01-29 Chang-Feng Wan Hermetic pacakging and method of manufacture and use therefore
CN102502480A (zh) * 2011-12-30 2012-06-20 东南大学 圆片级固态图像传感器的封装方法
CN102749091A (zh) * 2011-04-20 2012-10-24 精工爱普生株式会社 功能元件、传感器元件、电子设备和功能元件的制造方法
CN103241708A (zh) * 2013-05-14 2013-08-14 上海新傲科技股份有限公司 带有空腔的衬底的制备方法
CN103258778A (zh) * 2013-05-14 2013-08-21 上海新傲科技股份有限公司 带有空腔的衬底的制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090029500A1 (en) * 2004-05-27 2009-01-29 Chang-Feng Wan Hermetic pacakging and method of manufacture and use therefore
CN102749091A (zh) * 2011-04-20 2012-10-24 精工爱普生株式会社 功能元件、传感器元件、电子设备和功能元件的制造方法
CN102502480A (zh) * 2011-12-30 2012-06-20 东南大学 圆片级固态图像传感器的封装方法
CN103241708A (zh) * 2013-05-14 2013-08-14 上海新傲科技股份有限公司 带有空腔的衬底的制备方法
CN103258778A (zh) * 2013-05-14 2013-08-21 上海新傲科技股份有限公司 带有空腔的衬底的制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078093A (zh) * 2021-03-24 2021-07-06 长江存储科技有限责任公司 制造半导体器件的方法、仿形晶圆

Similar Documents

Publication Publication Date Title
US8003422B2 (en) Micro-electro-mechanical system device and method for making same
US9950921B2 (en) MEMS structure with improved shielding and method
CN106957044B (zh) 一种mems器件及其制造方法和电子装置
TW201430974A (zh) 微機電系統元件的形成方法
TW201205689A (en) Method of etching and singulating a cap wafer
CN108117042B (zh) 一种半导体器件及制备方法、电子装置
CN108341395A (zh) 一种mems器件的制作方法
CN108117043B (zh) 一种半导体器件及制备方法、电子装置
CN106032267B (zh) 一种mems器件及其制作方法和电子装置
CN104003350B (zh) 一种体硅谐振式压力传感器的圆片级真空封装方法
CN104743500B (zh) 一种微机电系统及其制备方法
CN107304039A (zh) 一种半导体器件及其制作方法和电子装置
CN106586946A (zh) 一种mems器件及其制备方法、电子装置
CN108083225A (zh) 一种mems器件及其制备方法、电子装置
CN106185787B (zh) 一种mems器件及其制备方法、电子装置
CN106185788B (zh) 一种mems器件及其制备方法、电子装置
CN106365108A (zh) 一种半导体器件及其制备方法、电子装置
CN108609577A (zh) 一种mems器件的制作方法
CN107416758A (zh) 一种mems器件及制备方法、电子装置
CN107226450A (zh) 一种mems器件及其制备方法、电子装置
CN106348245B (zh) 一种mems器件及其制备方法、电子装置
CN106185785B (zh) 一种mems器件及其制备方法、电子装置
CN107619019A (zh) 一种mems器件及其制造方法和电子装置
CN107364827A (zh) 一种半导体器件及制备方法、电子装置
CN108203075A (zh) 一种mems器件及其制备方法、电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20171031