CN106365108A - 一种半导体器件及其制备方法、电子装置 - Google Patents
一种半导体器件及其制备方法、电子装置 Download PDFInfo
- Publication number
- CN106365108A CN106365108A CN201510437665.3A CN201510437665A CN106365108A CN 106365108 A CN106365108 A CN 106365108A CN 201510437665 A CN201510437665 A CN 201510437665A CN 106365108 A CN106365108 A CN 106365108A
- Authority
- CN
- China
- Prior art keywords
- bond pad
- wafer
- mems
- semiconductor device
- covering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
本发明涉及一种半导体器件及其制备方法、电子装置。所述方法包括步骤S1：提供底部晶圆，在所述底部晶圆上形成有若干MEMS器件和CMOS器件，其中，所述MEMS器件和所述CMOS器件上分别形成有第一接合焊盘；步骤S2：提供覆盖晶圆，所述覆盖晶圆上形成有与所述第一接合焊盘相对应的第二接合焊盘；步骤S3：将所述第一接合焊盘和所述第二接合焊盘相接合，以使所述底部晶圆和所述覆盖晶圆接合为一体；步骤S4：在所述覆盖晶圆中所述第二接合焊盘的上方形成电连接。本发明的优点在于：1.降低整体芯片面积，降低成本。2.增强了单颗芯片的功能并有效的提高晶圆芯片生产效率。
Description
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制备方法、电子装置。
背景技术
随着半导体技术的不断发展，在传感器(motion sensor)类产品的市场上，智能手机、集成CMOS和微机电系统(MEMS)器件日益成为最主流、最先进的技术，并且随着技术的更新，这类传动传感器产品的发展方向是规模更小的尺寸，高质量的电学性能和更低的损耗。
其中，微电子机械系统(MEMS)在体积、功耗、重量以及价格方面具有十分明显的优势，至今已经开发出多种不同的传感器，例如压力传感器、加速度传感器、惯性传感器以及其他的传感器。
其中，电容式MEMS压力传感器已经在汽车电子、工业控制、环境监测、生物医学等领域得到广泛的应用。传感器的物理量变化需要通过控制电路转化成电信号。常规的做法是把独立的传感器和控制电路通过封装的形式集成在一起，这种封装体的体积相对很大，而且整体的可靠性也相对较差。
因此需要对目前所述半导体器件的制备方法作进一步的改进，以便消除上述各种弊端。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服目前存在问题，提供了一种MEMS器件的制备方法，包括：
步骤S1：提供底部晶圆，在所述底部晶圆上形成有若干MEMS器件和CMOS器件，其中，所述MEMS器件和所述CMOS器件上分别形成有第一接合焊盘；
步骤S2：提供覆盖晶圆，所述覆盖晶圆上形成有与所述第一接合焊盘相对应的第二接合焊盘；
步骤S3：将所述第一接合焊盘和所述第二接合焊盘相接合，以使所述底部晶圆和所述覆盖晶圆接合为一体；
步骤S4：在所述覆盖晶圆中所述第二接合焊盘的上方形成电连接。
可选地，在所述步骤S4之后还进一步包括对所述步骤S4中得到的半导体器件进行晶圆级封装的步骤。
可选地，在所述步骤S4中，在所述第二接合焊盘的上方形成硅通孔，以形成所述电连接。
可选地，所述步骤S4包括：
步骤S41：图案化所述覆盖晶圆，以在覆盖晶圆中所述第二接合焊盘的上方形成开口，露出所述第二接合焊盘；
步骤S42：在所述开口的侧壁上形成隔离层；
步骤S43：在所述开口中填充导电材料，以形成所述电连接。
可选地，在所述步骤S43之后还进一步包括对所述导电材料进行平坦化和/或回蚀刻的步骤。
可选地，所述步骤S42包括：
步骤S421：在所述开口中形成隔离材料层，以覆盖所述开口的侧壁和底部；
步骤S422：去除所述开口底部的所述隔离材料层，以露出所述第二接合焊盘。
可选地，在所述步骤S3中，所述接合为熔融接合或共晶接合。
可选地，在所述步骤S2中，在所述第二接合焊盘的内侧还设置有密封环，其中所述密封环与所述MEMS器件上的所述第一接合焊盘相接合，以形成MEMS空腔。
本发明还提供了一种基于上述的方法制备得到的MEMS器件。
本发明还提供了一种电子装置，包括上述的MEMS器件。
本发明为了解决现有技术中存在的问题，提供了一种新的半导体器件以及制备方法，所述方法基于CMOS电路用熔融接合(fusion bond)/共晶接合(eutectic bond)/DRIE等方式垂直整合的压力传感器和CMOS芯片，使总体的芯片面积缩小，增强了单颗芯片的功能并有效的提高晶圆芯片生产效率。
本发明的优点在于：
1.降低整体芯片面积，降低成本。
2.增强了单颗芯片的功能并有效的提高晶圆芯片生产效率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1a-1e为本发明一具体实施方式中所述MEMS器件的制备过程示意图；
图2为本发明一具体实施方式中所述MEMS器件的制备工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例1
为了解决现有技术中存在的问题，本发明提供了一种半导体器件的制备方法，下面结合附图1a-1e对所述方法做进一步的说明。
首先，执行步骤101，提供底部晶圆101，在所述底部晶圆101上形成有若干MEMS器件和CMOS器件，其中，所述MEMS器件和所述CMOS器件上分别形成有第一接合焊盘。
具体地，如图1a所示，其中所述底部晶圆101可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
可选地，所述底部晶圆101选用硅。
然后在所述底部晶圆101上形成各种MEMS器件和CMOS器件，其中，所述MEMS器件和CMOS器件位于同一平面上，而并非现有技术中的在竖直方向上集成，这对于提高半导体器件的集成度以及降低芯片的面积具有突出的优势。
其中，所述MEMS器件和CMOS器件可以为本领域中各种常见的功能器件，并不局限于某一种。
例如，在本申请中在所述底部晶圆上形成的MEMS器件为传感器，比如压力传感器，形成的所述压力传感器包括振膜、背板等，以及位于振膜、背板两侧的空腔等。
其中，所述CMOS器件可以包括栅极、源漏、任何形式的存储单元等，并不局限于某一种，如图1a所示。
进一步，所述MEMS器件和所述CMOS器件上分别形成有第一接合焊盘，其中所述第一接合焊盘可以选用各种半导体材料、导电材料(例如金属材料)或者接合焊盘还可以选用介电材料等，或者上述几种材料的结合，并不局限于某一种。
可选地，在本申请中所述第一接合焊盘选用金属材料或半导体材料层。其中，所述金属材料可以选用Al、Cu等，以形成金属焊盘，所述半导体材料可以选用Si、Ge等。
在该实施例中，所述第一接合焊盘选用金属材料Al。
其中，所述第一接合焊盘的厚度可以为可选为例如在该实施例中当所述第一接合焊盘选用金属材料Al时，其厚度可以为 但是需要说明的是，所述第一接合焊盘所选用的材料及其厚度并不局限于该示例。
执行步骤102，提供覆盖晶圆102，所述覆盖晶圆102上形成有与所述第一接合焊盘相对应的第二接合焊盘。
具体地，如图1a所示，其中所述覆盖晶圆102可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
可选地，所述覆盖晶圆102选用硅。
其中所述覆盖晶圆102上形成有与所述第一接合焊盘相对应的第二接合焊盘，其中，所述相对应是指若干所述第二接合焊盘的位置与所述底部晶圆中所述第一接合焊盘的位置上下对应，在接合时，所述第二接合焊盘和所述第一接合焊盘相接合。
其中，覆盖晶圆102上还可以形成有各种图案，所述图案的种类可以根据所述半导体器件的功能需要进行设置，并不局限于某一种。
例如，在该实施例中，所述覆盖晶圆上设置有若干相互间隔的凸起图案，如图1a所述，其中所述第二接合焊盘位于所述凸起图案上，以便在接合之后在所述底部晶圆和覆盖晶圆之间形成空腔，用于形成传感器的电容器等。
进一步，在所述第二接合焊盘的内侧还设置有密封环结构，其中，所述密封环结构也可以包括凸起图案和位于所述凸起图案上的接合焊盘，以和所述底部晶圆上的第一接合焊盘相结合，形成密闭的空腔。
其中所述第二接合焊盘可以选用各种半导体材料、导电材料(例如金属材料)或者接合焊盘还可以选用介电材料等，或者上述几种材料的结合，并不局限于某一种。
可选地，在本申请中所述第二接合焊盘选用金属材料和半导体材料层。其中，所述金属材料可以选用Al、Cu等，以形成金属焊盘，所述半导体材料可以选用Si、Ge等。
在该实施例中，所述第二接合焊盘选用金属材料Al和半导体材料Ge。
其中，所述金属材料Al和半导体材料Ge的上下顺序可以任意设置，例如所述金属材料Al位于所述半导体材料Ge的上方，或者所述半导体材料Ge位于所述金属材料Al的上方。
进一步，在该实施例中，所述半导体材料Ge位于所述金属材料Al的上方，在接合时所述半导体材料Ge直接和所述第一接合焊盘接触并接合为一体。
其中，所述第二接合焊盘的厚度可以为可选为例如在该实施例中当所述第二接合焊盘选用金属材料Al和半导体材料Ge时，所述金属材料Al的厚度为可选为例如可以为半导体材料Ge的厚度可以为可选为例如但是需要说明的是，所述第一接合焊盘所选用的材料及其厚度并不局限于该示例。
执行步骤103，将所述第一接合焊盘和所述第二接合焊盘相接合，以使所述底部晶圆101和所述覆盖晶圆接合为一体。
具体地，如图1b所示，所述第一接合焊盘和所述第二接合焊盘的接合方法为熔融接合或共晶接合。
例如，当所述第一接合焊盘和所述第二接合焊盘均选用金属材料时，可以通过熔融接合的方式接合，其中所述接合温度取决于所选用的金属的熔点，可以根据具体情况进行控制。
当所述第一接合焊盘和所述第二接合焊盘均选用半导体材料层时可以通过共晶接合的方法接合。
当所述第一接合焊盘和所述第二接合焊盘中一种选用金属材料，一种选用半导体材料时可以通过共晶接合的方法接合。
需要说明的是所述接合方法以及接合的参数并不局限于某一数值范围，可以根据实际的需要进行设置。
在接合时，所述第一接合焊盘和所述第二接合焊盘接合为一体，同时，所述密封环和所述第一接合焊盘也接合从而在所述MEMS器件的上方形成空腔。
执行步骤104，在所述覆盖晶圆102中所述第二接合焊盘的上方形成电连接。
具体地，如图1c-1d所示，在该步骤中在所述覆盖晶圆102中所述第二接合焊盘的上方形成互连结构103，以和所述MEMS器件和所述CMOS器件形成电连接。
其中，所述互连结构并不局限于某一种方式，例如可以选用通孔、接触孔、硅通孔等方式。
可选地，在该实施例中，在所述覆盖晶圆102中形成硅通孔，以和所述MEMS器件和所述CMOS器件形成电连接。
下面以硅通孔的制备方法进行说明：
首先，图案化所述覆盖晶圆102，以在所述覆盖晶圆中所述第二接合焊盘的上方形成硅通孔开口。
具体地，在覆盖晶圆上形成硬掩膜层并图案化硬掩膜层，以形成所述硅通孔的形状，在该步骤中湿法蚀刻所述硬掩膜层，具体地，以稀释的氢氟酸DHF(其中包含HF、H2O2以及H2O)蚀刻所述硬掩膜层。其中，所述DHF的浓度并没严格限制，在本发明中优选HF:H2O2:H2O＝0.1-1.5:1:5。
然后以所述硬掩膜层为掩膜蚀刻所述覆盖晶圆102，以在所述覆盖晶圆102中形成所述硅通孔开口。所述蚀刻方法可以选用干法蚀刻或者湿法蚀刻，并不局限于某一种方法。
可选地，选用深反应离子刻蚀(DRIE)方法蚀刻所述覆盖晶圆102，具体地，在所述深反应离子刻蚀(DRIE)步骤中选用气体六氟化硅(SF6)作为工艺气体，施加射频电源，使得六氟化硅反应进气形成高电离，所述蚀刻步骤中控制工作压力为20mTorr-8Torr，频功率为600W，13.5MHz，直流偏压可以在-500V—1000V内连续控制，保证各向异性蚀刻的需要，选用深反应离子刻蚀(DRIE)可以保持非常高的刻蚀光阻选择比。所述深反应离子刻蚀(DRIE)系统可以选择本领常用的设备，并不局限于某一型号。
接着去除所述硬掩膜层，然后在所述覆盖晶圆102以及所述硅通孔开口中形成隔离层。具体地，首先可以选用干法蚀刻去除所述硬掩膜层，在所述干法蚀刻中选用SiCoNi制程蚀刻所述硬掩膜层，所述SiCoNi制程对所述硬掩膜层具有高度选择性，所述SiCoNi制程中具体参数，本领域技术人员可以根据工艺需要进行选择，并不局限于某一数值。
然后在所述覆盖晶圆以及所述硅通孔中形成隔离层，具体地，在本发明的一具体地实施方式中，通过热氧化的方法来形成所述隔离层，所述隔离层为SiO2层，其厚度为8-50埃，但并不局限于该厚度。
所述热氧化步骤可以选用常规的快速热氧化方法进行，在本发明的一具体实施方式中选用O2或者含有O2的气氛对所述器件进行热处理，所述热处理温度在800-1500℃，处理时间为2-30min，经过所述处理在所述衬底上形成厚度为2-20埃的氧化物层。
然后去除所述开口底部的所述隔离材料层，以露出所述第二接合焊盘。
最后，在所述开口中填充导电材料，以形成所述电连接。其中，所述导电材料可以选用金属材料，并不局限于某一种。
在该实施例中，所述金属材料选用铜、钨等。
可选地，在填充导电材料之后还进一步包括对所述导电材料进行平坦化和/或回蚀刻的步骤。
执行步骤105，在所述步骤104之后还进一步包括对所述步骤104中得到的半导体器件进行晶圆级封装的步骤。
具体地，如图1e所示，所述晶圆级封装可以包括球形凸点为I/O的BGA(球栅阵列)，以它为基础进行芯片尺寸封装(Chip ScalePackage，简称CSP)。CSP技术可以确保VLSI在高性能、高可靠性的前提下实现芯片的最小尺寸封装(接近裸芯片的尺寸)，而相对成本却更低。
至此，完成了本发明实施例的MEMS器件制备的相关步骤的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
本发明为了解决现有技术中存在的问题，提供了一种新的半导体器件以及制备方法，所述方法基于CMOS电路用熔融接合(fusion bond)/共晶接合(eutectic bond)/DRIE等方式垂直整合的压力传感器和CMOS芯片，使总体的芯片面积缩小，增强了单颗芯片的功能并有效的提高晶圆芯片生产效率。
本发明的优点在于：
1.降低整体芯片面积，降低成本。
2.增强了单颗芯片的功能并有效的提高晶圆芯片生产效率。
图2为本发明一具体实施方式中所述MEMS器件的制备工艺流程图，具体包括以下步骤：
步骤S1：提供底部晶圆，在所述底部晶圆上形成有若干MEMS器件和CMOS器件，其中，所述MEMS器件和所述CMOS器件上分别形成有第一接合焊盘；
步骤S2：提供覆盖晶圆，所述覆盖晶圆上形成有与所述第一接合焊盘相对应的第二接合焊盘；
步骤S3：将所述第一接合焊盘和所述第二接合焊盘相接合，以使所述底部晶圆和所述覆盖晶圆接合为一体；
步骤S4：在所述覆盖晶圆中所述第二接合焊盘的上方形成电连接。
实施例2
本发明还提供了一种半导体器件，所述半导体器件通过实施例1中的所述方法制备得到，所述半导体器件用熔融接合(fusion bond)/共晶接合(eutectic bond)/DRIE等方式垂直整合的压力传感器和CMOS芯片，使总体的芯片面积缩小，增强了单颗芯片的功能并有效的提高晶圆芯片生产效率。
实施例3
本发明还提供了一种电子装置，包括实施例2所述的半导体器件。其中，半导体器件为实施例2所述的半导体器件，或根据实施例1所述的制备方法得到的半导体器件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括所述半导体器件的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种半导体器件的制备方法，包括：
步骤S1：提供底部晶圆，在所述底部晶圆上形成有若干MEMS器件和
CMOS器件，其中，所述MEMS器件和所述CMOS器件上分别形成有
第一接合焊盘；
步骤S2：提供覆盖晶圆，所述覆盖晶圆上形成有与所述第一接合焊盘相对应的第二接合焊盘；
步骤S3：将所述第一接合焊盘和所述第二接合焊盘相接合，以使所述底部晶圆和所述覆盖晶圆接合为一体；
步骤S4：在所述覆盖晶圆中所述第二接合焊盘的上方形成电连接。
2.根据权利要求1所述的方法，其特征在于，在所述步骤S4之后还进一步包括对所述步骤S4中得到的半导体器件进行晶圆级封装的步骤。
3.根据权利要求1所述的方法，其特征在于，在所述步骤S4中，在所述第二接合焊盘的上方形成硅通孔，以形成所述电连接。
4.根据权利要求1或3所述的方法，其特征在于，所述步骤S4包括：
步骤S41：图案化所述覆盖晶圆，以在覆盖晶圆中所述第二接合焊盘的上方形成开口，露出所述第二接合焊盘；
步骤S42：在所述开口的侧壁上形成隔离层；
步骤S43：在所述开口中填充导电材料，以形成所述电连接。
5.根据权利要求4所述的方法，其特征在于，在所述步骤S43之后还进一步包括对所述导电材料进行平坦化和/或回蚀刻的步骤。
6.根据权利要求4所述的方法，其特征在于，所述步骤S42包括：
步骤S421：在所述开口中形成隔离材料层，以覆盖所述开口的侧壁和底部；
步骤S422：去除所述开口底部的所述隔离材料层，以露出所述第二接合焊盘。
7.根据权利要求1所述的方法，其特征在于，在所述步骤S3中，所述接合为熔融接合或共晶接合。
8.根据权利要求1所述的方法，其特征在于，在所述步骤S2中，在所述第二接合焊盘的内侧还设置有密封环，其中所述密封环与所述MEMS器件上的所述第一接合焊盘相接合，以形成MEMS空腔。
9.一种基于权利要求1至8之一所述的方法制备得到的MEMS器件。
10.一种电子装置，包括权利要求9所述的MEMS器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510437665.3A CN106365108A (zh) | 2015-07-23 | 2015-07-23 | 一种半导体器件及其制备方法、电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510437665.3A CN106365108A (zh) | 2015-07-23 | 2015-07-23 | 一种半导体器件及其制备方法、电子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106365108A true CN106365108A (zh) | 2017-02-01 |
Family
ID=57880885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510437665.3A Pending CN106365108A (zh) | 2015-07-23 | 2015-07-23 | 一种半导体器件及其制备方法、电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106365108A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108573881A (zh) * | 2017-03-07 | 2018-09-25 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| CN109319730A (zh) * | 2018-09-27 | 2019-02-12 | 上海华虹宏力半导体制造有限公司 | 电连接方法及半导体结构 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102280456A (zh) * | 2011-05-11 | 2011-12-14 | 北京大学 | 一种红外焦平面阵列探测器集成结构及制作方法 |
| CN103000648A (zh) * | 2012-11-22 | 2013-03-27 | 北京工业大学 | 大芯片尺寸封装及其制造方法 |
| CN103579114A (zh) * | 2012-07-31 | 2014-02-12 | 台湾积体电路制造股份有限公司 | 集成半导体器件及其晶圆级制造方法 |
| US20140353810A1 (en) * | 2013-05-28 | 2014-12-04 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US20150024546A1 (en) * | 2008-05-14 | 2015-01-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | System, Structure, and Method of Manufacturing a Semiconductor Substrate Stack |
-
2015
- 2015-07-23 CN CN201510437665.3A patent/CN106365108A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150024546A1 (en) * | 2008-05-14 | 2015-01-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | System, Structure, and Method of Manufacturing a Semiconductor Substrate Stack |
| CN102280456A (zh) * | 2011-05-11 | 2011-12-14 | 北京大学 | 一种红外焦平面阵列探测器集成结构及制作方法 |
| CN103579114A (zh) * | 2012-07-31 | 2014-02-12 | 台湾积体电路制造股份有限公司 | 集成半导体器件及其晶圆级制造方法 |
| CN103000648A (zh) * | 2012-11-22 | 2013-03-27 | 北京工业大学 | 大芯片尺寸封装及其制造方法 |
| US20140353810A1 (en) * | 2013-05-28 | 2014-12-04 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
Non-Patent Citations (1)
| Title |
|---|
| 王喆垚: "《微系统设计与制造》", 29 February 2008 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108573881A (zh) * | 2017-03-07 | 2018-09-25 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| CN109319730A (zh) * | 2018-09-27 | 2019-02-12 | 上海华虹宏力半导体制造有限公司 | 电连接方法及半导体结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9981841B2 (en) | MEMS integrated pressure sensor and microphone devices and methods of forming same | |
| US11407636B2 (en) | Inter-poly connection for parasitic capacitor and die size improvement | |
| US9403674B2 (en) | Methods for packaging a microelectromechanical system (MEMS) wafer and application-specific integrated circuit (ASIC) dies using through mold vias (TMVs) | |
| US9386380B2 (en) | Method for the integration of a microelectromechanical systems (MEMS) microphone device with a complementary metal-oxide-semiconductor (CMOS) device | |
| US9938134B2 (en) | Getter electrode to improve vacuum level in a microelectromechanical systems (MEMS) device | |
| KR20180060926A (ko) | 희생층 위에 평탄한 표면을 사용하여 마이크로 전자 기계 시스템(mems) 디바이스를 갖는 상보성 금속-산화물-반도체(cmos) 디바이스를 집적하는 방법 | |
| TW201430974A (zh) | 微機電系統元件的形成方法 | |
| CN107226453B (zh) | 一种mems器件及其制备方法、电子装置 | |
| TW201322366A (zh) | 感測器製程 | |
| US9315378B2 (en) | Methods for packaging a microelectromechanical system (MEMS) wafer and application-specific integrated circuit (ASIC) dies using wire bonding | |
| CN113968569A (zh) | Cmos-mems结构及其形成方法 | |
| CN105514047A (zh) | 一种晶圆级封装方法 | |
| CN104051385B (zh) | 堆叠式半导体结构及其形成方法 | |
| CN106365108A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106957044A (zh) | 一种mems器件及其制造方法和电子装置 | |
| CN106032264B (zh) | 一种cmems器件及其制备方法、电子装置 | |
| CN108117043B (zh) | 一种半导体器件及制备方法、电子装置 | |
| CN106032267B (zh) | 一种mems器件及其制作方法和电子装置 | |
| CN104743500A (zh) | 一种微机电系统及其制备方法 | |
| CN106586946A (zh) | 一种mems器件及其制备方法、电子装置 | |
| CN106185788B (zh) | 一种mems器件及其制备方法、电子装置 | |
| CN107304039A (zh) | 一种半导体器件及其制作方法和电子装置 | |
| US20220348454A1 (en) | Inter-poly connection for parasitic capacitor and die size improvement | |
| KR101988469B1 (ko) | 멤스 센서 및 그 제조 방법 | |
| CN107416758A (zh) | 一种mems器件及制备方法、电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170201 |
|
| RJ01 | Rejection of invention patent application after publication |