CN109319730A - 电连接方法及半导体结构 - Google Patents
电连接方法及半导体结构 Download PDFInfo
- Publication number
- CN109319730A CN109319730A CN201811134044.8A CN201811134044A CN109319730A CN 109319730 A CN109319730 A CN 109319730A CN 201811134044 A CN201811134044 A CN 201811134044A CN 109319730 A CN109319730 A CN 109319730A
- Authority
- CN
- China
- Prior art keywords
- wafer
- layer
- mems
- cmos
- silicon via
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
- B81C1/00095—Interconnects
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0006—Interconnects
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C3/00—Assembling of devices or systems from individually processed components
- B81C3/001—Bonding of two components
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/07—Interconnects
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Micromachines (AREA)
Abstract
本发明公开了一种电连接方法及半导体结构,用于电连接MEMS晶圆与CMOS晶圆,所述电连接方法包括步骤:提供一MEMS晶圆以及一CMOS晶圆,并在其中一个晶圆上刻蚀硅通孔;在所述刻蚀有硅通孔的晶圆上形成多晶锗硅以填充所述硅通孔;将所述MEMS晶圆与所述CMOS晶圆键合以连接集成二者的电极;减薄所述刻蚀有硅通孔晶圆的衬底区域以暴露出所述硅通孔。本发明以填充有多晶锗硅的硅通孔替代传统方法或技术中CMOS晶圆上切割暴露出的金属垫,不用对MEMS晶圆与CMOS晶圆进行开窗切割操作,减少了工作量,减小了生产周期并降低了生产成本;且还可避免切割开窗操作对MEMS器件的损坏与污染。
Description
技术领域
本发明涉及MEMS晶圆的封装制造领域,尤其是涉及一种电连接方法及半导体结构。
背景技术
微机电系统(Micro-Electro-Mechanical System,简称MEMS),也叫做微电子机械系统、微系统、微机械等,是在微电子技术(半导体制造技术)基础上发展起来的,是集微传感器、微执行器、微机械结构、微电源微能源、信号处理和控制电路、高性能电子集成器件、接口及通信等于一体的微型器件或系统。微机电系统是一项革命性的新技术,广泛应用于高新技术产业,是一项关系到国家的科技发展、经济繁荣和国防安全的关键技术。
微机电系统是一个独立的智能系统,微型化且高度集成化,其系统尺寸在几毫米乃至更小,其内部结构一般在微米甚至纳米量级。MEMS器件的精度高、性能稳定,重量轻、尺寸小,生产成本低,非常适合大批量生产。常见的MEMS器件包括MEMS加速度计、MEMS麦克风、微马达、微泵、微振子、MEMS光学传感器、MEMS压力传感器、MEMS陀螺仪、MEMS湿度传感器、MEMS气体传感器等等以及它们的集成产品。
目前的MEMS器件在集成封装时,将MEMS(传感器)晶圆跟CMOS(信号处理器)晶圆键合在一起,其中,MEMS晶圆跟CMOS晶圆上的铝层直接键合,在铝层之上不需要其它材料层。传统的方法或技术提供了把MEMS跟CMOS连接在一起的晶圆尺度的集成工艺与把MEMS结构全部密封的晶圆尺度的封装工艺。
然而,采用传统方法或技术集成封装MEMS器件时,将MEMS晶圆跟CMOS晶圆键合在一起后,还需要对MEMS器件做开窗处理以暴露CMOS晶圆上的金属垫,即先后切割MEMS晶圆和CMOS晶圆。这样一来,MEMS器件的生产周期较长,并增大了MEMS器件的生产成本。
发明内容
本发明的目的在于提供一种电连接MEMS晶圆与CMOS晶圆的方法,以避免传统方法或技术集成封装MEMS器件时的开窗切割工艺,不用切割MEMS晶圆和CMOS晶圆,减少制作MEMS器件金属垫的工作量,减小生产周期并降低生产成本。
为了达到上述目的,本发明提供了一种电连接方法,用于电连接MEMS晶圆与CMOS晶圆,包括步骤:
提供一MEMS晶圆和一CMOS晶圆;
在所述CMOS晶圆中刻蚀硅通孔;
向所述硅通孔中填充满导电层;
将所述MEMS晶圆与所述CMOS晶圆键合;以及
减薄所述CMOS晶圆的衬底以暴露出所述导电层。
可选的,所述CMOS晶圆包括所述衬底和位于所述衬底上的第一介质层,所述硅通孔穿过所述第一介质层延伸至所述衬底中。
可选的,向所述硅通孔中填充满导电层的步骤包括:
在所述硅通孔中形成一层衬氧化层;
在所述CMOS晶圆上形成导电材料层,所述导电材料层填充满所述硅通孔;
执行平坦化工艺,去除所述CMOS晶圆表面上的导电材料层,以形成所述导电层。
可选的,所述导电材料层采用多晶锗硅材质。
可选的,所述第一介质层中形成有金属连线层,所述衬底中形成有CMOS结构,所述金属连线层连接所述CMOS结构;在所述硅通孔中填充满导电层之后;将所述MEMS晶圆与所述CMOS晶圆键合之前,还包括:
在所述第一介质层上形成顶层金属层,并刻蚀所述顶层金属层,形成与所述导电层和所述金属连线层相连接的多个金属垫;
在所述第一介质层上形成第二介质层,所述第二介质层覆盖所述多个金属垫;
刻蚀所述第二介质层形成开口,所述开口暴露出与所述金属连线层相连接的金属垫;以及
在所述第二介质层上形成重布线层。
可选的,所述MEMS晶圆由带有凹槽的顶盖晶圆和MEMS器件晶圆键合而成;将所述MEMS晶圆与所述CMOS晶圆键合的步骤包括:
在所述MEMS器件晶圆上形成键合层;
通过所述键合层和所述重布线层使得所述MEMS晶圆与所述CMOS晶圆键合,其中,所述凹槽与所述开口相对应。
可选的,减薄所述CMOS晶圆的衬底以暴露出所述导电层之后,还包括:
提供一PCB板;
将所述顶盖晶圆固定在所述PCB板上,所述CMOS晶圆相比所述MEMS晶圆背离所述PCB板;
形成引线,所述引线一端连接PCB板,另一端连接所述导电层。
可选的,减薄所述CMOS晶圆的衬底以暴露出所述导电层之后,还包括:
提供一PCB板;
在所述导电层上制作凸点;
通过所述凸点执行倒装工艺,将键合在一起的所述MEMS晶圆与所述CMOS晶圆倒装在所述PCB板上。
为达到上述目的,本发明还提供了一种半导体结构,包括:
键合在一起的一MEMS晶圆和一CMOS晶圆;
位于所述CMOS晶圆中的硅通孔;以及
位于所述硅通孔中的导电层,所述CMOS晶圆的衬底暴露出所述导电层。
可选的,所述MEMS晶圆上设有锗电极,所述CMOS晶圆上设有铝电极,所述MEMS晶圆和所述CMOS晶圆通过铝锗共晶键合在一起。
可选的,所述MEMS晶圆由带有凹槽的顶盖晶圆和MEMS器件晶圆键合而成,所述CMOS晶圆上设有一带斜坡的开口,所述凹槽与所述开口相对应。
可选的,所述导电层的材质为多晶锗硅。
可选的,所述半导体结构还包括一PCB板,所述PCB板通过引线与所述导电层相连,且所述MEMS晶圆固定在所述PCB板上,所述CMOS晶圆相比所述MEMS晶圆背离所述PCB板。
可选的,所述半导体结构还包括一PCB板,所述PCB板通过凸点与所述导电层相连,从而键合在一起的所述MEMS晶圆与所述CMOS晶圆被倒装在所述PCB板上,且所述MEMS晶圆相比所述CMOS晶圆背离所述PCB板。
此外,上述电连接方法及半导体结构中的硅通孔除了设置在CMOS晶圆中,还可以设置在MEMS晶圆中。
基于此,本发明还提供了另外一种电连接方法,用于电连接MEMS晶圆与CMOS晶圆,包括步骤:
提供一MEMS晶圆和一CMOS晶圆;
在所述MEMS晶圆中刻蚀硅通孔;
向所述硅通孔中填充满导电层;
将所述MEMS晶圆与所述CMOS晶圆键合;以及
减薄所述MEMS晶圆以暴露出所述导电层。
可选的,所述MEMS晶圆由带有凹槽的顶盖晶圆和MEMS器件晶圆键合而成,所述硅通孔穿过所述MEMS器件晶圆延伸至所述顶盖晶圆中。
可选的,在所述MEMS晶圆中刻蚀硅通孔的步骤包括:
刻蚀所述MEMS器件晶圆形成开口;
在所述MEMS器件晶圆上形成氧化层;
执行平坦化工艺,以去除所述MEMS器件晶圆表面上的氧化层;
刻蚀填充满氧化层的所述开口对应的区域,形成硅通孔。
可选的,向所述硅通孔中填充满导电层的步骤包括:
在所述硅通孔中形成一层衬氧化层;
在所述MEMS晶圆上形成导电材料层,所述导电材料层填充满所述硅通孔;
执行平坦化工艺,去除所述MEMS晶圆表面上的导电材料层,以形成所述导电层。
可选的,所述导电材料层采用多晶锗硅材质。
可选的,在所述硅通孔中填充满导电层之后;将所述MEMS晶圆与所述CMOS晶圆键合之前,还包括:
在所述MEMS器件晶圆上形成键合层;
刻蚀所述键合层,形成所述MEMS晶圆的共晶合金电极;
刻蚀所述MEMS器件晶圆上与所述凹槽相对应的区域,形成MEMS器件结构。
可选的,所述CMOS晶圆包括衬底和第一介质层,所述第一介质层中形成有金属连线层,所述金属连线层连接所述CMOS晶圆中的CMOS结构;在所述硅通孔中填充满导电层之后;将所述MEMS晶圆与所述CMOS晶圆键合之前,还包括:
在所述第一介质层上形成顶层金属层,所述顶层金属层与所述导电层和所述金属连线层相连接;
刻蚀所述顶层金属层形成多个金属垫,所述多个金属垫分别与所述导电层和所述金属连线层相连接;
在所述第一介质层上形成第二介质层,所述第二介质层覆盖所述多个金属垫;
刻蚀所述第二介质层形成开口,所述开口暴露出与所述金属连线层相连接的金属垫;以及
在所述第二介质层上形成重布线层。
可选的,将所述MEMS晶圆与所述CMOS晶圆键合的步骤包括:
刻蚀所述重布线层,形成重布线电极;
通过所述共晶合金电极和所述重布线电极使得所述MEMS晶圆与所述CMOS晶圆键合,其中,所述凹槽与所述开口相对应。
可选的,减薄所述MEMS晶圆以暴露出所述导电层的步骤包括:
对所述顶盖晶圆的衬底执行平坦化工艺,以暴露出所述导电层。
可选的,减薄所述MEMS晶圆以暴露出所述导电层之后,还包括:
提供一PCB板;
将所述CMOS晶圆固定在所述PCB板上,所述MEMS晶圆相比所述CMOS晶圆背离所述PCB板;
形成引线,所述引线一端连接PCB板,另一端连接所述导电层。
可选的,减薄所述MEMS晶圆以暴露出所述导电层之后,还包括:
提供一PCB板;
在所述导电层上制作凸点;
通过所述凸点执行倒装工艺,将键合在一起的所述MEMS晶圆与所述CMOS晶圆倒装在所述PCB板上。
基于此,本发明还提供了一种半导体结构,包括:
键合在一起的一MEMS晶圆和一CMOS晶圆;
位于所述MEMS晶圆中的硅通孔;以及
位于所述硅通孔中的导电层,所述MEMS晶圆暴露出所述导电层。
可选的,所述MEMS晶圆上设有锗电极,所述CMOS晶圆上设有铝电极,所述MEMS晶圆和所述CMOS晶圆通过铝锗共晶键合在一起。
可选的,所述MEMS晶圆由带有凹槽的顶盖晶圆和MEMS器件晶圆键合而成,所述CMOS晶圆上设有一带斜坡的开口,所述凹槽与所述开口相对应。
可选的,所述导电层的材质为多晶锗硅。
可选的,所述半导体结构还包括一PCB板,所述PCB板通过引线与所述导电层相连,且所述CMOS晶圆固定在所述PCB板上,所述MEMS晶圆相比所述CMOS晶圆背离所述PCB板。
可选的,所述半导体结构还包括一PCB板,所述PCB板通过凸点与所述导电层相连,从而键合在一起的所述MEMS晶圆与所述CMOS晶圆被倒装在所述PCB板上,且所述CMOS晶圆相比所述MEMS晶圆背离所述PCB板。
本发明在电连接MEMS晶圆与CMOS晶圆之前先在其中一个晶圆上刻蚀硅通孔,以导电层填充硅通孔,并将MEMS晶圆与CMOS晶圆键合以连接集成二者的电极,再减薄刻蚀有硅通孔晶圆的衬底区域以暴露出硅通孔中的导电层。本发明以硅通孔中填充的导电层替代传统方法或技术中CMOS晶圆上切割暴露出的金属垫,不用对MEMS晶圆与CMOS晶圆进行开窗切割操作,减少了工作量,减小了生产周期并降低了生产成本;且还可避免开窗切割操作对MEMS器件的损坏与污染。
附图说明
图1为传统方法或技术集成封装的MEMS器件结构;
图2为本发明的MEMS器件电连接方法;
图3为本发明实施例一中刻蚀有硅通孔的CMOS晶圆的部分结构示意图;
图4为本发明实施例一的MEMS器件电连接结构示意图;
图5位本发明实施例二的MEMS器件电连接结构示意图;
其中,1-CMOS晶圆,11-衬底,11A-CMOS结构,12-氧化层,12A-金属连线层,121-第一介质层,122-第二介质层,13-顶层金属层,14-重布线层,15-硅通孔,2-MEMS晶圆,21-顶盖晶圆,22-氧化层,23-MEMS器件晶圆,24-键合层,25-硅通孔,3-光刻胶层,A-金属垫。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
发明人研究发现,采用传统方法或技术集成封装MEMS器件时,如图1所示,将MEMS晶圆2跟CMOS晶圆1键合在一起后,还需要对MEMS器件做开窗处理,即先后切割MEMS晶圆2和CMOS晶圆1,以暴露CMOS晶圆1上的金属垫A。从图1中可知,需要切穿MEMS晶圆2和切割去除CMOS晶圆1中顶层金属层13上的氧化层12的部分区域以暴露MEMS器件的对外连接金属垫A。其中,两次切割MEMS器件,生产周期较长,并增大了MEMS器件的生产成本;此外,将MEMS晶圆2跟CMOS晶圆1键合好之后再切割,切割时可能会破坏MEMS器件的结构并造成器件污染,影响器件的性能。
基于此,本发明提出了一种电连接MEMS器件中的MEMS晶圆与CMOS晶圆的方法,以硅通孔填充工艺代替传统方法或技术中的开窗切割工艺,如图2所示,包括步骤:
S1、提供一MEMS晶圆和一CMOS晶圆,并在其中一个晶圆上刻蚀硅通孔;
S2、向所述硅通孔中填充满导电层;
S3、将所述MEMS晶圆与所述CMOS晶圆键合;
S4、减薄刻蚀有所述硅通孔的所述晶圆以暴露出所述导电层。
本发明以填充有导电层的硅通孔替代纳西里技术中CMOS晶圆上切割暴露出的金属垫,不用对MEMS晶圆与CMOS晶圆进行开窗切割操作,减少了工作量,减小了生产周期并降低了生产成本;且还可避免开窗切割操作对MEMS器件的损坏与污染。
首先,执行步骤S1,提供一MEMS晶圆和一CMOS晶圆,并在其中一个晶圆上刻蚀硅通孔。
可选的,在步骤S1中,所述MEMS晶圆由带有凹槽的顶盖晶圆和MEMS器件晶圆键合而成,所述顶盖晶圆的凹槽与所述MEMS器件晶圆的传感器结构区域对准。MEMS晶圆由带有凹槽的顶盖晶圆和对应的MEMS器件晶圆键合而成,在后续封装集成时可以配合CMOS晶圆上的氧化层凹槽将传感器晶圆的结构密封保护起来可避免外接灰尘、水汽的污染,降低了封装成本且提高了MEMS器件的稳定性。
其中,在刻蚀有所述硅通孔的所述晶圆(所述MEMS晶圆或者所述CMOS晶圆)上还刻蚀有所述硅通孔的接触电极。
接着,执行步骤S2,向所述硅通孔中填充满导电层。
进一步地,在步骤S2中,所述导电层为多晶锗硅材料,即向所述硅通孔中填充多晶锗硅。所述硅通孔一般可填充铜、钨或者多晶锗硅,但考虑到多晶锗硅的形成压力低、形成温度要求不高(420℃左右)、形成尺寸范围较宽、形成几乎无污染且形成后所述硅通孔的电阻较低,所述导电层的材料选择多晶锗硅。
进一步地,在所述CMOS晶圆上形成顶层金属并刻蚀形成所述CMOS晶圆的金属垫。
进一步地,所述CMOS晶圆上还形成有氧化层。可选的,刻蚀所述CMOS晶圆中金属垫区域上的氧化层以形成带有斜坡的氧化层凹槽,以配合所述MEMS晶圆中带有凹槽的顶盖晶圆密封所述MEMS晶圆中的MEMS器件晶圆。
最后,执行步骤S3及S4,将所述MEMS晶圆与所述CMOS晶圆通过铝锗键合以连接集成二者的电极,并减薄刻蚀所述有硅通孔的所述晶圆以暴露出所述硅通孔,所述硅通孔位于MEMS器件中的一侧连接着接触电极(所述MEMS晶圆上的锗膜或者所述CMOS晶圆上的金属垫),通过外接金属线即可将MEMS器件中所述硅通孔暴露在外的一侧引出到外部PCB板上,或者直接在MEMS器件中所述硅通孔暴露在外的一侧上焊接金属凸球以实现倒装芯片。
可选的,在步骤S3中,MEMS器件中MEMS晶圆与CMOS晶圆的键合采用共晶键合方法。MEMS器件极易受到划片和封装过程中的灰尘、水汽、机械等因素的影响,从而造成器件损坏或器件性能下降。因此,MEMS器件需要气密性封装来防止MEMS器件中可动微结构的损伤,同时也需要维持稳定的气体阻尼系数来提高器件性能。MEMS器件的密封键合有多种方法,其中,共晶键合应用得比较广泛。共晶键合采用金属层作为中间键合介质层,利用了某些共晶合金熔融温度较低的特点,通过加热熔融使两种金属紧密的结合在一起,进而实现键合。相比于MEMS器件常用的其它键合方法如阳极键合、硅-硅直接键合以及粘结剂键合来讲,由于使用了金属介质材料,共晶键合片具有更低的透气性,因此可以提供更好的气密等级。同时,共晶键合需要的密封金属环宽度更窄,使得新型MEMS器件可以满足更小的封装尺寸要求。共晶键合技术在形成密封金属环的同时,还为芯片提供了电通路,可以方便的引入垂直互联金属层,实现晶片堆叠封装技术,从而进一步降低芯片制造和封装成本。
可选的,在步骤S3中,MEMS晶圆与CMOS晶圆的键合采用铝锗键合。常用的共晶键合金属材料有金硅(Au-Si)、金锡(Au-Sn)、金锗(Au—Ge)、铝铜(Al-Cu)、铜锡(Cu-Sn)以及铝锗(Al-Ge)等合金材料。考虑到铝锗材料与CMOS工艺的兼容性,铝锗材料图形化精度高,铝与硅衬底更易形成欧姆接触,铝锗共晶键合对键合界面粗糙度不很敏感,以及铝锗共晶键合温度较低等优点,(铝锗合金共熔温度为420℃,铝铜合金共熔温度为548℃,铝硅合金共熔温度为577℃),本发明选定铝锗作为共晶材料来键合MEMS晶圆与CMOS晶圆。
进一步地,在所述MEMS晶圆与所述CMOS晶圆键合之前,在所述MEMS晶圆上形成一层共晶合金,此键合层为锗膜。进一步地,刻蚀所述键合层以形成所述MEMS晶圆的电极。
进一步地,在所述MEMS晶圆与所述CMOS晶圆键合之前,在所述CMOS晶圆上重新布线一层铝电极。在所述CMOS晶圆上重新布线一层铝电极,方便所述CMOS晶圆与所述MEMS晶圆的铝锗密封键合。
由于所述硅通孔可以刻蚀在所述MEMS晶圆或者所述CMOS晶圆上,下面将分为两个实施例分别介绍。
实施例一
如图3和图4所示,本实施例中,在所述CMOS晶圆上刻蚀所述硅通孔。具体地,所述MEMS器件的电连接方法包括步骤:
(1)、提供一CMOS晶圆1和一MEMS晶圆2,并在CMOS晶圆1中刻蚀硅通孔15;如图3所示,CMOS晶圆1包括衬底11和位于衬底11上的第一介质层121,衬底11中形成有CMOS结构11A,第一介质层121中形成有金属连线层12A,金属连线层12A与CMOS结构11A电连接;硅通孔15穿过第一介质层121延伸至衬底11中;
(2)、向硅通15中填充满导电层;
(3)、在第一介质层121上形成顶层金属层13,并刻蚀顶层金属层13,形成与所述导电层和金属连线层12A相连接的多个金属垫;
(4)、在第一介质层121上形成第二介质层122,第二介质层122覆盖所述多个金属垫,刻蚀第二介质层122形成带有斜坡的开口,所述开口暴露出与金属连线层12A相连接的金属垫;
(5)、在第二介质层122上形成铝材质的重布线层14,再刻蚀得到铝电极;
(6)、在MEMS晶圆2上形成与CMOS晶圆1上铝电极对应的锗电极,将MEMS晶圆2与CMOS晶圆1通过铝锗键合以连接集成二者的电极并密封MEMS晶圆2的传感器结构;
(7)、减薄CMOS晶圆1的衬底11以暴露出所述导电层。
其中,MEMS晶圆2由带有凹槽的顶盖晶圆21通过氧化层22和MEMS器件晶圆23键合而成,顶盖晶圆21的凹槽与MEMS器件晶圆23的传感器结构区域对准,MEMS晶圆2上形成有锗材质的键合层24,刻蚀键合层24后形成锗电极。此外,第一介质层121和第二介质层122为相同材质的氧化层。
通过键合层24中的锗电极和重布线层14中铝电极的键合实现MEMS晶圆2与CMOS晶圆1的键合,键合时,MEMS晶圆2上的凹槽与CMOS晶圆1中的开口相对应。
可选的,向所述硅通孔中填充满导电层的步骤(2)包括:
在硅通孔15中形成一层衬氧化层;
在CMOS晶圆1上形成导电材料层,所述导电材料层填充满硅通孔15;
执行平坦化工艺,去除CMOS晶圆1表面上的导电材料层,以形成所述导电层。
其中,所述导电材料层采用多晶锗硅材质。
可选的,减薄CMOS晶圆1的衬底以暴露出所述导电层之后,所述MEMS器件的电连接方法还包括步骤:
提供一PCB板;
将顶盖晶圆21固定在所述PCB板上,CMOS晶圆1相比MEMS晶圆2背离所述PCB板;
形成引线,所述引线一端连接PCB板,另一端连接所述导电层。
可选的,减薄CMOS晶圆1的衬底以暴露出所述导电层之后,所述MEMS器件的电连接方法还包括步骤:
提供一PCB板;
在所述导电层上制作凸点;
通过所述凸点执行倒装工艺,将键合在一起的MEMS晶圆2与CMOS晶圆1倒装在所述PCB板上。
实施例二
如图5所示,本实施例中,在MEMS晶圆2上刻蚀硅通孔。具体地,所述MEMS器件的电连接方法包括步骤:
(1)、提供一MEMS晶圆2,并在MEMS晶圆2上刻蚀硅通孔25,其中,MEMS晶圆2由带有凹槽的顶盖晶圆21通过氧化层22和MEMS器件晶圆23键合而成,硅通孔25穿过MEMS器件晶圆23延伸至顶盖晶圆21中;
(2)、向硅通孔25中填充满导电层;
(3)、在MEMS晶圆2上形成锗膜材质的键合层24,并刻蚀得到共晶合金电极,硅通孔25上也形成有锗膜材质的共晶合金电极;
(4)、在MEMS晶圆2上刻蚀得到MEMS器件晶圆23的传感器结构;
(5)、提供一CMOS晶圆1,其中CMOS晶圆1上形成有与MEMS晶圆2上锗膜材质的共晶合金电极对应的重新布线层14中的铝电极,将CMOS晶圆1与MEMS晶圆2通过铝锗键合以连接集成二者的电极并密封MEMS晶圆2的传感器结构;
(6)、减薄顶盖晶圆21以暴露出所述导电层。
可选的,在MEMS晶圆2中刻蚀硅通孔25的步骤包括:
刻蚀MEMS器件晶圆23形成开口;
在MEMS器件晶圆23上形成氧化层;
执行平坦化工艺,以去除所述MEMS器件晶圆23表面上的氧化层;
刻蚀填充满氧化层的所述开口对应的区域,形成硅通孔25。
可选的,向硅通孔25中填充满导电层的步骤(2)包括:
在硅通孔25中形成一层衬氧化层;
在MEMS晶圆2上形成导电材料层,所述导电材料层填充满硅通孔25;
执行平坦化工艺,去除MEMS晶圆2表面上的导电材料层,以形成所述导电层。
其中,所述导电材料层采用多晶锗硅材质。
在MEMS晶圆2中,顶盖晶圆21的凹槽与MEMS器件晶圆23的传感器结构区域对准,刻蚀MEMS器件晶圆23上与所述凹槽相对应的区域,形成MEMS器件结构。
其中,CMOS晶圆1的其它结构同实施例一,包括衬底11,第一介质层121,顶层金属层13,第一介质层122及重布线层14;衬底11中形成有CMOS结构11A,第一介质层121中形成有金属连线层12A,金属连线层12A与CMOS结构11A电连接。
具体的,CMOS晶圆1的形成步骤包括:
(1)、提供一形成有第一介质层121的衬底11,在第一介质层121上形成顶层金属层13,并刻蚀顶层金属层13,形成与所述导电层和金属连线层12A相连接的多个金属垫;
(2)、在第一介质层121上形成第二介质层122,第二介质层122覆盖所述多个金属垫,刻蚀第二介质层122形成带有斜坡的开口,所述开口暴露出与金属连线层12A相连接的金属垫;
(3)、在第二介质层122上形成铝材质的重布线层14,再刻蚀得到铝电极。
通过所述锗膜材质的共晶合金电极和所述铝电极使得实现MEMS晶圆2与CMOS晶圆1的键合,键合时,MEMS晶圆2中的凹槽与CMOS晶圆1中的开口相对应。
可选的,减薄顶盖晶圆21以暴露出所述导电层的步骤(6)包括:
对顶盖晶圆21的衬底执行平坦化工艺,以暴露出所述导电层。
可选的,减薄顶盖晶圆21以暴露出所述导电层之后,所述MEMS器件的电连接方法还包括:
提供一PCB板;
将CMOS晶圆1固定在所述PCB板上,使得MEMS晶圆2相比CMOS晶圆1背离所述PCB板;
形成引线,所述引线一端连接PCB板,另一端连接所述导电层。
可选的,减薄顶盖晶圆21以暴露出所述导电层之后,所述MEMS器件的电连接方法还包括:
提供一PCB板;
在所述导电层上制作凸点;
通过所述凸点执行倒装工艺,将键合在一起的MEMS晶圆2与所述CMOS晶圆1倒装在所述PCB板上。
综上所述,在本发明实施例提供的MEMS器件的电连接方法中,以填充有多晶锗硅的硅通孔替代传统方法或技术中CMOS晶圆上切割暴露出的金属垫,不用对MEMS晶圆与CMOS晶圆进行开窗切割操作,而是直接将填充有多晶锗硅的硅通孔暴露在外的一侧作为与外部PCB板连接的金属垫,减少了工作量,减小了生产周期并降低了生产成本;且还可避免切割开窗操作对MEMS器件的损坏与污染。此外,后续可通过填充有多晶锗硅的硅通孔暴露在外的一侧引出金属线到外部PCB板上,或者直接在填充有多晶锗硅的硅通孔暴露于外的一侧上焊接金属凸球以实现倒装芯片,可轻松实现MEMS器件的倒装,提高MEMS器件的集成密度,并降低封装难度和封装成本;本发明采用的共晶键合技术在形成密封金属环的同时,还为晶圆提供了电通路,可以方便的引入垂直互联金属层,实现晶圆的堆叠封装技术,从而进一步降低了晶圆制造和封装成本。
上述仅为本发明的优选实施例而已,并不对本发明起到任何限制作用。任何所属技术领域的技术人员,在不脱离本发明的技术方案的范围内,对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动,均属未脱离本发明的技术方案的内容,仍属于本发明的保护范围之内。
Claims (31)
1.一种电连接方法,用于电连接MEMS晶圆与CMOS晶圆,其特征在于,包括步骤:
提供一MEMS晶圆和一CMOS晶圆;
在所述CMOS晶圆中刻蚀硅通孔;
向所述硅通孔中填充满导电层;
将所述MEMS晶圆与所述CMOS晶圆键合;以及
减薄所述CMOS晶圆的衬底以暴露出所述导电层。
2.如权利要求1所述的电连接方法,其特征在于,所述CMOS晶圆包括所述衬底和位于所述衬底上的第一介质层,所述硅通孔穿过所述第一介质层延伸至所述衬底中。
3.如权利要求1或2所述的电连接方法,其特征在于,向所述硅通孔中填充满导电层的步骤包括:
在所述硅通孔中形成一层衬氧化层;
在所述CMOS晶圆上形成导电材料层,所述导电材料层填充满所述硅通孔;
执行平坦化工艺,去除所述CMOS晶圆表面上的导电材料层,以形成所述导电层。
4.如权利要求3所述的电连接方法,其特征在于,所述导电材料层采用多晶锗硅材质。
5.如权利要求2所述的电连接方法,其特征在于,所述第一介质层中形成有金属连线层,所述衬底中形成有CMOS结构,所述金属连线层连接所述CMOS结构;在所述硅通孔中填充满导电层之后;将所述MEMS晶圆与所述CMOS晶圆键合之前,还包括:
在所述第一介质层上形成顶层金属层,并刻蚀所述顶层金属层,形成与所述导电层和所述金属连线层相连接的多个金属垫;
在所述第一介质层上形成第二介质层,所述第二介质层覆盖所述多个金属垫;
刻蚀所述第二介质层形成开口,所述开口暴露出与所述金属连线层相连接的金属垫;以及
在所述第二介质层上形成重布线层。
6.如权利要求5所述的电连接方法,其特征在于,所述MEMS晶圆由带有凹槽的顶盖晶圆和MEMS器件晶圆键合而成;将所述MEMS晶圆与所述CMOS晶圆键合的步骤包括:
在所述MEMS器件晶圆上形成键合层;
通过所述键合层和所述重布线层使得所述MEMS晶圆与所述CMOS晶圆键合,其中,所述凹槽与所述开口相对应。
7.如权利要求6所述的电连接方法,其特征在于,减薄所述CMOS晶圆的衬底以暴露出所述导电层之后,还包括:
提供一PCB板;
将所述顶盖晶圆固定在所述PCB板上,所述CMOS晶圆相比所述MEMS晶圆背离所述PCB板;
形成引线,所述引线一端连接PCB板,另一端连接所述导电层。
8.如权利要求6所述的电连接方法,其特征在于,减薄所述CMOS晶圆的衬底以暴露出所述导电层之后,还包括:
提供一PCB板;
在所述导电层上制作凸点;
通过所述凸点执行倒装工艺,将键合在一起的所述MEMS晶圆与所述CMOS晶圆倒装在所述PCB板上。
9.一种半导体结构,其特征在于,包括:
键合在一起的一MEMS晶圆和一CMOS晶圆;
位于所述CMOS晶圆中的硅通孔;以及
位于所述硅通孔中的导电层,所述CMOS晶圆的衬底暴露出所述导电层。
10.如权利要求9所述的半导体结构,其特征在于,所述MEMS晶圆上设有锗电极,所述CMOS晶圆上设有铝电极,所述MEMS晶圆和所述CMOS晶圆通过铝锗共晶键合在一起。
11.如权利要求10所述的半导体结构,其特征在于,所述MEMS晶圆由带有凹槽的顶盖晶圆和MEMS器件晶圆键合而成,所述CMOS晶圆上设有一带斜坡的开口,所述凹槽与所述开口相对应。
12.如权利要求9所述的半导体结构,其特征在于,所述导电层的材质为多晶锗硅。
13.如权利要求9所述的半导体结构,其特征在于,所述半导体结构还包括一PCB板,所述PCB板通过引线与所述导电层相连,且所述MEMS晶圆固定在所述PCB板上,所述CMOS晶圆相比所述MEMS晶圆背离所述PCB板。
14.如权利要求9所述的半导体结构,其特征在于,所述半导体结构还包括一PCB板,所述PCB板通过凸点与所述导电层相连,从而键合在一起的所述MEMS晶圆与所述CMOS晶圆被倒装在所述PCB板上,且所述MEMS晶圆相比所述CMOS晶圆背离所述PCB板。
15.一种电连接方法,用于电连接MEMS晶圆与CMOS晶圆,其特征在于,包括步骤:
提供一MEMS晶圆和一CMOS晶圆;
在所述MEMS晶圆中刻蚀硅通孔;
向所述硅通孔中填充满导电层;
将所述MEMS晶圆与所述CMOS晶圆键合;以及
减薄所述MEMS晶圆以暴露出所述导电层。
16.如权利要求15所述的电连接方法,其特征在于,所述MEMS晶圆由带有凹槽的顶盖晶圆和MEMS器件晶圆键合而成,所述硅通孔穿过所述MEMS器件晶圆延伸至所述顶盖晶圆中。
17.如权利要求16所述的电连接方法,其特征在于,在所述MEMS晶圆中刻蚀硅通孔的步骤包括:
刻蚀所述MEMS器件晶圆形成开口;
在所述MEMS器件晶圆上形成氧化层;
执行平坦化工艺,以去除所述MEMS器件晶圆表面上的氧化层;
刻蚀填充满氧化层的所述开口对应的区域,形成硅通孔。
18.如权利要求16所述的电连接方法,其特征在于,向所述硅通孔中填充满导电层的步骤包括:
在所述硅通孔中形成一层衬氧化层;
在所述MEMS晶圆上形成导电材料层,所述导电材料层填充满所述硅通孔;
执行平坦化工艺,去除所述MEMS晶圆表面上的导电材料层,以形成所述导电层。
19.如权利要求18所述的电连接方法,其特征在于,所述导电材料层采用多晶锗硅材质。
20.如权利要求18所述的电连接方法,其特征在于,在所述硅通孔中填充满导电层之后;将所述MEMS晶圆与所述CMOS晶圆键合之前,还包括:
在所述MEMS器件晶圆上形成键合层;
刻蚀所述键合层,形成所述MEMS晶圆的共晶合金电极;
刻蚀所述MEMS器件晶圆上与所述凹槽相对应的区域,形成MEMS器件结构。
21.如权利要求20所述的电连接方法,其特征在于,所述第一介质层中形成有金属连线层,所述衬底中形成有CMOS结构,所述金属连线层连接所述CMOS结构;在所述硅通孔中填充满导电层之后;将所述MEMS晶圆与所述CMOS晶圆键合之前,还包括:
在所述第一介质层上形成顶层金属层,并刻蚀所述顶层金属层,形成与所述导电层和所述金属连线层相连接的多个金属垫;
在所述第一介质层上形成第二介质层,所述第二介质层覆盖所述多个金属垫;
刻蚀所述第二介质层形成开口,所述开口暴露出与所述金属连线层相连接的金属垫;以及
在所述第二介质层上形成重布线层。
22.如权利要求21所述的电连接方法,其特征在于,将所述MEMS晶圆与所述CMOS晶圆键合的步骤包括:
刻蚀所述重布线层,形成重布线电极;
通过所述共晶合金电极和所述重布线电极使得所述MEMS晶圆与所述CMOS晶圆键合,其中,所述凹槽与所述开口相对应。
23.如权利要求22所述的电连接方法,其特征在于,减薄所述MEMS晶圆以暴露出所述导电层的步骤包括:
对所述顶盖晶圆的衬底执行平坦化工艺,以暴露出所述导电层。
24.如权利要求23所述的电连接方法,其特征在于,减薄所述MEMS晶圆以暴露出所述导电层之后,还包括:
提供一PCB板;
将所述CMOS晶圆固定在所述PCB板上,所述MEMS晶圆相比所述CMOS晶圆背离所述PCB板;
形成引线,所述引线一端连接PCB板,另一端连接所述导电层。
25.如权利要求23所述的电连接方法,其特征在于,减薄所述MEMS晶圆以暴露出所述导电层之后,还包括:
提供一PCB板;
在所述导电层上制作凸点;
通过所述凸点执行倒装工艺,将键合在一起的所述MEMS晶圆与所述CMOS晶圆倒装在所述PCB板上。
26.一种半导体结构,其特征在于,包括:
键合在一起的一MEMS晶圆和一CMOS晶圆;
位于所述MEMS晶圆中的硅通孔;以及
位于所述硅通孔中的导电层,所述MEMS晶圆暴露出所述导电层。
27.如权利要求26所述的半导体结构,其特征在于,所述MEMS晶圆上设有锗电极,所述CMOS晶圆上设有铝电极,所述MEMS晶圆和所述CMOS晶圆通过铝锗共晶键合在一起。
28.如权利要求27所述的半导体结构,其特征在于,所述MEMS晶圆由带有凹槽的顶盖晶圆和MEMS器件晶圆键合而成,所述CMOS晶圆上设有一带斜坡的开口,所述凹槽与所述开口相对应。
29.如权利要求26所述的半导体结构,其特征在于,所述导电层的材质为多晶锗硅。
30.如权利要求26所述的半导体结构,其特征在于,所述半导体结构还包括一PCB板,所述PCB板通过引线与所述导电层相连,且所述CMOS晶圆固定在所述PCB板上,所述MEMS晶圆相比所述CMOS晶圆背离所述PCB板。
31.如权利要求26所述的半导体结构,其特征在于,所述半导体结构还包括一PCB板,所述PCB板通过凸点与所述导电层相连,从而键合在一起的所述MEMS晶圆与所述CMOS晶圆被倒装在所述PCB板上,且所述CMOS晶圆相比所述MEMS晶圆背离所述PCB板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811134044.8A CN109319730A (zh) | 2018-09-27 | 2018-09-27 | 电连接方法及半导体结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811134044.8A CN109319730A (zh) | 2018-09-27 | 2018-09-27 | 电连接方法及半导体结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109319730A true CN109319730A (zh) | 2019-02-12 |
Family
ID=65266425
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811134044.8A Pending CN109319730A (zh) | 2018-09-27 | 2018-09-27 | 电连接方法及半导体结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109319730A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109835870A (zh) * | 2019-02-19 | 2019-06-04 | 厦门大学 | 一种mems器件与asic处理电路ic的集成封装方法和结构 |
CN110723712A (zh) * | 2019-10-18 | 2020-01-24 | 中国航空工业集团公司西安飞行自动控制研究所 | 一种mems器件结构及制造方法 |
CN112420645A (zh) * | 2020-11-16 | 2021-02-26 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制作方法 |
CN114910101A (zh) * | 2022-04-29 | 2022-08-16 | 清华大学 | 多模式薄膜传感器的晶圆级集成方法及电子产品 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7687297B2 (en) * | 2007-06-29 | 2010-03-30 | Intel Corporation | Forming a cantilever assembly for vertical and lateral movement |
US8043973B2 (en) * | 2008-05-22 | 2011-10-25 | Texas Instruments Incorporated | Mask overhang reduction or elimination after substrate etch |
CN105845589A (zh) * | 2015-01-14 | 2016-08-10 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
CN105967137A (zh) * | 2015-03-12 | 2016-09-28 | 台湾积体电路制造股份有限公司 | 为晶圆级芯片尺寸封装件(wlcsp)应用缓解焊接偏移的结构和方法 |
CN105967140A (zh) * | 2016-07-27 | 2016-09-28 | 上海华虹宏力半导体制造有限公司 | 利用多晶锗硅通孔形成mems晶圆电连接的方法 |
CN106365108A (zh) * | 2015-07-23 | 2017-02-01 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
CN106365110A (zh) * | 2015-07-24 | 2017-02-01 | 上海丽恒光微电子科技有限公司 | 探测传感器及其制备方法 |
CN106672889A (zh) * | 2015-11-06 | 2017-05-17 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
-
2018
- 2018-09-27 CN CN201811134044.8A patent/CN109319730A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7687297B2 (en) * | 2007-06-29 | 2010-03-30 | Intel Corporation | Forming a cantilever assembly for vertical and lateral movement |
US8043973B2 (en) * | 2008-05-22 | 2011-10-25 | Texas Instruments Incorporated | Mask overhang reduction or elimination after substrate etch |
CN105845589A (zh) * | 2015-01-14 | 2016-08-10 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
CN105967137A (zh) * | 2015-03-12 | 2016-09-28 | 台湾积体电路制造股份有限公司 | 为晶圆级芯片尺寸封装件(wlcsp)应用缓解焊接偏移的结构和方法 |
CN106365108A (zh) * | 2015-07-23 | 2017-02-01 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
CN106365110A (zh) * | 2015-07-24 | 2017-02-01 | 上海丽恒光微电子科技有限公司 | 探测传感器及其制备方法 |
CN106672889A (zh) * | 2015-11-06 | 2017-05-17 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
CN105967140A (zh) * | 2016-07-27 | 2016-09-28 | 上海华虹宏力半导体制造有限公司 | 利用多晶锗硅通孔形成mems晶圆电连接的方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109835870A (zh) * | 2019-02-19 | 2019-06-04 | 厦门大学 | 一种mems器件与asic处理电路ic的集成封装方法和结构 |
CN109835870B (zh) * | 2019-02-19 | 2020-12-11 | 厦门大学 | 一种mems器件与asic处理电路ic的集成封装方法和结构 |
CN110723712A (zh) * | 2019-10-18 | 2020-01-24 | 中国航空工业集团公司西安飞行自动控制研究所 | 一种mems器件结构及制造方法 |
CN112420645A (zh) * | 2020-11-16 | 2021-02-26 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制作方法 |
CN112420645B (zh) * | 2020-11-16 | 2024-05-10 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制作方法 |
CN114910101A (zh) * | 2022-04-29 | 2022-08-16 | 清华大学 | 多模式薄膜传感器的晶圆级集成方法及电子产品 |
CN114910101B (zh) * | 2022-04-29 | 2024-04-23 | 清华大学 | 多模式薄膜传感器的晶圆级集成方法及电子产品 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109319730A (zh) | 电连接方法及半导体结构 | |
CN106029554B (zh) | 具有脱耦结构的传感器单元及其制造方法 | |
CN100584741C (zh) | 用于装配半导体芯片的方法及相应的半导体芯片装置 | |
EP2727136B1 (en) | Process for a sealed mems device with a portion exposed to the environment | |
US8384168B2 (en) | Sensor device with sealing structure | |
US6528344B2 (en) | Chip scale surface-mountable packaging method for electronic and MEMS devices | |
CN106098645B (zh) | 半导体器件的封装结构 | |
US8476087B2 (en) | Methods for fabricating sensor device package using a sealing structure | |
TWI409885B (zh) | 具微機電元件之封裝結構及其製法 | |
CN102759636B (zh) | 一种电容式mems加速度计及制造方法 | |
US9809450B2 (en) | CMOS-MEMS integration using metal silicide formation | |
CN103818874B (zh) | Mems结构与处理电路集成系统的封装方法 | |
CN102656673B (zh) | 晶片结构的电耦合 | |
TW201523792A (zh) | 封裝結構及其製法 | |
CN106744656A (zh) | 一种微机电系统器件封装方法及结构 | |
CN107963609A (zh) | 一种基于阳极键合的全硅mems圆片级真空封装方法 | |
US8729695B2 (en) | Wafer level package and a method of forming a wafer level package | |
TW201322366A (zh) | 感測器製程 | |
CN102798489B (zh) | 一种压力传感器及其制备方法 | |
CN110127597A (zh) | 背孔引线式压力传感器及其制备方法 | |
JP5325535B2 (ja) | センサ装置およびその製造方法 | |
CN204714514U (zh) | 三维堆叠mems封装结构 | |
JP2008182014A (ja) | パッケージ基板及びその製造方法 | |
JP4901767B2 (ja) | 圧力センサ及び圧力センサの製造方法 | |
CN114789987A (zh) | 用于感测的封装结构及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190212 |
|
RJ01 | Rejection of invention patent application after publication |