CN105967140A - 利用多晶锗硅通孔形成mems晶圆电连接的方法 - Google Patents

利用多晶锗硅通孔形成mems晶圆电连接的方法 Download PDF

Info

Publication number
CN105967140A
CN105967140A CN201610596473.1A CN201610596473A CN105967140A CN 105967140 A CN105967140 A CN 105967140A CN 201610596473 A CN201610596473 A CN 201610596473A CN 105967140 A CN105967140 A CN 105967140A
Authority
CN
China
Prior art keywords
layer
wafer
mems
silicon
sige
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610596473.1A
Other languages
English (en)
Other versions
CN105967140B (zh
Inventor
黄锦才
刘玮荪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201610596473.1A priority Critical patent/CN105967140B/zh
Publication of CN105967140A publication Critical patent/CN105967140A/zh
Application granted granted Critical
Publication of CN105967140B publication Critical patent/CN105967140B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Micromachines (AREA)

Abstract

一种利用多晶锗硅通孔形成MEMS晶圆电连接的方法，包括：在MEMS硅晶圆上形成上部硅层；在上部硅层的凹进部中填充氧化物；沉积第一光刻胶层，在凹进部区域上方形成光刻胶开口；刻蚀以形成进入MEMS硅晶圆的盲孔；在暴露的表面上形成第三氧化层；生长掺杂的多晶锗硅层；进行研磨直到露出上部硅层；沉积合金层并形成合金层图案；对MEMS硅晶圆的隔离凹槽上方的上部硅层进行刻蚀；在目标晶圆形成有处于金属互连层的金属互连；使MEMS硅晶圆与目标晶圆相对并接触，使得合金部分接触重布线层；将MEMS硅晶圆的相对面减薄，暴露所述多晶锗硅填充部分；将目标晶圆布置在电路板上，将暴露的所述多晶锗硅填充部分从所述相对面电连接至电路板上露出的连接点。

Description

利用多晶锗硅通孔形成MEMS晶圆电连接的方法
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种利用多晶锗硅通孔形成MEMS(Micro-Electro-Mechanic System)晶圆电连接的方法。
背景技术
微机电系统MEMS是将微电子技术与机械工程融合到一起的一种工业技术，它的操作范围在微米范围内。一方面，MEMS技术采用了半导体技术中的光刻、腐蚀、薄膜等一系列的现有技术和材料。但另一方面，MEMS更侧重于超精密机械加工，并要涉及微电子、材料、力学、化学、机械学诸多学科领域。而且，MEMS的学科面也扩大到微尺度下的力、电、光、磁、声、表面等物理学的各分支。
在实现对MEMS晶圆的电连接的时候，在现有技术中，当前的运动MEMS晶圆(Motion MEMS wafer)设计需要双切片工艺实现的焊盘打开，这种工艺流程周期较长而且成本较高。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够简化工艺并降低成本的利用多晶锗硅通孔形成MEMS晶圆电连接的方法。
为了实现上述技术目的，根据本发明，提供了一种利用多晶锗硅通孔形成MEMS晶圆电连接的方法，包括：在具有隔离凹槽的MEMS硅晶圆上形成上部硅层，其中MEMS硅晶圆与上部硅层之间通过第一氧化层隔开，而且在上部硅层表面形成有凹进部；在所述凹进部中填充氧化物；沉积第一光刻胶层，并且对第一光刻胶层进行光刻从而在所述凹进部区域上方形成光刻胶开口；利用形成光刻胶开口的第一光刻胶层进行刻蚀，从而形成进入MEMS硅晶圆的盲孔，随后去除第一光刻胶层，所述盲孔的深度大于隔离凹槽的深度；执行氧化物生长，从而在暴露的表面上形成第三氧化层；在第三氧化层上生长掺杂的多晶锗硅层，其中掺杂的多晶锗硅层填充了盲孔的空间；对掺杂的多晶锗硅层进行研磨，在第三氧化层处停止研磨，仅仅留下处于盲孔空间的多晶锗硅填充部分；对第三氧化层进行研磨，直到露出上部硅层；沉积合金层；形成合金层的合金层图案，合金层图案包含覆盖所述多晶锗硅填充部分的合金部分；对MEMS硅晶圆的隔离凹槽上方的上部硅层进行刻蚀；提供目标晶圆，目标晶圆形成有处于金属互连层的金属互连，而且金属互连连接至重布线层；使得MEMS硅晶圆的形成有合金部分的一面与目标晶圆的形成有重布线层的一面相对并接触，使得所述合金部分接触重布线层；将MEMS硅晶圆的与形成有合金部分的一面相对的相对面减薄，以便从所述相对面暴露所述多晶锗硅填充部分；将目标晶圆的与形成有重布线层的一面相对的一面布置在电路板上，并且将暴露的所述多晶锗硅填充部分从所述相对面电连接至电路板上露出的连接点。
优选地，所述是MEMS晶圆的运动MEMS晶圆。
优选地，所述第一氧化层是氧化硅层。
优选地，在所述凹进部中填充氧化物的步骤包括：在上部硅层上沉积第二氧化物层，并且对第二氧化物层进行化学机械研磨从而仅保留所述凹进部中的第二氧化物层。
优选地，第二氧化物层是氧化硅层。
优选地，所述合金层是锗膜。
优选地，目标晶圆是CMOS晶圆。
优选地，所述电路板是印制电路板。
优选地，采用引线实现暴露的所述多晶锗硅填充部分与电路板上露出的连接点之间的连接，在引线的两端分别形成焊点。
优选地，所述合金层是共晶合金层。
在根据本发明的利用多晶锗硅通孔形成MEMS晶圆电连接的方法中，由于采用掺杂的多晶锗硅作为MEMS晶圆至外部的互连，实现了通孔中的更低的电阻，而且填充的掺杂的多晶锗硅的掺杂是可以调节，实现了互连参数设置的灵活性；此外，硅通孔实现了MEMS晶圆裸片尺寸的收缩，无需连接至外部的附加焊盘开口触点。并且，根据本发明优选实施例的利用多晶锗硅通孔形成MEMS晶圆电连接的方法实现了倒装芯片(Flip chip)。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明优选实施例的利用多晶锗硅通孔形成MEMS晶圆电连接的方法的第一步骤。
图2示意性地示出了根据本发明优选实施例的利用多晶锗硅通孔形成MEMS晶圆电连接的方法的第二步骤。
图3示意性地示出了根据本发明优选实施例的利用多晶锗硅通孔形成MEMS晶圆电连接的方法的第三步骤。
图4和图5示意性地示出了根据本发明优选实施例的利用多晶锗硅通孔形成MEMS晶圆电连接的方法的第四步骤。
图6示意性地示出了根据本发明优选实施例的利用多晶锗硅通孔形成MEMS晶圆电连接的方法的第五步骤。
图7示意性地示出了根据本发明优选实施例的利用多晶锗硅通孔形成MEMS晶圆电连接的方法的第六步骤。
图8示意性地示出了根据本发明优选实施例的利用多晶锗硅通孔形成MEMS晶圆电连接的方法的第七步骤。
图9示意性地示出了根据本发明优选实施例的利用多晶锗硅通孔形成MEMS晶圆电连接的方法的第八步骤。
图10示意性地示出了根据本发明优选实施例的利用多晶锗硅通孔形成MEMS晶圆电连接的方法的第九步骤。
图11示意性地示出了根据本发明优选实施例的利用多晶锗硅通孔形成MEMS晶圆电连接的方法的第十步骤。
图12示意性地示出了根据本发明优选实施例的利用多晶锗硅通孔形成MEMS晶圆电连接的方法的第十一步骤。
图13示意性地示出了根据本发明优选实施例的利用多晶锗硅通孔形成MEMS晶圆电连接的方法的第十二步骤。
图14和图15示意性地示出了根据本发明优选实施例的利用多晶锗硅通孔形成MEMS晶圆电连接的方法的第十三步骤。
图16示意性地示出了根据本发明优选实施例的利用多晶锗硅通孔形成MEMS晶圆电连接的方法的第十四步骤。
图17示意性地示出了根据本发明优选实施例的利用多晶锗硅通孔形成MEMS晶圆电连接的方法的第十五步骤。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图1至图17示意性地示出了根据本发明优选实施例的利用多晶锗硅通孔形成MEMS晶圆电连接的方法。例如，具体地，该方法可用于形成运动MEMS晶圆的电连接。
如图1至图17所示，根据本发明优选实施例的利用多晶锗硅通孔形成MEMS晶圆电连接的方法包括：
第一步骤：在具有隔离凹槽的MEMS硅晶圆10上形成上部硅层30，其中MEMS硅晶圆10与上部硅层30之间通过第一氧化层20隔开，而且在上部硅层30表面形成有凹进部31，如图1所示；例如，第一氧化层20是氧化硅层。
第二步骤：在所述凹进部31中填充氧化物，如图2所示；具体地，例如第二步骤包括：在上部硅层30上沉积第二氧化物层，并且对第二氧化物层进行化学机械研磨从而仅保留所述凹进部31中的第二氧化物层；例如，第二氧化物层是氧化硅层。
第三步骤：沉积第一光刻胶层40，并且对第一光刻胶层40进行光刻从而在所述凹进部31区域上方形成光刻胶开口41，如图3所示；
第四步骤：利用形成光刻胶开口41的第一光刻胶层40进行刻蚀，从而形成进入MEMS硅晶圆10的盲孔50(如图4所示)，随后去除第一光刻胶层40(如图5所示)；所述盲孔50的深度大于隔离凹槽的深度。
第五步骤：执行氧化物生长，从而在暴露的表面上形成第三氧化层60，如图6所示；
第六步骤：在第三氧化层60上生长掺杂的多晶锗硅层70，其中掺杂的多晶锗硅层70填充了盲孔50的空间，如图7所示；
第七步骤：对掺杂的多晶锗硅层70进行研磨，在第三氧化层60处停止研磨，由此仅仅留下处于盲孔50空间的多晶锗硅填充部分71，如图8所示；
第八步骤：第三氧化层60进行研磨，直到露出上部硅层30，如图9所示；
第九步骤：沉积合金层，例如共晶合金层80(例如，所述共晶合金层80是锗膜)，如图10所示；
第十步骤：形成共晶合金层80的合金层图案，合金层图案包含覆盖所述多晶锗硅填充部分71的合金部分81，如图11所示；
第十一步骤：对MEMS硅晶圆10的隔离凹槽上方的上部硅层30进行刻蚀，由此可以形成例如传感器的部分结构，如图12所示；
第十二步骤：提供目标晶圆101，目标晶圆101形成有处于金属互连层的金属互连102，而且金属互连102连接至重布线层103，如图13所示；例如，目标晶圆101是CMOS晶圆。需要说明的是，本领域技术人员可以理解的是，该十二步骤的顺序可以是与上述依次执行的步骤同步执行，或者在它们之后执行，或者在它们之前执行。
第十三步骤：使得MEMS硅晶圆10的形成有合金部分81的一面与目标晶圆101的形成有重布线层103的一面相对并接触(如图14和图15所示)，其中在第十三步骤中使得所述合金部分81接触重布线层103；
第十四步骤：将MEMS硅晶圆10的与形成有合金部分81的一面相对的相对面减薄，以便从所述相对面暴露所述多晶锗硅填充部分71，如图16所示；
第十五步骤：将目标晶圆101的与形成有重布线层103的一面相对的一面布置在电路板200(例如，印制电路板)上，并且将暴露的所述多晶锗硅填充部分71从所述相对面电连接至电路板200上露出的连接点201，如图17所示；例如可以采用引线203实现这种连接，在引线203的两端分别形成焊点90和202。
由此，实现了MEMS晶圆至外部的互连。
在根据本发明优选实施例的利用多晶锗硅通孔形成MEMS晶圆电连接的方法中，由于采用掺杂的多晶锗硅作为MEMS晶圆至外部的互连，实现了通孔中的更低的电阻，而且填充的掺杂的多晶锗硅的掺杂是可以调节，实现了互连参数设置的灵活性；此外，硅通孔实现了MEMS晶圆裸片尺寸的收缩，无需连接至外部的附加焊盘开口触点。并且，根据本发明优选实施例的利用多晶锗硅通孔形成MEMS晶圆电连接的方法实现了倒装芯片(Flip chip)。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种利用多晶锗硅通孔形成MEMS晶圆电连接的方法，其特征在于包括：
在具有隔离凹槽的MEMS硅晶圆上形成上部硅层，其中MEMS硅晶圆与上部硅层之间通过第一氧化层隔开，而且在上部硅层表面形成有凹进部；
在所述凹进部中填充氧化物；
沉积第一光刻胶层，并且对第一光刻胶层进行光刻从而在所述凹进部区域上方形成光刻胶开口；
利用形成光刻胶开口的第一光刻胶层进行刻蚀，从而形成进入MEMS硅晶圆的盲孔，随后去除第一光刻胶层，所述盲孔的深度大于隔离凹槽的深度；
执行氧化物生长，从而在暴露的表面上形成第三氧化层；
在第三氧化层上生长掺杂的多晶锗硅层，其中掺杂的多晶锗硅层填充了盲孔的空间；
对掺杂的多晶锗硅层进行研磨，在第三氧化层处停止研磨，仅仅留下处于盲孔空间的多晶锗硅填充部分；
对第三氧化层进行研磨，直到露出上部硅层；
沉积合金层；
形成合金层的合金层图案，合金层图案包含覆盖所述多晶锗硅填充部分的合金部分；
对MEMS硅晶圆的隔离凹槽上方的上部硅层进行刻蚀；
提供目标晶圆，目标晶圆形成有处于金属互连层的金属互连，而且金属互连连接至重布线层；
使得MEMS硅晶圆的形成有合金部分的一面与目标晶圆的形成有重布线层的一面相对并接触，使得所述合金部分接触重布线层；
将MEMS硅晶圆的与形成有合金部分的一面相对的相对面减薄，以便从所述相对面暴露所述多晶锗硅填充部分；
将目标晶圆的与形成有重布线层的一面相对的一面布置在电路板上，并且将暴露的所述多晶锗硅填充部分从所述相对面电连接至电路板上露出的连接点。
2.根据权利要求1所述的利用多晶锗硅通孔形成MEMS晶圆电连接的方法，其特征在于，所述是MEMS晶圆的运动MEMS晶圆。
3.根据权利要求1或2所述的利用多晶锗硅通孔形成MEMS晶圆电连接的方法，其特征在于，第一氧化层是氧化硅层。
4.根据权利要求1或2所述的利用多晶锗硅通孔形成MEMS晶圆电连接的方法，其特征在于，在所述凹进部中填充氧化物的步骤包括：在上部硅层上沉积第二氧化物层，并且对第二氧化物层进行化学机械研磨从而仅保留所述凹进部中的第二氧化物层。
5.根据权利要求4所述的利用多晶锗硅通孔形成MEMS晶圆电连接的方法，其特征在于，第二氧化物层是氧化硅层。
6.根据权利要求1或2所述的利用多晶锗硅通孔形成MEMS晶圆电连接的方法，其特征在于，所述合金层是锗膜。
7.根据权利要求1或2所述的利用多晶锗硅通孔形成MEMS晶圆电连接的方法，其特征在于，目标晶圆是CMOS晶圆。
8.根据权利要求1或2所述的利用多晶锗硅通孔形成MEMS晶圆电连接的方法，其特征在于，所述电路板是印制电路板。
9.根据权利要求1或2所述的利用多晶锗硅通孔形成MEMS晶圆电连接的方法，其特征在于，采用引线实现暴露的所述多晶锗硅填充部分与电路板上露出的连接点之间的连接，在引线的两端分别形成焊点。
10.根据权利要求1或2所述的利用多晶锗硅通孔形成MEMS晶圆电连接的方法，其特征在于，所述合金层是共晶合金层。
CN201610596473.1A 2016-07-27 2016-07-27 利用多晶锗硅通孔形成mems晶圆电连接的方法 Active CN105967140B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610596473.1A CN105967140B (zh) 2016-07-27 2016-07-27 利用多晶锗硅通孔形成mems晶圆电连接的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610596473.1A CN105967140B (zh) 2016-07-27 2016-07-27 利用多晶锗硅通孔形成mems晶圆电连接的方法

Publications (2)

Publication Number Publication Date
CN105967140A true CN105967140A (zh) 2016-09-28
CN105967140B CN105967140B (zh) 2017-08-25

Family

ID=56950863

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610596473.1A Active CN105967140B (zh) 2016-07-27 2016-07-27 利用多晶锗硅通孔形成mems晶圆电连接的方法

Country Status (1)

Country Link
CN (1) CN105967140B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109319730A (zh) * 2018-09-27 2019-02-12 上海华虹宏力半导体制造有限公司 电连接方法及半导体结构
WO2021134688A1 (zh) * 2019-12-31 2021-07-08 瑞声声学科技(深圳)有限公司 一种制作mems驱动器的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039078A (ja) * 2003-07-16 2005-02-10 Masaki Esashi 薄板基板構造形成用ウエーハ基板、この製造方法およびｍｅｍｓ素子の製造方法
CN103508410A (zh) * 2012-06-21 2014-01-15 罗伯特·博世有限公司 用于制造具有电覆镀通孔的构件的方法
CN103832964A (zh) * 2012-11-20 2014-06-04 苏州敏芯微电子技术有限公司 微机电系统器件的制造方法
CN103879951A (zh) * 2012-12-19 2014-06-25 中国科学院上海微系统与信息技术研究所 硅通孔的制作方法
US20140239768A1 (en) * 2013-02-27 2014-08-28 Texas Instruments Incorporated Capacitive micromachined ultrasonic transducer (cmut) with through-substrate via (tsv) substrate plug
US20150028438A1 (en) * 2012-03-30 2015-01-29 Hitachi, Ltd. Mems device and process for producing same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039078A (ja) * 2003-07-16 2005-02-10 Masaki Esashi 薄板基板構造形成用ウエーハ基板、この製造方法およびｍｅｍｓ素子の製造方法
US20150028438A1 (en) * 2012-03-30 2015-01-29 Hitachi, Ltd. Mems device and process for producing same
CN103508410A (zh) * 2012-06-21 2014-01-15 罗伯特·博世有限公司 用于制造具有电覆镀通孔的构件的方法
CN103832964A (zh) * 2012-11-20 2014-06-04 苏州敏芯微电子技术有限公司 微机电系统器件的制造方法
CN103879951A (zh) * 2012-12-19 2014-06-25 中国科学院上海微系统与信息技术研究所 硅通孔的制作方法
US20140239768A1 (en) * 2013-02-27 2014-08-28 Texas Instruments Incorporated Capacitive micromachined ultrasonic transducer (cmut) with through-substrate via (tsv) substrate plug

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109319730A (zh) * 2018-09-27 2019-02-12 上海华虹宏力半导体制造有限公司 电连接方法及半导体结构
WO2021134688A1 (zh) * 2019-12-31 2021-07-08 瑞声声学科技(深圳)有限公司 一种制作mems驱动器的方法

Also Published As

Publication number Publication date
CN105967140B (zh) 2017-08-25

Similar Documents

Publication Publication Date Title
US10041847B2 (en) Various stress free sensor packages using wafer level supporting die and air gap technique
Wang 3-D integration and through-silicon vias in MEMS and microsensors
CN102381677B (zh) 复合晶片半导体元件及其形成方法
US20160194199A1 (en) Method and Apparatus for a Seal Ring Structure
US20130168740A1 (en) Integrated compact mems device with deep trench contacts
US20030049878A1 (en) Micromechanical component and corresponding production method
CN105977203A (zh) 半导体元件及其制造方法
CN100594595C (zh) 微机电系统器件与集成电路的集成方法及集成芯片
CN107265397B (zh) 一种适合表面贴装工艺的压阻式加速度传感器及其制造方法
CN107032290A (zh) 半导体器件及其形成方法
CN104045052B (zh) Mems集成压力传感器和麦克风器件及其形成方法
US9647161B2 (en) Method of manufacturing a device comprising an integrated circuit and photovoltaic cells
CN106477516A (zh) 微机电系统装置以及用于形成微机电系统装置的方法
CN107316840A (zh) 混合接合半导体晶片的3dic结构与方法
CN102693936A (zh) 封装件互连结构
CN106098574A (zh) 具有选择性接合垫保护的cmos-mems积体电路装置
CN105845587A (zh) 半导体结构及其制法
CN104445046A (zh) 新型晶圆级mems芯片封装结构及其封装方法
CN106744646A (zh) Mems芯片封装结构以及封装方法
CN108735616A (zh) 半导体装置结构的形成方法
CN108083224A (zh) 具有低电阻布线的mems构件和用于制造这种mems构件的方法
TWI236111B (en) Apparatus and method for wafer level packaging
CN105967140A (zh) 利用多晶锗硅通孔形成mems晶圆电连接的方法
CN108269768A (zh) 半导体封装及其制造方法
Poupon et al. System on wafer: a new silicon concept in sip

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant