CN100594595C - 微机电系统器件与集成电路的集成方法及集成芯片 - Google Patents

微机电系统器件与集成电路的集成方法及集成芯片 Download PDF

Info

Publication number
CN100594595C
CN100594595C CN200710044324A CN200710044324A CN100594595C CN 100594595 C CN100594595 C CN 100594595C CN 200710044324 A CN200710044324 A CN 200710044324A CN 200710044324 A CN200710044324 A CN 200710044324A CN 100594595 C CN100594595 C CN 100594595C
Authority
CN
China
Prior art keywords
layer
mems device
chip
integrated circuit
integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200710044324A
Other languages
English (en)
Other versions
CN101355038A (zh
Inventor
李刚
胡维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Memsensing Microsystems Suzhou China Co Ltd
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN200710044324A priority Critical patent/CN100594595C/zh
Publication of CN101355038A publication Critical patent/CN101355038A/zh
Application granted granted Critical
Publication of CN100594595C publication Critical patent/CN100594595C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)

Abstract

一种微机电系统器件与集成电路的集成方法及集成芯片，首先提供一具有第一电气连接点及MEMS器件的第一芯片及一具有第二电气连接点及集成电路的第二芯片，然后在第一电气连接点上生成第一附加导电点，同时环绕MEMS器件生成一第一封装环，并在第二电气连接点上生成第二附加导电点，同时在第二芯片上生成一第二封装环，最后将第一芯片与第二芯片对接，并使第一附加导电点与第二附加导电点融合对接以完成MEMS器件与集成电路的电气连接，同时，使所述第一封装环和所述第二封装环融合对接以将MEMS器件密封于环内，如此可降低封装成本，同时还能缩短MEMS器件与集成电路之间的电气连接通路，有效减小杂散电容与耦合电感。

Description

微机电系统器件与集成电路的集成方法及集成芯片
技术领域
本发明涉及一种微机电系统(MEMS)器件与集成电路的集成方法及集成芯片。
背景技术
MEMS技术是近年来高速发展的一项高新技术。与由传统技术制作的对应器件相比，MEMS技术制作的器件在体积、功耗、重量及价格方面都有十分明显的优势，而且其采用先进半导体制造工艺，可以实现MEMS器件的批量制造，目前在市场上，MEMS器件的主要应用实例包括压力传感器、加速度计及硅麦克风等。
MEMS器件需要与驱动、检测、信号处理等集成电路(CMOS/Bipolar)连接集成在一起以成为一个具有完整独立功能的系统。目前已有的集成方案种类繁多，电路与MEMS器件制作在同一芯片上称为单片集成，单片集成按制作器件的先后顺序可分为Pre-CMOS及POST-CMOS。Pre-CMOS指先制作MEMS器件后再在同一芯片上制作集成电路，该种方案的缺点是MEMS器件会对后续集成电路工艺造成污染，且可能污染制造设备，导致后续使用该设备加工的其它集成电路均失效；POST-CMOS则是在制作完成集成电路后再在同一芯片上加工MEMS器件，但加工MEMS器件一般需采用高温工艺，而高温工艺将导致已加工完毕的集成电路失效。上述各问题虽可采取一定方法解决，但一般均会导致工艺复杂化，成本增加，因此单片集成工艺的应用受到限制，致使相当部分的MEMS器件不能采用该种方法进行集成。
另一种集成化方案是将MEMS器件与集成电路封装在同一管壳内的多芯片模块集成化。该方案首先在不同芯片上单独进行MEMS器件和集成电路的制造，然后将两者相邻地安装在同一基板上，并通过引线键合将两者进行电气连接，接着再进行陶瓷或金属封装以完成集成，该种方案的缺点一是由于两者之间的电连接由较长引线实现，会引入较多干扰信号，进而导致系统整体性能下降，二是由于MEMS器件一般是大小为微米数量级的可动部件，这些部件较为脆弱，因此封装集成时不能采用塑料封装，而需采用陶瓷或金属封装，这样封装所占成本相对较高，封装成本可比MEMS器件本身成本高出10～100倍。
因此，如何解决现有技术存在的缺点以实现低成本集成化方案已成为本领域技术人员亟待解决的技术课题。
发明内容
本发明的目的在于提供一种可减少封装成本的微机电系统(MEMS)器件与集成电路的集成方法，以实现MEMS器件的圆片级集成及封装，并减小最终封装的体积。
本发明的另一目的在于微机电系统(MEMS)器件与集成电路的集成芯片，使MEMS器件与集成电路之间的电气连接通路短，以有效减小杂散电容与耦合电感，还可采用塑料封装而降低封装成本。
为了达到上述目的及其他目的，本发明提供一种可减小封装成本的微机电系统(MEMS)器件与集成电路的集成方法，包括步骤：1)分别提供一具有微机电系统器件的第一芯片及一具有与所述微机电系统器件对应的集成电路的第二芯片，其中，所述第一芯片具有第一电气连接点，所述第二芯片上具有第二电气连接点，且当所述第一芯片覆盖于所述第二芯片上时所述第一电气连接点与所述第二电气连接点相互对应；2)在所述第一电气连接点上生成第一附加导电点，同时在所述第一芯片上环绕所述微机电系统器件生成一第一封装环；3)在所述第二电气连接点上生成第二附加导电点，同时在所述第二芯片上生成一第二封装环，且当所述第一芯片覆盖于所述第二芯片上时所述第二封装环与所述第一封装环相对应：4)将所述第一芯片与所述第二芯片对接，并使所述第一附加导电点与所述第二附加导电点融合对接以完成所述微机电系统器件与所述集成电路的电气连接，同时，使所述第一封装环和所述第二封装环融合对接以将所述微机电系统器件密封于环内。
当所述第一芯片位于第一圆片上，所述第二芯片位于第二圆片上时，所述微机电系统器件与集成电路的集成方法还包括对对接后的所述第一圆片及第二圆片进行切割以得到单个集成芯片，并对所述单个集成芯片进行常规塑料封装的步骤。
所述第一电气连接点及第一附加导电点可处于所述第一封装环内；所述第一附加导电点由第三球下冶金层(under bump metallurgy，UBM)所形成；所述第二附加导电点为由在所述第二电气连接点上生成的第四UBM层及在所述第四UBM层上生成的第二焊料层形成的焊料球。
步骤2)也可进一步包括步骤：(1)在所述第一芯片上环绕所述微机电系统器件生成一第一金属环；(2)在所述第一金属环上生成第一UBM层以形成由所述第一金属环及所述第一UBM层组成的第一封装环。
所述第一UBM层可包括生成于所述第一金属环上的第一黏附层、生成于所述第一黏附层上的第一扩散阻挡层、生成于所述第一扩散阻挡层上的第一浸润层及生成于所述第一浸润层上的第一氧化阻挡层；所述第一黏附层的材料可为铬、钛及钛钨中的一种或多种；所述第一扩散阻挡层的材料为铅、铂及铜中的一种或多种；所述第一浸润层的材料为铜、金及镍中的一种或多种；所述第一氧化阻挡层的材料为金；可采用蒸发、电镀、化学镀及印刷中的一种方法分别形成所述第一黏附层、所述第一扩散阻挡层、所述第一浸润层及第一氧化阻挡层。
步骤3)也可进一步包括步骤：(1)在所述第二芯片上生成一与所述第一金属环相对应的第二金属环；(2)在所述第二金属环上生成第二UBM层；(3)在所述第二UBM层生成第一焊料层以形成由所述第二金属环、所述第二UBM层及所述第一焊料层组成的第二封装环。
所述第二UBM层可包括生成于所述第二金属环上的第二黏附层、生成于所述第二黏附层上的第二扩散阻挡层、生成于所述第二扩散阻挡层上的第二浸润层及生成于所述第二浸润层上的第二氧化阻挡层；所述第一焊料层的材料为锡银铜金属混合物、锡铜镍、及锡金金属混合物中的一种。
本发明还提供一种微机电系统器件与集成电路的集成芯片，包括第一芯片及与所述第一芯片相对接的第二芯片，其中，所述第一芯片包括微机电系统器件、第一导电融合点及环绕所述微机电系统器件生成的第一封装环，所述第二芯片包括与所述微机电系统器件相对应的集成电路、与所述第一导电融合点融合对接的第二导电融合点、及与所述第一封装环融合对接以将所述微机电系统器件密封于环内的第二封装环。
所述第一导电融合点可处于所述第一封装环内；所述第一导电融合点可包括生长于所述第一芯片上的第一电气连接点及生长于所述第一电气连接点上的第一附加导电点；所述第一附加导电点可由第三UBM层所形成。
所述第二导电融合点可包括生长于所述第二芯片上的第二电气连接点及生长于所述第二电气连接点上的第二附加导电点；所述第二附加导电点可为由生长于所述第二电气连接点上的第四UBM层及生长于所述第四UBM层上的第二焊料层形成的焊料球。
所述第一封装环可包括在所述第一芯片上环绕所述微机电系统器件生成的第一金属环及生长于所述第一金属环上的第一UBM层；所述第一UBM层可包括生成于所述第一金属环上的第一黏附层、生成于所述第一黏附层上的第一扩散阻挡层、生成于所述第一扩散阻挡层上的第一浸润层及生成于所述第二浸润层上的第二氧化阻挡层；所述第一黏附层的材料可为铬、钛及钛钨中的一种或多种；所述第一扩散阻挡层的材料为铅、铂及铜中的一种或多种；所述第一浸润层的材料为铜、金及镍中的一种或多种；所述第一氧化阻挡层的材料为金；可采用蒸发、电镀、化学镀、及印刷中的一种方法分别形成所述第一黏附层、所述第一扩散阻挡层、所述第一浸润层及第一氧化阻挡层。
所述第二封装环包括生长于所述第二芯片上的第二金属环、生长于所述第二金属环上的第二UBM层及生长于所述第二UBM层的第一焊料层；所述第二UBM层可包括生成于所述第二金属环上的第二黏附层、生成于所述第二黏附层上的第二扩散阻挡层、生成于所述第二扩散阻挡层上的第二浸润层及生成于所述第二浸润层上的第二氧化阻挡层；所述第一焊料层的材料可为锡银铜金属混合物、锡铜镍、及锡金金属混合物中的一种。
综上所述，本发明的微机电系统器件与集成电路的集成方法及集成芯片可减小封装成本，实现MEMS器件的圆片级集成及封装，减小最终封装的体积，同时还能缩短MEMS器件与集成电路之间的电气连接通路，有效减小杂散电容与耦合电感，还可采用塑料封装而降低封装成本。
附图说明
图1为本发明的微机电系统器件与集成电路的集成方法提供的第二圆片俯视图。
图2为本发明的微机电系统器件与集成电路的集成方法提供的第二芯片剖面示意图。
图3为本发明的微机电系统器件与集成电路的集成方法提供的第二芯片俯视图。
图4为本发明的微机电系统器件与集成电路的集成方法提供的第一圆片俯视图。
图5为本发明的微机电系统器件与集成电路的集成方法提供的第一芯片俯视图。
图6为本发明的微机电系统器件与集成电路的集成方法提供的第一芯片剖视图。
图7为本发明的微机电系统器件与集成电路的集成方法第一圆片与第二圆片对接示意图。
图8为本发明的微机电系统器件与集成电路的集成方法第一芯片与第二芯片对接示意图。
图9为本发明的微机电系统器件与集成电路的集成方法第一芯片与第二芯片对接前的剖视图。
图10为本发明的微机电系统器件与集成电路的集成方法第一芯片与第二芯片对接后的剖视图。
图11为本发明的微机电系统器件与集成电路的集成方法第一圆片与第二圆片对接后切割第一圆片的示意图。
图12为本发明的微机电系统器件与集成电路的集成方法第一芯片与第二芯片对接后切割第二圆片示意图。
图13为本发明的微机电系统器件与集成电路的集成方法第一芯片与第二芯片对接后完全切割后的剖面示意图。
具体实施方式
以下将通过具体实施例详细说明本发明的微机电系统器件与集成电路的集成方法及所形成的集成芯片。
请参阅图1及图13，本发明的微机电系统器件与集成电路的集成方法主要包括以下步骤：
第一步：分别提供一第一圆片201及一第二圆片101，如图4至6所示，所述第一圆片201上具有多个第一芯片即微机电系统器件单元205，每一微机电系统器件单元205其由3层组成，最下层为硅衬底208，硅衬底208上有氧化硅层216，氧化硅层216上有器件层206，通过光刻及刻蚀的方法得到窄槽219从而形成了一种MEMS器件例如梳齿电容式加速度计202，所述加速度计202的质量块上生成有释放孔215，悬挂质量块的固定梁214一端具有支点222，所述加速度计202设有两个第一电气连接点207，导线206将所述加速度计的梳齿221与相应的各第一电气连接点207相连接。再如图1至图3所示，所述第二圆片101上具有多个采用常规集成电路工艺生长于基片117上的第一芯片即集成电路单元106，每一个集成电路单元106都包含与所述梳齿电容式加速度计202对应的集成电路102、及用于同外部电路连接的金属压点104，集成电路102通过金属107与金属压点104相连接，每一个集成电路单元106还包括两个第二电气连接点105，同时当所述第一圆片201覆盖于所述第二圆片101上时，各第一电气连接点207与相应各第二电气连接点105相互对应。
第二步：在各第一电气连接点207上分别生成相应的第一附加导电点209，同时在所述微机电系统器件单元205上环绕所述梳齿电容式加速度计202生成一第一封装环218，各第一电气连接点207为金属，在本实施方式中，各第一电气连接点207及各第一附加导电点209处于所述第一封装环203内，此外，也可根据实际情况将各第一电气连接点207及各第一附加导电点209处于所述第一封装环218外，或部分第一电气连接点207及相应第一附加导电点209处于所述第一封装环203内，而其余各第一电气连接点207及相应第一附加导电点209处于所述第一封装环218外，各第一附加导电点209由第三UBM(under bump metallurgy)层所形成，所述第三UBM层的结构容后陈述。若所述第一封装环218由第一金属环203及第一UBM层组成时，生成所述第一封装环218包括以下步骤：
1)环绕所述梳齿电容式加速度计202生成一第一金属环203。
2)在所述第一金属环203上生成第一UBM层，其中，所述第一UBM层由黏附层213、扩散阻挡层212、浸润层211、及氧化阻挡层210组成，黏附层213的作用是使整个第一封装环218与第一金属环203保持紧密连接且不易脱落，黏附层213可为Cr、Ti、TiW等金属中的一种或多种，扩散阻挡层212的作用是防止浸润层211材料扩散至所述第一芯片201中，其可用Pb、Pt、Cu等金属中的一种或多种，浸润层211可防止黏附层213及扩散阻挡层212氧化，其通常选用Cu、Au、Ni金属中的一种或多种，氧化阻挡层210可用金(Au)，形成第一UBM层包含的各层的方法可采用蒸发、电镀、化学镀、印刷等多种方法，例如先在所述梳齿电容式加速度计202上涂布光刻胶后光刻以得到第一封装环218图形，接着溅射第一UBM各层所需金属，然后用剥离工艺将光刻胶以及胶上金属去除得到第一UBM层图形。所述第三UBM层的结构与前述第一UBM层的结构相同，故不再重述。在本实施方式中，当所述第一UBM层及所述第三UBM层制作完毕后会被涂布光刻胶进行光刻以保护所述第一UBM层及所述第三UBM层，接着对梳齿电容式加速度计202进行释放工艺，即将氢氟酸通过窄槽219及释放孔215去腐蚀二氧化硅层216，以在质量块及梳齿221下方形成空气隙220使得质量块可以自由活动。此外，所述第一封装环218也可采用其他结构，例如其可为采用旋涂法或者喷涂法生成的有机物质环。
第三步：在各第二电气连接点105上生成相应各第二附加导电点，同时在所述集成电路单元106上生成各第二封装环108，且当所述第一圆片201覆盖于所述第二圆片101上时各第二封装环108与各第一封装环218相互对应，其中，各第二电气连接点105为金属，各第二附加导电点为由在各第二电气连接点105上生成的各第四UBM层及在所述第四UBM层上生成的各第二焊料层115形成的焊料球116，各第四UBM层分别由黏附层111、扩散阻挡层112、浸润层113、及氧化阻挡层114组成，黏附层111的作用是使整个第二附加导电点与第二电气连接点105保持紧密连接且不易脱落，黏附层111可为Cr、Ti、TiW等金属，扩散阻挡层112的作用是防止浸润层113、第二焊料层115材料扩散至所述第二芯片101中，其可用Pb、Pt、Cu等金属，浸润层113则一方面防止黏附层111、扩散阻挡层112氧化，一方面能与第二焊料层115形成良好的浸润，该层通常选用Cu、Au、Ni等金属，氧化阻挡层114可用金Au，第二焊料层115可采用锡银铜(Sn Ag Cu)金属混合物或锡铜镍(Sn Cu Ni)或锡金(Sn Au)等金属混合物，当各第二封装环108分别由第二金属环103、第二UBM层及第一焊料层组成时，其生成步骤如下：
1)在所述集成电路单元106上生成一与各第一金属环203相对应的第二金属环103。
2)在各第二金属环103上生成第二UBM层，由于第二UBM层与所述第四UBM层结构类似，其也是由生成于所述第二金属环103上的第二黏附层、生成于所述第二黏附层上的第二扩散阻挡层、生成于所述第二扩散阻挡层上的第二浸润层及生成于所述第二浸润层上的第二氧化阻挡层组成，形成各层的方法也可采用蒸发、电镀、化学镀、印刷等多种方法。如图2所示，先在所述集成电路单元106的绝缘层109及钝化层110涂布光刻胶后光刻以得到第二金属环103以及第二附加导电点的图形，接着溅射UBM各层所需金属，然后用剥离工艺将光刻胶以及胶上金属去除得到各UBM图形。
3)在所述第二UBM层生成第一焊料层，第一焊料层与第二焊料层115采用的材料相同，当各UBM图形生成后，继续利用光刻以及电镀的方法及可得到第二焊料层的图形，再在合适的温度下回流即可得到各第二封装环108及焊料球的最终形状。
此外，各第二封装环108也可采用其他结构，例如其可为采用旋涂法或者喷涂法生成的有机物质环。
第四步：如图7所示，将所述第一圆片201与所述第二圆片101对接，并使所述第一附加导电点209与所述第二附加导电点即焊料球116融合对接以完成每一微机电系统器件单元205与相应集成电路单元106的电气连接，同时，使所述第一封装环218和所述第二封装环108融合对接以将所述微机电系统器件密封于环内，当所述第一封装环218和所述第二封装环108采用UBM层时，如图8及9所示，对接时需将所述第二封装环108与所述第一封装环218、及焊料球116与所述第一附加导电点209对准，然后施加一定的压力及温度后，如图10所示，焊料球116的第二焊料层115与所述第一附加导电点209融合后发生形变由球状变为黏合体302，同时，所述第二封装环108的第一焊料层115与所述第一封装环218的浸润层211及氧化阻挡层210融合后发生形变成为黏合体301，如此梳齿电容式加速度计202通过导线206、第一电气连接点207、第一附加导电点209、黏合体302、第二电气连接点105与集成电路102实现了电气连接，同时黏合体301也形成了一堵焊料墙将梳齿电容式加速度计202封在一密闭腔体303内，密闭腔体303内的气氛以及压力可在第一圆片201与第二圆片101对接时予以设定。
此外，当所述第二封装环108与所述第一封装环218都为有机物质环时，其融合方式与前述融合方式类似，故不再重述，本领域技术人员可根据实际情况采用不同的温度及压力使两者融合密封。
第五步：当第一圆片201与第二圆片101对接完成后需要进行划片以得到单个集成器件，因此可先对第一圆片201进行划片而不是划第二圆片101，如图11所示，接着对第二圆片101划片，划片位置接近焊料墙，这样可得到单个的集成器件401，并且露出了电路芯片上的金属压点104，如图12、13所示，然后对每一单个的集成器件进行常规的塑料封装即可得到最终成品。
需注意的是，本领域技术人员也可根据实际情况将本发明的微机电系统器件与集成电路的集成方法包含的各步骤融合入MEMS器件及集成电路的生成过程中，而非完全按照本发明的步骤依序进行，例如，可在制作第一电气连接点及第二电气连接点时同步生成第一金属环及第二金属环等。
此外，本发明还提供微机电系统器件与集成电路的集成芯片401包括：第一芯片即微机电系统器件单元205及第二芯片即集成电路单元106。
所述微机电系统器件单元205包括微机电系统器件(例如梳齿电容式加速度计202)、第一导电融合点及环绕所述微机电系统器件生成的第一封装环203，其中，所述第一导电融合点处于所述第一封装环218内，此外，其也可设置在所述第一封装环218外，其包括生长于所述微机电系统器件单元205上的第一电气连接点及生长于所述第一电气连接点207上的第一附加导电点209，在本实施方式中，所述第一附加导电点209由一UBM层所形成的，UBM层的结构前述已有详细说明，在此不再详述。所述第一封装环218可为采用旋涂法或者喷涂法所生成的有机物质环，也可为由环绕所述微机电系统器件生成的第一金属环203及生长于所述第一金属环203上的第一UBM层构成，所述第一UBM层可由黏附层213、扩散阻挡层212、浸润层211、及氧化阻挡层210组成。黏附层213可为Cr、Ti、TiW等金属中的一种或多种，扩散阻挡层212的作用是防止浸润层211材料扩散至所述第一芯片201中，其可用Pb、Pt、Cu等金属中的一种或多种，浸润层211可防止黏附层213及扩散阻挡层212氧化，其通常选用Cu、Au、Ni金属中的一种或多种，氧化阻挡层210可用金(Au)，形成第一UBM层包含的各层的方法可采用蒸发、电镀、化学镀、印刷等多种方法。
所述集成电路单元106与所述微机电系统器件单元205相对接，其包括与所述梳齿电容式加速度计202相对应的集成电路102、与所述第一导电融合点融合对接的第二导电融合点、及与所述第一封装环218融合对接以将所述微机电系统器件密封于环内的第二封装环108，其中，所述第二导电融合点包括生长于所述梳齿电容式加速度计202上的第二电气连接点及生长于所述第二电气连接点105上的第二附加导电点，所述第二附加导电点为由生长于所述第二电气连接点105上的第四UBM层及生长于所述第四UBM层上的第二焊料层115形成的焊料球218，第四UBM层分别由黏附层111、扩散阻挡层112、浸润层113、及氧化阻挡层114组成，所述第二封装环108可为采用旋涂法或者喷涂法所生成的有机物质环，也可为由生长于所述第二芯片上的第二金属环、生长于所述第二金属环上的第二UBM层及生长于所述第二UBM层的第一焊料层组成，所述第二UBM层包括生成于所述第二金属环上的第二黏附层、生成于所述第二黏附层上的第二扩散阻挡层、生成于所述第二扩散阻挡层上的第二浸润层及生成于所述第二浸润层上的第二氧化阻挡层，所述第一焊料层的材料为锡银铜金属混合物、锡铜镍或锡金等金属混合物。
综上所述，本发明的微机电系统(MEMS)器件与集成电路的集成方法及集成芯片具有较多优点：
第一，可以实现MEMS器件的圆片级集成及封装。
第二，由于划片在MEMS器件被密封后进行可解决MEMS器件可动部分在划片时易于受损的问题，避免了采用激光等昂贵的划片方法，节约了成本。
第三，实现集成化，MEMS器件与集成电路相互对接可使两者之间的电气连接通路短，有效减小杂散电容与耦合电感。
第四，可在集成时完成对MEMS器件的真空密封或将MEMS器件密闭在某些特定惰性气体中。
第五，由于MEMS器件被密闭在腔中，最终封装可以采用塑料封装方式，而非昂贵的金属或陶瓷封装，降低了封装成本。
第六，对一些需要防电磁干扰的MEMS器件，该种集成化方案能提供有效的电磁屏蔽效。
第七，可有效减小最终封装的体积。
以上所述的实施例仅为阐述本发明的技术思想和特点，其目的在于使熟知此项技术的人士能够了解本发明的内容并据以实施，但并不能作为本发明的保护范围，即凡是依据本发明所揭示的精神而加以修饰或变化，仍应认为纳入本发明的保护范围。本发明要求保护的范围以所附权利要求书界定的范围为准。

Claims (38)

1.一种微机电系统器件与集成电路的集成方法，其特征在于包括步骤：
1)分别提供一具有微机电系统器件的第一芯片及一具有与所述微机电系统器件对应的集成电路的第二芯片，其中，所述第一芯片具有第一电气连接点，所述第二芯片上具有第二电气连接点，且当所述第一芯片覆盖于所述第二芯片上时所述第一电气连接点与所述第二电气连接点相互对应；
2)在所述第一电气连接点上生成第一附加导电点，同时在所述第一芯片上环绕所述微机电系统器件生成一第一封装环；
3)在所述第二电气连接点上生成第二附加导电点，同时在所述第二芯片上生成一第二封装环，且当所述第一芯片覆盖于所述第二芯片上时所述第二封装环与所述第一封装环相对应；
4)将所述第一芯片与所述第二芯片对接，并使所述第一附加导电点与所述第二附加导电点融合对接以完成所述微机电系统器件与所述集成电路的电气连接，同时，使所述第一封装环和所述第二封装环融合对接以将所述微机电系统器件密封于环内。
2.如权利要求1所述的微机电系统器件与集成电路的集成方法，其特征在于：当所述第一芯片位于第一圆片上，所述第二芯片位于第二圆片上时，还包括对对接后的所述第一圆片及第二圆片进行切割以得到单个集成芯片，并对所述单个集成芯片进行常规塑料封装的步骤。
3.如权利要求1所述的微机电系统器件与集成电路的集成方法，其特征在于：所述第一电气连接点及第一附加导电点处于所述第一封装环内。
4.如权利要求1所述的微机电系统器件与集成电路的集成方法，其特征在于：在步骤2)中，生成的所述第一封装环为有机物质环。
5.如权利要求4所述的微机电系统器件与集成电路的集成方法，其特征在于：所述有机物质环为采用旋涂法或者喷涂法所生成。
6.如权利要求1所述的微机电系统器件与集成电路的集成方法，其特征在于：所述第二封装环为有机物质环。
7.如权利要求6所述的微机电系统器件与集成电路的集成方法，其特征在于：所述有机物质环为采用旋涂法或者喷涂法所生成。
8.如权利要求1所述的微机电系统器件与集成电路的集成方法，其特征在于步骤2)进一步包括步骤：
(1)在所述第一芯片上环绕所述微机电系统器件生成一第一金属环；
(2)在所述第一金属环上生成第一球下冶金层以形成由所述第一金属环及所述第一球下冶金层组成的第一封装环。
9.如权利要求8所述的微机电系统器件与集成电路的集成方法，其特征在于：所述第一球下冶金层包括生成于所述第一金属环上的第一黏附层、生成于所述第一黏附层上的第一扩散阻挡层、生成于所述第一扩散阻挡层上的第一浸润层及生成于所述第一浸润层上的第一氧化阻挡层。
10.如权利要求9所述的微机电系统器件与集成电路的集成方法，其特征在于：所述第一黏附层的材料为铬、钛、及钛钨中的一种或多种。
11.如权利要求9所述的微机电系统器件与集成电路的集成方法，其特征在于：所述第一扩散阻挡层的材料为铅、铂、及铜中的一种或多种。
12.如权利要求9所述的微机电系统器件与集成电路的集成方法，其特征在于：所述第一浸润层的材料为铜、金、及镍中的一种或多种。
13.如权利要求9所述的微机电系统器件与集成电路的集成方法，其特征在于：所述第一氧化阻挡层的材料为金。
14.如权利要求9所述的微机电系统器件与集成电路的集成方法，其特征在于：采用蒸发、电镀、化学镀、及印刷中的一种方法分别形成所述第一黏附层、所述第一扩散阻挡层、所述第一浸润层及第一氧化阻挡层。
15.如权利要求8至14任一所述的微机电系统器件与集成电路的集成方法，其特征在于所述步骤3)进一步包括步骤：
(1)在所述第二芯片上生成一与所述第一金属环相对应的第二金属环；
(2)在所述第二金属环上生成第二球下冶金层；
(3)在所述第二球下冶金层生成第一焊料层以形成由所述第二金属环、所述第二球下冶金层及所述第一焊料层组成的第二封装环。
16.如权利要求15所述的微机电系统器件与集成电路的集成方法，其特征在于：所述第二球下冶金层包括生成于所述第二金属环上的第二黏附层、生成于所述第二黏附层上的第二扩散阻挡层、生成于所述第二扩散阻挡层上的第二浸润层及生成于所述第二浸润层上的第二氧化阻挡层。
17.如权利要求15所述的微机电系统器件与集成电路的集成方法，其特征在于：所述第一焊料层的材料为锡银铜金属混合物、锡铜镍、及锡金金属混合物中的一种。
.如权利要求1所述的微机电系统器件与集成电路的集成方法，其特征在于：所述第一附加导电点由第三球下冶金层层所形成。
19.如权利要求1所述的微机电系统器件与集成电路的集成方法，其特征在于：所述第二附加导电点为由在所述第二电气连接点上生成的第四球下冶金层及在所述第四球下冶金层上生成的第二焊料层形成的焊料球。
20.一种微机电系统器件与集成电路的集成芯片，其特征在于包括：
第一芯片，其包括微机电系统器件、第一导电融合点及环绕所述微机电系统器件生成的第一封装环，其中，所述第一导电融合点处于所述第一封装环内；
与所述第一芯片相对接的第二芯片，其包括与所述微机电系统器件相对应的集成电路、与所述第一导电融合点融合对接的第二导电融合点、及与所述第一封装环融合对接以将所述微机电系统器件密封于环内的第二封装环。
21.如权利要求20所述的微机电系统器件与集成电路的集成芯片，其特征在于：所述第一导电融合点包括生长于所述第一芯片上的第一电气连接点及生长于所述第一电气连接点上的第一附加导电点。
22.如权利要求21所述的微机电系统器件与集成电路的集成芯片，其特征在于：所述第一附加导电点由第三球下冶金层所形成。
23.如权利要求20所述的微机电系统器件与集成电路的集成芯片，其特征在于：所述第二导电融合点包括生长于所述第二芯片上的第二电气连接点及生长于所述第二电气连接点上的第二附加导电点。
24.如权利要求23所述的微机电系统器件与集成电路的集成芯片，其特征在于：所述第二附加导电点为由生长于所述第二电气连接点上的第四球下冶金层及生长于所述第四球下冶金层上的第二焊料层形成的焊料球。
25.如权利要求20所述的微机电系统器件与集成电路的集成芯片，其特征在于：所述第一封装环为有机物质环。
26.如权利要求25所述的微机电系统器件与集成电路的集成芯片，其特征在于：所述有机物质环为采用旋涂法或者喷涂法所生成。
27.如权利要求20所述的微机电系统器件与集成电路的集成芯片，其特征在于：所述第二封装环为有机物质环。
28.如权利要求27所述的微机电系统器件与集成电路的集成芯片，其特征在于：所述有机物质环为采用旋涂法或者喷涂法所生成。
Figure C2007100443240005C1
.如权利要求20所述的微机电系统器件与集成电路的集成芯片，其特征在于：所述第一封装环包括在所述第一芯片上环绕所述微机电系统器件生成第一金属环及生长于所述第一金属环上的第一球下冶金层。
.如权利要求29所述的微机电系统器件与集成电路的集成芯片，其特征在于：所述第一球下冶金层包括生成于所述第一金属环上的第一黏附层、生成于所述第一黏附层上的第一扩散阻挡层、生成于所述第一扩散阻挡层上的第一浸润层及生成于所述第一浸润层上的第一氧化阻挡层。
Figure C2007100443240005C3
.如权利要求30所述的微机电系统器件与集成电路的集成芯片，其特征在于：所述第一黏附层的材料为铬、钛、及钛钨中的一种或多种。
Figure C2007100443240005C4
.如权利要求30所述的微机电系统器件与集成电路的集成芯片，其特征在于：所述第一扩散阻挡层的材料为铅、铂、及铜中的一种或多种。
Figure C2007100443240005C5
.如权利要求30所述的微机电系统器件与集成电路的集成芯片，其特征在于：所述第一浸润层的材料为铜、金、及镍中的一种或多种。
.如权利要求30所述的微机电系统器件与集成电路的集成芯片，其特征在于：所述第一氧化阻挡层的材料为金。
Figure C2007100443240005C7
.如权利要求30所述的微机电系统器件与集成电路的集成芯片，其特征在于：采用蒸发、电镀、化学镀、及印刷中的一种方法分别形成所述第一黏附层、所述第一扩散阻挡层、所述第一浸润层及第一氧化阻挡层。
Figure C2007100443240005C8
.如权利要求29至35任一所述的微机电系统器件与集成电路的集成芯片，其特征在于：所述第二封装环包括生长于所述第二芯片上的第二金属环、生长于所述第二金属环上的第二球下冶金层及生长于所述第二球下冶金层的第一焊料层。
Figure C2007100443240005C9
.如权利要求36所述的微机电系统器件与集成电路的集成芯片，其特征在于：所述第二球下冶金层包括生成于所述第二金属环上的第二黏附层、生成于所述第二黏附层上的第二扩散阻挡层、生成于所述第二扩散阻挡层上的第二浸润层及生成于所述第二浸润层上的第二氧化阻挡层。
Figure C2007100443240005C10
.如权利要求36所述的微机电系统器件与集成电路的集成芯片，其特征在于：所述第一焊料层的材料为锡银铜金属混合物、锡铜镍、及锡金金属混合物中的一种。
CN200710044324A 2007-07-27 2007-07-27 微机电系统器件与集成电路的集成方法及集成芯片 Active CN100594595C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200710044324A CN100594595C (zh) 2007-07-27 2007-07-27 微机电系统器件与集成电路的集成方法及集成芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200710044324A CN100594595C (zh) 2007-07-27 2007-07-27 微机电系统器件与集成电路的集成方法及集成芯片

Publications (2)

Publication Number Publication Date
CN101355038A CN101355038A (zh) 2009-01-28
CN100594595C true CN100594595C (zh) 2010-03-17

Family

ID=40307767

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710044324A Active CN100594595C (zh) 2007-07-27 2007-07-27 微机电系统器件与集成电路的集成方法及集成芯片

Country Status (1)

Country Link
CN (1) CN100594595C (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102540916B (zh) * 2010-12-21 2016-04-06 新奥科技发展有限公司 能源终端芯片
KR101307436B1 (ko) 2011-11-10 2013-09-12 (주)유우일렉트로닉스 Ｍｅｍｓ 센서 패키징 및 그 방법
CN103922267A (zh) * 2013-01-10 2014-07-16 深迪半导体(上海)有限公司 一种基于mems的惯性传感器生产及晶圆级封装工艺
JP2014187354A (ja) * 2013-02-21 2014-10-02 Ricoh Co Ltd デバイス、及びデバイスの作製方法
CN103227161B (zh) * 2013-05-15 2016-08-17 中国电子科技集团公司第四十三研究所 一种电子产品用焊接基片及其制备方法
CN104401929B (zh) * 2014-11-20 2016-05-11 上海华虹宏力半导体制造有限公司 用于融合键合晶片的键合结构及锚点结构
US9502248B1 (en) * 2015-10-16 2016-11-22 Infineon Technologies Ag Methods for making a semiconductor chip device
CN106145026B (zh) * 2016-06-30 2018-03-27 清华大学 用于mems的气密性封装结构和封装方法
US10483221B2 (en) 2017-10-30 2019-11-19 Micron Technology, Inc. 3DI solder cup
US20200385263A1 (en) * 2019-06-06 2020-12-10 Solid State System Co., Ltd. Package structure of micro-electro-mechanical-system (mems) microphone package and packaging method thereof

Also Published As

Publication number Publication date
CN101355038A (zh) 2009-01-28

Similar Documents

Publication Publication Date Title
CN100594595C (zh) 微机电系统器件与集成电路的集成方法及集成芯片
CN101533832A (zh) 微机电系统器件与集成电路的集成芯片及集成方法
CN101243010B (zh) 集成电路传感器的封装及其制造方法
CN102194781B (zh) 影像感测元件封装构件及其制作方法
US6965168B2 (en) Micro-machined semiconductor package
US20040259325A1 (en) Wafer level chip scale hermetic package
US8508039B1 (en) Wafer scale chip scale packaging of vertically integrated MEMS sensors with electronics
US20030230798A1 (en) Wafer level MEMS packaging
CN101233073B (zh) 微机电系统封装和互连
CN103377956B (zh) 封装结构与基材的接合方法
US20020001873A1 (en) Chip scale surface-mountable packaging method for electronic and MEMS devices
US20110241196A1 (en) Compliant spring interposer for wafer level three dimensional (3d) integration and method of manufacturing
EP2388816A1 (en) Semiconductor sensor device, method of manufacturing semiconductor sensor device, package, method of manufacturing package, module, method of manufacturing module, and electronic device
JP2001237334A (ja) マイクロシステムをインサイチュで気密的にカプセル封入する方法
CN102530824B (zh) 具微机电元件的封装结构及其制法
WO2008023465A1 (en) Microelectronic machine mechanism device, and its manufacturing method
JP2007036060A (ja) 半導体装置及びその製造方法
CN106744646A (zh) Mems芯片封装结构以及封装方法
CN104445046A (zh) 新型晶圆级mems芯片封装结构及其封装方法
JPWO2008023826A1 (ja) 半導体装置及びその製造方法
US7262498B2 (en) Assembly with a ring and bonding pads formed of a same material on a substrate
CN109037188A (zh) 半导体装置封装
CN107445135A (zh) 半导体器件及其封装方法
KR100874588B1 (ko) 전기적 특성 평가가 가능한 플립칩 및 이것의 제조 방법
CN106744647A (zh) Mems芯片封装结构以及封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SUZHOU MEMSENSING MICROSYSTEMS TECHNOLOGY CO., LTD

Free format text: FORMER OWNER: LI GANG

Effective date: 20100601

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201203 ROOM 5116, NO.151, KEYUAN ROAD,ZHANGJIANG, PUDONG, SHANGHAI CITY TO: 215213 213B, BUILDING A2, BIO NANO PARK, NO.218, XINGHU STREET, SUZHOU INDUSTRY PARK DISTRICT, SUZHOU CITY, JIANGSU PROVINCE

TR01 Transfer of patent right

Effective date of registration: 20100601

Address after: Suzhou City, Jiangsu province 215213 Industrial Park Suzhou Xinghu street BioBAY No. 218 A2 213B

Patentee after: Suzhou MEMSensing Microsystems Co., Ltd.

Address before: Pudong Zhangjiang 201203 Keyuan Road Shanghai City No. 151 room 5116

Patentee before: Li Gang

CP03 Change of name, title or address

Address after: 215100 NW-09 building 99, Jinji Lake Avenue, Suzhou Industrial Park, Jiangsu, 102

Patentee after: MEMSENSING MICROSYSTEMS (SUZHOU, CHINA) CO., LTD.

Address before: Suzhou City, Jiangsu province 215213 Industrial Park Suzhou Xinghu street BioBAY No. 218 A2 213B

Patentee before: Suzhou MEMSensing Microsystems Co., Ltd.

CP03 Change of name, title or address