CN103227161B - 一种电子产品用焊接基片及其制备方法 - Google Patents

一种电子产品用焊接基片及其制备方法 Download PDF

Info

Publication number
CN103227161B
CN103227161B CN201310179387.7A CN201310179387A CN103227161B CN 103227161 B CN103227161 B CN 103227161B CN 201310179387 A CN201310179387 A CN 201310179387A CN 103227161 B CN103227161 B CN 103227161B
Authority
CN
China
Prior art keywords
layer
gold
substrate
thin film
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310179387.7A
Other languages
English (en)
Other versions
CN103227161A (zh
Inventor
汪涛
李佳
李林森
宋泽润
余传杰
赵兹君
陶允刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 43 Research Institute
Original Assignee
CETC 43 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 43 Research Institute filed Critical CETC 43 Research Institute
Priority to CN201310179387.7A priority Critical patent/CN103227161B/zh
Publication of CN103227161A publication Critical patent/CN103227161A/zh
Application granted granted Critical
Publication of CN103227161B publication Critical patent/CN103227161B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent

Abstract

本发明公开了一种电子产品用焊接基片，包括基板，基板上设有金属化图形层，金属化图形层上设有金锡薄膜层，金锡薄膜层与金属化图形层之间设有阻挡层，阻挡层为单层金属膜层或者为复合金属膜层；金锡薄膜层为金锡合金层，或者为金层与锡层交替复合的多层结构。本发明的薄膜基片图形线条精度高、膜层表面平整度好，不需要预制焊料可直接将芯片进行焊接定位，能够保证芯片的安装定位精度，适用于大功率LED光通信等光电产品。同时，本发明的薄膜基板中金锡量的配比可根据衬底薄膜基板上需焊接芯片的不同，而采用合适的组份比例，使芯片的焊接性能更好。

Description

一种电子产品用焊接基片及其制备方法
技术领域
本发明涉及微电子及光电子产品及领域，具体涉及用于光电通信、大功率激光器以及LED电路模块的衬底基板，采用薄膜工艺制备金锡合金薄膜做为焊料的电子产品用焊接基片及其制备方法。
背景技术
在大功率微电子器件制造工艺中，产品的功能越来越强、集成度越来越高、尺寸越来越小，功率密度越来越高，散热问题越来越突出成为产品的瓶颈。考虑到芯片在工作中产生的大热量，其结构需要有一个良好的散热通道，通常是采用钎料合金把芯片钎焊在管壳上来建立该通道。常用的钎料有2种，即SnPb系合金钎料和Au合金钎料。金基钎料比锡基或铅基钎料有较优良的热导性和较高的熔点。此外，在功率器件中，钎接头抗热疲劳特性亦是人们关注的问题，与高铅钎料相比，金基钎料具有较高的抗热疲劳性能，因此，金基钎料是性能优良的微电子器件封装用材料。常用金基钎料有AuSi、AuGe、AuSn等焊料，AuSn20合金钎料是在熔点28O～360℃ 内唯一可以替代高熔点铅基合金的钎料。金锡合金焊料具有钎焊温度适中、高的机械强度、无需助焊剂、具有良好的浸润性且对镀金层无铅锡焊料的浸蚀现象以及低粘滞性等突出优点，广泛应用于LED、激光器和光通信行业等光电子封装和高可靠性军用电子器件焊接，是光电子封装的最佳焊料，金锡合金已逐渐成为用于光电器件封装最好的一种钎焊材料。
近几年光电通信的市场呈现快速增长的趋势，且技术要求越来越高，例如高端的光通信领域，对芯片的安装定位精度要求控制在微米级，而采用预制焊料和印制等方法制备的焊料图形精度无法满足，涂敷工艺和预制焊料只能制作固定比例的合金，且只能制作较厚的合金，涂覆工艺在安装芯片时要先在基片上手工涂覆焊料，然后再将芯片焊接上，工序复杂焊料量控制精度低，预制焊料由于合金焊料较厚使焊料图形精度低，导致芯片的焊接定位精度也较低。
发明内容
本发明的目的在于提供一种不需要涂敷和预制焊料可直接将芯片进行焊接定位，焊料图形精度高且能够保证芯片的安装定位精度的电子产品用焊接基片以及该焊接基片的制备方法。
本发明的电子产品用焊接基片，包括基板，所述基板上设有金属化图形层，所述金属化图形层上设有金锡薄膜层，且在金锡薄膜层与金属化图形层之间设有阻挡层，所述阻挡层为铂金属层或钯金属层或铂钯合金层或镍铂钯合金层构成的单层金属膜层，或者为具有多层金属层结构的复合金属膜层，所述复合金属膜层中的每层金属层由钨、钛、镍、铂、钯、金和铬中的一种金属或多种金属的合金构成；所述金锡薄膜层为金锡合金层，或者为金层与锡层交替复合的多层结构且最上一层为金层。
本发明的基板可以为电子产品中常规使用的基板如氧化铝陶瓷、氮化铝陶瓷、硅片、蓝宝石、钨铜等，所述的金属化图形层可以为薄膜工艺常用的WTi/Au、Ti/Pt/Au、Ti/Ni/Au、TaN/WTi/Au、TaN/WTi/Pt/Au、WTi/Cu/Ni/Au等金属化薄膜层，即所述的光刻有金属化图形的基片包括在氧化铝陶瓷、氮化铝陶瓷、硅片、蓝宝石、钨铜等基片表面制作好WTi/Au、Ti/Pt/Au、Ti/Ni/Au、TaN/WTi/Au、TaN/WTi/Pt/Au、WTi/Cu/Ni/Au等金属化薄膜的薄膜基板。
本发明所述阻挡层可以为三层金属层结构，由下至上依次为由钨钛合金层或镍铬合金层或铬金属层构成的下层膜、由铂金属层或钯金属层或铂钯合金层或镍铂钯合金层构成的中层膜、由金层构成的上层膜；进一步的，所述下层膜为钨钛合金层、中层膜为镍铂钯合金层、上层膜为金层为佳；钨钛合金层厚度为0.05～0.15µm、镍铂钯合金层厚度为0.2～1µm、金层的厚度为0.05～0.1µm。
本发明所述阻挡层还可以为两层金属层结构，由下至上依次为由钨钛合金层或镍铬合金层或铬金属层构成的下层膜、由铂金属层或钯金属层或铂钯合金层或镍铂钯合金层构成的上层膜。
本发明的阻挡层为阻止金锡薄膜在焊接过程中与底层金属化图形层之间的互相扩散。
所述金层与锡层交替复合的多层结构中，金层与锡层的总层数为10～1000层，单层的厚度为10～500nm。
所述金锡薄膜层的厚度为1.5～10µm。
为使焊接更有效，可在所述金锡合金层上设有金层。
所述金锡薄膜层区域小于等于阻挡层区域会更有利于制备高质量的基片。
本发明的电子产品用焊接基片的制备方法，先在基板表面制备金属化图形层，然后在金属化图形层上进行光刻，将需要制作阻挡层的区域暴露出来，溅射或电子束蒸发沉积阻挡层，去除光刻胶在阻挡层上进行光刻，制备金锡薄膜层，去除光刻胶完成制备工艺。
本发明的电子产品用焊接基片的制备方法中，光刻工艺所采用的光刻胶可选用负性光刻胶，光刻胶的厚度为1～15µm。
本发明采用薄膜工艺制作的薄膜基板图形线条精度高、膜层表面平整度好，不需要涂敷和预制焊料可直接将芯片进行焊接定位，焊料图形精度高且能够保证芯片的安装定位精度，特别适用于大功率LED、光通信等光电产品。同时，本发明的薄膜基板中金锡量的配比可根据衬底薄膜基板上需焊接芯片的不同，而采用合适组份比例的金锡薄膜，使芯片的焊接性能更好。
附图说明
图1为本发明电子产品用焊接基片的结构示意图。
图2为焊接基片的另一种结构示意图。
图中：1、基板；2、金属化图形层；3、阻挡层；31、下膜层；32、中膜层；3’、 铂钯合金层；33、上膜层；4、金锡薄膜层；41、Sn层；42、Au层；43、Sn层；44、Au层；4’、金锡合金层；5、金层。
具体实施方式
下述实施例是对于本发明内容的进一步说明以作为对本发明技术内容的阐释，但本发明的实质内容并不仅限于下述实施例所述，本领域的普通技术人员可以且应当知晓任何基于本发明实质精神的简单变化或替换均应属于本发明所要求的保护范围。
实施例 1
如图1所示，本发明的电子产品用焊接基片，包括氧化铝陶瓷基板1，基板1上设有金属化图形层2，在该金属化图形层2上设有金锡薄膜层4，该金锡薄膜层4为金层与锡层交替复合的多层结构且最上一层为金层，金层与锡层的总层数在10～1000层，单层厚度为10～500nm；在金锡薄膜层4与金属化图形层2之间设有阻挡层3，该阻挡层3为三层金属层结构，由下至上依次为由钨钛合金（WTi）层构成的下层膜31、由镍铂钯合金（NiPtPd）层构成的中层膜、由金（Au）层构成的上层膜；钨钛合金层厚度为0.05～0.15µm、镍铂钯合金层厚度为0.2～1µm、金层的厚度为0.05～0.1µm。本发明的阻挡层为阻止金锡薄膜在焊接过程中与底层金属化图形层之间的互相扩散，阻挡层采用磁控溅射工艺制备，沉积镀膜时，基片旋转；本发明的阻挡层可以阻挡AuSn层同底层的焊接扩散在320度，2分钟以上。本发明的Au、Sn每层的厚度与组份的关系可以根据质量、密度和体积的公式计算得出，可以采用常用的金锡组份70/30、73/27或80/20，比例误差小于±3％。本实施例电子产品用焊接基片的制备采用如下方法：
1、在基板表面镀膜、制作出底层图形。
基板可以为氧化铝陶瓷、氮化铝陶瓷、硅片、蓝宝石、钨铜等材料衬底。图形可以为任意图形。
2、阻挡层的光刻、制备。
在基板表面进行光刻，将需要制作阻挡层的区域暴露出来后，通过溅射工艺制备阻挡层，具体的工艺参数如下：
光刻工艺参数：将制作好金属化图形的基片用丙酮超声2±1分钟。涂覆1～15um厚度的负性光刻胶，曝光、显影后将需要制作阻挡层的区域暴露出来。
阻挡层溅射工艺参数：溅射WTi/NiPtPd/Au，其中WTi的厚度为0.05～0.1 um，NiPtPd的厚度为0.2～0.5 um；Au的厚度为0.05～0.1 um。
去胶工艺参数：在去胶液中超声5±1分钟，去除光刻胶。
3、金锡薄膜的光刻、制备。
在制作好阻挡层的基板表面进行光刻，将需要制作金锡薄膜的区域暴露出来后，通过蒸发工艺制备金锡薄膜，具体的工艺参数如下：
光刻工艺参数：将制作好阻挡层的基片用丙酮超声2±1分钟。涂覆1～15um厚度的负性光刻胶，曝光、显影后将需要制作金锡薄膜的区域暴露出来。
金锡薄膜蒸发工艺参数：
1）根据需要的金锡的组分比，得出蒸发膜每层Au和每层Sn的厚度。
2）在阻挡层表面依次蒸发Au/Sn/Au/Sn……/Au，单层Au和Sn厚度在10～500nm，最表面为Au。蒸发时基底温度为25～75℃，Au的蒸发速率为0.1～2nm/sec，Sn的蒸发速率为0.1～5nm/sec，膜层厚度采用晶振实时监测。
去胶工艺参数：在去胶液中超声5±1分钟，去除光刻胶。
所得金锡薄膜膜层厚度，采用台阶法或者SEM的方法测量，与设计的3um厚度相差在±5％以内；熔融时间评价，金锡薄膜在320摄氏度保持液态的时间大于2分钟。将制作好金锡薄膜的基片进行与产品芯片的焊接，可采用还原性或保护性气体压焊，或共晶焊设备焊接的方法，用30～60℃/Sec的升温曲线升到280～320℃后金锡薄膜变成液态，即可进行焊接，焊接力的评价以Mil-STD-883 方法2019芯片剪切力评价：在金锡薄膜合金表面焊接芯片剪切后，表面的芯片残留面积为100%，芯片剪切力评价结果如表1，剪切力满足MIL-STD-883 方法2019要求。
表1 芯片剪切力评价
实施例 2
如图2所示，本发明的电子产品用焊接基片，包括氧化铝陶瓷基板1，基板1上设有金属化图形层2，在该金属化图形层2上设有金锡薄膜层，该金锡薄膜层为金锡合金（AuSn）层4’，层厚1.5-5µm；在AuSn层4’与金属化图形层2之间设有阻挡层，该阻挡层为铂钯合金(PtPd)层3’，层厚0.5-1µm。本发明的阻挡层为阻止金锡薄膜在焊接过程中与底层金属化图形层之间的互相扩散。金锡合金层4’可以采用常用的金锡组份70/30、73/27或80/20；为使焊接更有效，在所述金锡合金层4’的整个区域上还设有金层5。本实施例电子产品用焊接基片的制备可采用实施例1所述方法，阻挡层和金锡薄膜层均可采用磁控溅射或者电子束蒸发工艺制备。所得金锡薄膜膜层厚度，采用台阶法或者SEM的方法测量，与设计的金锡薄膜层厚度相差在±5％以内；熔融时间评价，金锡薄膜在320摄氏度保持液态的时间大于2分钟。将制作好金锡薄膜的基片进行与产品芯片的焊接，可采用还原性或保护性气体压焊，或共晶焊设备焊接的方法，用30～60℃/Sec的升温曲线升到280～320℃后金锡薄膜变成液态，即可进行焊接，焊接力的评价以Mil-STD-883 方法2019芯片剪切力评价：在金锡薄膜合金表面焊接芯片剪切后，表面的芯片残留面积为100%，芯片剪切力评价结果如表2，剪切力满足MIL-STD-883 方法2019要求。
表2 芯片剪切力评价

Claims (3)

1.一种电子产品用焊接基片，包括基板，所述基板上设有金属化图形层，其特征在于，所述金属化图形层上设有金锡薄膜层，且在金锡薄膜层与金属化图形层之间设有阻挡层，所述金锡薄膜层为金锡合金层，或者为金层与锡层交替复合的多层结构且最上一层为金层；所述阻挡层具有三层金属层结构，由下至上依次为下层膜、中层膜、由上层膜，所述下层膜为钨钛合金层、中层膜为镍铂钯合金层、上层膜为金层，所述钨钛合金层厚度为0.05～0.15µm、镍铂钯合金层厚度为0.2～1µm、金层的厚度为0.05～0.1µm；所述金锡薄膜层的厚度为1.5～10µm；所述金锡合金层上设有金层；所述金层与锡层交替复合的多层结构中，金层与锡层的总层数为10～1000层，单层的厚度为10～500nm。
2.如权利要求1所述电子产品用焊接基片，其特征在于，所述金锡薄膜层区域小于等于阻挡层区域。
3.权利要求1-2任一项所述电子产品用焊接基片的制备方法，其特征在于，先在基板表面制备金属化图形层，然后在金属化图形层上进行光刻，将需要制作阻挡层的区域暴露出来，溅射或电子束蒸发沉积阻挡层，去除光刻胶在阻挡层上进行光刻，制备金锡薄膜层，去除光刻胶完成制备工艺。
CN201310179387.7A 2013-05-15 2013-05-15 一种电子产品用焊接基片及其制备方法 Active CN103227161B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310179387.7A CN103227161B (zh) 2013-05-15 2013-05-15 一种电子产品用焊接基片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310179387.7A CN103227161B (zh) 2013-05-15 2013-05-15 一种电子产品用焊接基片及其制备方法

Publications (2)

Publication Number Publication Date
CN103227161A CN103227161A (zh) 2013-07-31
CN103227161B true CN103227161B (zh) 2016-08-17

Family

ID=48837544

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310179387.7A Active CN103227161B (zh) 2013-05-15 2013-05-15 一种电子产品用焊接基片及其制备方法

Country Status (1)

Country Link
CN (1) CN103227161B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104894521B (zh) * 2015-05-12 2017-03-29 锦州七七七微电子有限责任公司 一种单个管芯背面金属化的方法
CN108389804A (zh) * 2018-02-28 2018-08-10 中国电子科技集团公司第十三研究所 GaN芯片的烧结方法及待烧结的GaN芯片
CN110856374A (zh) * 2019-11-28 2020-02-28 苏州晶鼎鑫光电科技有限公司 一种用于5g光模块的陶瓷薄膜电路表面选择性制备金锡共晶焊料的方法
CN110854026A (zh) * 2019-11-28 2020-02-28 苏州晶鼎鑫光电科技有限公司 一种用于5g光模块中陶瓷热沉上同时制备多个金锡焊料的制作方法
CN114497961A (zh) * 2021-12-15 2022-05-13 北京无线电测量研究所 一种微带环行器焊料膜层的制备方法
CN115636695B (zh) * 2022-12-21 2023-04-18 四川科尔威光电科技有限公司 一种半导体氮化铝陶瓷预置金锡焊料热沉的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5197654A (en) * 1991-11-15 1993-03-30 Avishay Katz Bonding method using solder composed of multiple alternating gold and tin layers
US5622305A (en) * 1995-05-10 1997-04-22 Lucent Technologies Inc. Bonding scheme using group VB metallic layer
US6827252B2 (en) * 2002-02-21 2004-12-07 Advanced Semiconductor Engineering, Inc. Bump manufacturing method
CN101355038A (zh) * 2007-07-27 2009-01-28 李刚 微机电系统器件与集成电路的集成方法及集成芯片
CN203242615U (zh) * 2013-05-15 2013-10-16 中国电子科技集团公司第四十三研究所 一种电子产品用焊接基片

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI229436B (en) * 2003-07-10 2005-03-11 Advanced Semiconductor Eng Wafer structure and bumping process
US7427557B2 (en) * 2004-03-10 2008-09-23 Unitive International Limited Methods of forming bumps using barrier layers as etch masks
US8836146B2 (en) * 2006-03-02 2014-09-16 Qualcomm Incorporated Chip package and method for fabricating the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5197654A (en) * 1991-11-15 1993-03-30 Avishay Katz Bonding method using solder composed of multiple alternating gold and tin layers
US5622305A (en) * 1995-05-10 1997-04-22 Lucent Technologies Inc. Bonding scheme using group VB metallic layer
US6827252B2 (en) * 2002-02-21 2004-12-07 Advanced Semiconductor Engineering, Inc. Bump manufacturing method
CN101355038A (zh) * 2007-07-27 2009-01-28 李刚 微机电系统器件与集成电路的集成方法及集成芯片
CN203242615U (zh) * 2013-05-15 2013-10-16 中国电子科技集团公司第四十三研究所 一种电子产品用焊接基片

Also Published As

Publication number Publication date
CN103227161A (zh) 2013-07-31

Similar Documents

Publication Publication Date Title
CN103227161B (zh) 一种电子产品用焊接基片及其制备方法
Peng et al. Effect of thermal aging on the interfacial structure of SnAgCu solder joints on Cu
EP1909321B1 (en) Metal-ceramic composite substrate and method for manufacturing same
CN101916746B (zh) 副安装座及其制造方法
US20080136019A1 (en) Solder Bump/Under Bump Metallurgy Structure for High Temperature Applications
CN103170765B (zh) 一种金锡合金焊料制备方法
CN107210237A (zh) 具有熔融温度大于260 摄氏度并包括银和锡组成的金属间化合物或铜和锡组成的金属间化合物的金属间化合物层的半导体封装件及相应制造方法
CN109755208B (zh) 一种接合材料、半导体装置及其制造方法
JP2014060341A (ja) 半導体装置および半導体装置の製造方法
CN203242615U (zh) 一种电子产品用焊接基片
EP1672685B1 (en) Substrate for device bonding, device bonded substrate, and method for producing same
TW200924622A (en) Metal thermal interface material and thermal module and packaged microelectronic component containing the material
CN114999943B (zh) 一种微结构阵列的互连方法及器件粘接结构
SE512906C2 (sv) Förfarande vid lödning av ett halvledarchip samt RF-power transistor för genomförande därav
JP7205470B2 (ja) 窓材、光学パッケージ
JP5122098B2 (ja) メタライズ基板、半導体装置
JP6432208B2 (ja) パワーモジュール用基板の製造方法、及び、ヒートシンク付パワーモジュール用基板の製造方法
TWI711151B (zh) 微型黏合結構和其形成方法
Wolf et al. Thin film on LTCC for connectivity and conductivity
JP2014192495A (ja) 電子デバイス用の接合構造及び電子デバイス
CA2782581C (en) Method for the production of an electronic component and electronic component produced according to this method
JP6186802B2 (ja) 電子デバイス用の接合構造及び電子デバイス
Greitmann et al. AuSn thin film solder layers for assembly of opto-electronic devices
CN105026099A (zh) 用于块状金属玻璃的接合方法
Lang et al. Soldering of non-wettable Al electrode using Au-based solder

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant