CN109755208B - 一种接合材料、半导体装置及其制造方法 - Google Patents
一种接合材料、半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN109755208B CN109755208B CN201811630981.2A CN201811630981A CN109755208B CN 109755208 B CN109755208 B CN 109755208B CN 201811630981 A CN201811630981 A CN 201811630981A CN 109755208 B CN109755208 B CN 109755208B
- Authority
- CN
- China
- Prior art keywords
- layer
- bonding
- solder
- semiconductor device
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Die Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明实施例提供一种接合材料,包括支撑层和设置在所述支撑层相对两侧表面上的焊料层,所述支撑层包括Cu、Ni、Ag、Ti、Zn金属及其合金中的至少一种,所述支撑层具有多孔结构,所述焊料层包括锡基焊料和铟基焊料中的至少一种。该接合材料中,焊料层的焊料与支撑层的金属或合金可在接合温度下反应生成熔点高于接合温度的高熔点金属间化合物,从而可通过较低接合温度获得耐高温接合层,可耐多次回流;且由于支撑层具有多孔结构,将支撑层多孔结构保留在接合层,可有效缓冲内部应力,提高接合可靠性。本发明实施例还提供了采用该接合材料接合的半导体装置及其制造方法。
Description
技术领域
本发明实施例涉及半导体装置技术领域,特别是涉及一种接合材料、半导体装置及其制造方法。
背景技术
半导体装置的制作一般使用焊料接合来实现,而随着半导体功率模块向着高集成和高密度方向不断发展,对接合材料的接合性能提出了更高的要求。高集成化一般需要将不同器件进行多次回流焊接,高密度化则要求形成耐高温的接合。而多次回流焊接需要不同熔点的焊料来实现,一般而言,前道回流工序的焊料熔点要高于后道工序,以免后道工序回流接合时将前道工序的接合所用的焊料重融而导致芯片移位,接合劣化等,然而目前现有可供选择的焊料有限,因而极大限制了半导体装置的工作温度。而现有耐高温的焊料,大都含有重金属铅,或含有贵金属金等,且高温焊料熔点高在接合过程中易导致接合界面形成空洞而劣化接合可靠性。
另外,半导体装置在高温和宽温域范围工作的情况下,接合部通常会因应力过大而出现裂痕,导致接合失效,从而降低接合可靠性。因此,急需寻求一种可形成耐高温接合,耐多次回流,接合可靠性高的接合材料。
发明内容
鉴于此,本发明实施例提供一种接合材料,其可形成耐高温、耐多次回流、接合可靠性高的接合层,以解决现有半导体装置受接合材料限制,导致工作温度较低的问题;以及现有接合材料在宽温域范围内不能有效释放高内部应力,导致接合可靠性低的问题。
具体地,本发明实施例第一方面提供一种接合材料,包括支撑层和设置在所述支撑层相对两侧表面上的焊料层,所述支撑层包括铜(Cu)、镍(Ni)、银(Ag)、钛(Ti)、锌(Zn)金属及其合金中的至少一种,所述支撑层具有多孔结构,所述焊料层包括锡基焊料和铟基焊料中的至少一种。
本发明实施方式中,所述支撑层的孔隙率小于或等于20%。
本发明实施方式中,所述支撑层的多孔孔径为0.2μm-2μm。
本发明实施方式中,所述支撑层的厚度为5μm-100μm。
本发明实施方式中,所述焊料层的厚度为1μm-10μm。
本发明实施方式中,所述支撑层包括发泡金属、发泡合金中的至少一种。
本发明实施方式中,所述锡基焊料包括无铅锡基焊料,所述铟基焊料包括无铅铟基焊料。
本发明实施方式中,所述接合材料还包括设置在所述支撑层与所述焊料层之间的反应层,所述反应层的材质包括Cu、Ni、Ag、Ti、Zn金属及其合金中的至少一种。
本发明实施方式中,当所述接合材料还包括所述反应层时,所述支撑层的材质包括铜(Cu)、镍(Ni)、铝(Al)、银(Ag)、钛(Ti)、锌(Zn)金属及其合金中的至少一种。
本发明实施方式中,所述反应层的厚度为0.5μm-10μm。
本发明实施例第一方面提供的接合材料,其焊料层与支撑层或反应层在接合工艺过程中,可通过液相和固相扩散反应形成熔点高于接合温度的高熔点金属间化合物,可耐多次回流,得到耐高温接合层;且由于支撑层具有多孔结构,将支撑层多孔结构保留在接合层,可有效缓冲内部应力,提高接合可靠性。
第二方面,本发明实施例还提供了一种半导体装置,包括基板、设置在所述基板上的半导体装置元件、以及设置在所述基板与所述半导体装置元件之间的接合层,所述接合层自所述基板至所述半导体装置元件包括第一合金层、多孔缓冲层和第二合金层;所述基板、以及所述半导体装置元件邻近所述接合层的一侧设置有导电层,所述第一合金层包括由所述基板上的导电层材料与焊料反应形成的合金,以及包括由Cu、Ni、Ag、Ti、Zn金属及其合金中的至少一种与焊料反应形成的合金;所述第二合金层包括由Cu、Ni、Ag、Ti、Zn金属及其合金中的至少一种与焊料反应形成的合金,以及包括由所述半导体装置元件上的导电层材料与焊料反应形成的合金;所述多孔缓冲层的材质包括Cu、Ni、Al、Ag、Ti、Zn金属及其合金中的至少一种,所述焊料包括锡基焊料和铟基焊料中的至少一种。
本发明实施方式中,所述接合层的厚度为5μm-140μm。
本发明实施方式中,所述多孔缓冲层的厚度为3μm-100μm。
本发明实施方式中,所述多孔缓冲层的孔隙率小于或等于20%,所述多孔缓冲层的多孔孔径为0.5μm-2μm。
本发明实施方式中,所述多孔缓冲层与所述第一合金层之间,以及所述多孔缓冲层与所述第二合金层之间进一步包括残留反应层,所述残留反应层的材质包括Cu、Ni、Ag、Ti、Zn金属及其合金中的至少一种,所述残留反应层的厚度为0.2μm-8μm。
本发明实施方式中,所述基板上的导电层的材质包括铜、铝中的至少一种,所述半导体装置元件上的导电层的材质包括银、金、铜和镍中的至少一种。
本发明实施方式中,所述半导体装置元件包括半导体芯片、电阻、电容、连接柱、端子和散热板中的一种或多种。
本发明实施例第二方面提供的半导体装置,耐高温,可靠性高,且制备成本低。
第三方面,本发明实施例还提供了一种半导体装置的制造方法,包括如下步骤:
在基板的导电层上设置本发明实施例第一方面所述的接合材料,再在所述接合材料上设置半导体装置元件,然后在高于所述焊料层熔点的接合温度下进行接合处理,形成半导体装置。
本发明实施方式中,所述半导体装置元件包括半导体芯片、电阻、电容、连接柱、端子和散热板中的一种或多种。
本发明实施例第三方面提供的半导体装置的制造方法,工艺简单,可在相对较低的接合温度下获得熔点高于接合温度的接合层。
附图说明
图1为本发明一实施方式中提供的接合材料的结构示意图;
图2为本发明另一实施方式中提供的接合材料的结构示意图;
图3为本发明一实施方式中提供的半导体装置的结构示意图;
图4为本发明另一实施方式中提供的半导体装置的结构示意图;
图5为本发明另一实施方式中提供的半导体装置的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例进行说明。
为解决现有半导体装置受接合材料限制,导致工作温度较低的问题;以及现有接合材料在宽温域范围内不能有效释放高内部应力,导致接合可靠性低的问题,本发明实施例提供一种接合材料,其耐高温,耐多次回流、接合可靠性高。
具体地,如图1所示,本发明实施例提供一种接合材料,包括支撑层10和设置在所述支撑层10相对两侧表面上的焊料层20,所述支撑层10的材质包括Cu、Ni、Ag、Ti、Zn金属及其合金中的至少一种,所述支撑层10具有多孔结构,所述焊料层包括锡基焊料和铟基焊料中的至少一种。
本发明实施例提供的接合材料,其中,焊料层在熔点以上的接合温度下能够变成熔融态,并与支撑层通过扩散反应生成熔点高于接合温度的高熔点金属间化合物,因而具有良好的耐热性;且由于焊料层本身熔点相对较低,而接合反应生成的金属间化合物熔点相对较高,因此该接合材料可耐多次回流,保证前道回流工序形成的接合在后续回流工序中不会重融,从而提高接合可靠性;另外,由于焊料层熔点相对较低,因此可在接合过程中获得良好的流动性,增强焊料层与芯片等半导体装置元件接合面之间的润湿性,减少接合面空洞的形成,形成良好的接合界面,提高接合可靠性;此外,支撑层具有多孔结构,接合反应后将支撑层多孔结构保留在接合层,可有效缓冲内部应力,提高接合可靠性。
本发明实施方式中,如图2所示,所述接合材料还包括设置在所述支撑层10与所述焊料层20之间的反应层30,所述反应层30的材质包括Cu、Ni、Ag、Ti、Zn金属及其合金中的至少一种。可选地,反应层30的厚度为0.5μm-10μm,进一步地,厚度可以是2μm-8μm、4μm-6μm。反应层30的设置能够保护支撑层,使接合反应在焊料层20与反应层30之间发生,由于反应层30未设置多孔结构,因此相对于支撑层,其与熔融的焊料层有更大的接触面积,因此能形成更好的接合。当接合材料包括反应层时,所述支撑层的材质可以是Cu、Ni、Ag、Ti、Zn金属及其合金以外的材料,可以是不能与熔融层反应生成高熔点金属间化合物的材料,但支撑层的熔点需高于所述熔融层的熔点。具体地,所述支撑层的材质可包括Cu、Ni、Al、Ag、Ti、Zn金属及其合金中的至少一种。反应层30的材质可以与支撑层10一致,也可以不一致。所述反应层30可以是在制作支撑层10时形成,也可以是在支撑层10上进一步采用电镀、涂覆、热浸、压接等方式制作而成。
本发明实施方式中,所述支撑层的孔隙率小于或等于20%,进一步地,支撑层的孔隙率为5%-20%,更进一步地为10%-15%。适合的孔隙率设置,使得支撑层既能很好地释放应力,又能保证具有更充分的传热性能。所述支撑层的多孔孔径为0.2μm-2μm,进一步地孔径为0.5μm-1μm。本发明实施方式中,所述支撑层的材质可以是发泡金属或发泡合金,具体可包括发泡铜、发泡镍、发泡钛、发泡铝、发泡银、发泡锌及相应发泡合金中的至少一种。其中,合金中的掺杂元素不限,合金可以是由Cu、Ni、Ag、Ti、Zn中的多种元素组合形成,如ZnCu合金,也可以包括其他掺杂元素,如Cr、Fe、W等,如Ni合金可以是NiCrFe、NiCu、NiCrW、NiFe合金。
本发明实施方式中,所述支撑层的厚度为5μm-100μm,进一步地,支撑层的厚度可以是10μm-80μm,30μm-60μm,20μm-50μm。当接合材料不包括反应层时,支撑层部分与焊料层反应,部分包括在接合层;适合的支撑层厚度能保证形成有效接合,同时保证有部分支撑层保留在接合层,使其在释放应力的同时,兼具良好的导热性。当接合材料包括反应层时,支撑层可完整保留在接合层中。适合的支撑层厚度能在释放应力的同时,保证良好的导热性。
本发明实施方式中,所述焊料层的厚度为1μm-10μm,进一步地,焊料层的厚度可以是2μm-8μm,5μm-6μm。本发明实施方式中,所述锡基焊料包括无铅锡基焊料,所述铟基焊料包括无铅铟基焊料,所述无铅锡基焊料具体可以是但不限于SAC305(Sn96.5Ag3Cu0.5),Sn-0.7Cu,Sn-Sb中的至少一种,所述无铅铟基焊料具体可以是但不限于纯In,In97Ag3,In52Sn48中的至少一种。所述焊料层可采用电镀、涂覆、浸涂等方式形成在支撑层上。为了保证焊料层表面光滑,可以进行表面平滑化处理,如压延、研磨、化学抛光等。
本发明实施例上述提供的接合材料,其焊料层与支撑层或反应层在接合工艺过程中,可通过液相和固相扩散反应形成熔点高于接合温度的高熔点金属间化合物,可耐多次回流,得到耐高温接合层;且由于支撑层具有多孔结构,将支撑层多孔结构保留在接合层,可有效缓冲内部应力,提高接合可靠性。本发明实施例提供的接合材料适用于半导体装置中基板与半导体芯片的接合,也适用于基板与电阻、电容、连接柱、端子之间的接合,以及功率模块与散热板之间的接合。
如图3所示,本发明实施例还提供了一种半导体装置,包括基板11、设置在所述基板11上的半导体装置元件12、以及设置在所述基板11与所述半导体装置元件12之间的接合层13,所述基板11邻近所述接合层13的一侧设置有导电层111、以及所述半导体装置元件12邻近所述接合层13的一侧设置有导电层(图中未示出),所述接合层13自所述基板11至所述半导体装置元件12包括第一合金层131、多孔缓冲层132和第二合金层133;所述第一合金层131包括由所述基板11上的导电层111材料与焊料反应形成的合金,以及包括由Cu、Ni、Ag、Ti、Zn金属及其合金中的至少一种与焊料反应形成的合金;所述第二合金层133包括由Cu、Ni、Ag、Ti、Zn金属及其合金中的至少一种与焊料反应形成的合金,以及包括由所述半导体装置元件12上的导电层材料与焊料反应形成的合金;所述多孔缓冲层132的材质包括Cu、Ni、Al、Ag、Ti、Zn金属及其合金中的至少一种,所述焊料包括锡基焊料和铟基焊料中的至少一种。
本发明实施方式中,所述基板可以是一侧表面或两侧表面设置有导电层的绝缘基板,基板上的导电层即金属配线层的材质可以是铜、铝等。具体地,所述绝缘基板可以是玻璃纤维环氧树脂(FR4)基板、三氧化铝(Al2O3)基板、氮化硅(Si3N4)基板、氮化铝(AlN)基板;所述基板可以是玻璃纤维环氧树脂覆铜板(FR4覆铜板),或Al2O3覆铜板、Si3N4覆铜板、AlN覆铜板等。
本发明实施方式中,所述半导体装置元件可以是半导体芯片、电阻、电容、连接柱、端子和散热板中的一种或多种。其中半导体芯片的具体类型不限,可以是Si芯片、SiC芯片、GaN芯片、GaAs芯片。所述半导体装置元件上的导电层的材质包括银、金、铜和镍中的至少一种。通常,所述半导体芯片、电阻、电容、连接柱、端子设置在基板一侧,所述散热板设置在所述基板的另一侧。
本发明实施方式中,所述多孔缓冲层132的孔隙率小于或等于20%,进一步地,孔隙率可为5%-20%,更进一步地为10%-15%。适合的孔隙率设置,使得多孔缓冲层既能很好地释放应力,又能保证具有良好的传热性能。所述多孔缓冲层132的多孔孔径为0.2μm-2μm,进一步地孔径为0.5μm-1μm。本发明实施方式中,所述多孔缓冲层132的材质可以是发泡金属或发泡合金,具体可包括发泡铜、发泡镍、发泡钛、发泡铝、发泡银、发泡锌及相应发泡合金中的至少一种。其中,合金中的掺杂元素不限,合金可以是由Cu、Ni、Ag、Ti、Zn中的多种元素组合形成,如ZnCu合金,也可以包括其他掺杂元素,如Cr、Fe、W等,如Ni合金可以是NiCrFe、NiCu、NiCrW、NiFe合金。
本发明实施方式中,所述多孔缓冲层132的厚度为3μm-100μm,进一步地,厚度可以是3μm-90μm,10μm-70μm,30μm-50μm。
本发明实施方式中,所述接合层的厚度为5μm-140μm。进一步地,所述接合层的厚度为10μm-100μm,20μm-80μm,40μm-60μm。
本发明实施方式中,如图4所示,所述多孔缓冲层132与所述第一合金层131之间,以及所述多孔缓冲层132与所述第二合金层133之间可进一步包括残留反应层134,所述残留反应层134的材质包括Cu、Ni、Ag、Ti、Zn金属及其合金中的至少一种,所述残留反应层134的厚度为0.2μm-8μm,进一步地为1μm-6μm,2μm-4μm。在靠近多孔缓冲层的一侧设置一薄层残留反应层,能够避免焊料层与多孔缓冲层形成接触,保证接合面积,增加接合可靠性。
本发明实施方式中,所述锡基焊料包括无铅锡基焊料,所述铟基焊料包括无铅铟基焊料,所述无铅锡基焊料具体可以是但不限于SAC305(Sn96.5Ag3Cu0.5),Sn-0.7Cu,Sn-Sb中的至少一种。所述无铅铟基焊料具体可以是但不限于纯In,In97Ag3,In52Sn48中的至少一种。
本发明实施方式中,所述第一合金层131、第二合金层133的具体成分依接合材料的组成、以及导电层的材质而定,具体地,第一合金层131、第二合金层133可包括,例如:铜与锡形成的合金Cu3Sn(熔点667℃)、银与锡形成的合金Ag3Sn(熔点480℃)、镍与锡形成的合金Ni3Sn4、钛与锡形成的合金Ti3Sn、锌与锡形成的合金Zn3Sn等。这些合金均具有较高熔点,可耐400℃以上的高温,因此使得半导体装置具有良好的耐高温性能,可实现在300℃以上的高温环境中稳定工作,满足高功率输出需求。
本发明实施方式中,如图5所示,所述半导体装置可包括两块所述基板,分别为第一基板11和第二基板21,所述半导体芯片121、电阻122、电容、连接柱123、端子124夹设在第一基板11和第二基板21之间,第一基板11与所述半导体芯片121、电阻122、电容、连接柱123、端子124之间通过所述接合层13接合,第二基板21与所述半导体芯片121、连接柱123之间通过所述接合层13接合。第一基板11和第二基板21的另一侧均设置散热板14,基板11、21与散热板14之间通过所述接合层13接合。
本发明实施例上述提供的半导体装置,耐高温,可靠性高,且制备成本低。
相应地,本发明实施例还提供了一种半导体装置的制造方法,包括如下步骤:
在基板的导电层上设置本发明实施例上述提供的接合材料,再在所述接合材料上设置半导体装置元件,然后在高于所述焊料层熔点的接合温度下进行接合处理,形成半导体装置。
本发明实施方式中,所述半导体装置元件可以是半导体芯片、电阻、电容、连接柱、端子、和散热板中的一种或多种。通常,所述半导体芯片、电阻、电容、连接柱、端子设置在基板一侧,所述散热板设置在所述基板的另一侧。
本发明实施方式中,接合温度可根据不同焊料层的熔点进行设定,所述接合温度具体可以是比所述焊料层熔点高20℃-40℃,进一步地所述接合温度比所述焊料层熔点高30℃-40℃。
本发明实施方式中,在相对较低温度的接合工艺下,焊料层的焊料会与支撑层或反应层的材料发生反应,生成熔点高于所述焊料层熔点的合金。如焊料层的材料为Sn-0.7Cu(熔点为227℃),支撑层或反应层的材质为铜,则可在227℃以上的接合温度(如250℃)下,经反应生成Cu3Sn(熔点667℃),获得耐高温接合。这样,在后续接合工序中,因为接合温度低于生成的接合层的熔点,不会导致已经形成的接合层重融。
本发明实施方式中,接合处理可在惰性气氛下进行,可在加压或不加压的条件下进行,加压可以保证接合材料与半导体装置元件及基板接合面的密切接触,提高接合效率和效果。
本发明实施方式中,当接合材料由支撑层与焊料层构成时,通过控制接合处理时间等参数使支撑层部分与所述焊料层反应,部分保留在接合完成后形成的接合层中。
本发明实施方式中,当接合材料由支撑层、焊料层以及反应层构成时,通过控制接合处理时间等参数使反应层部分或全部与所述焊料层反应,支撑层完整保留在接合完成后形成的接合层中。
本发明实施方式中,接合完成后焊料层焊料是否残留依据半导体装置的使用工作温度及使用要求而定。在工作温度低于焊料熔点,并且在接合部形成金属间化合物连接的情况下可以允许一部分焊料残留。如果工作温度高于焊料熔点,则焊料需全部反应完。
本发明实施方式中,可根据所制备的半导体装置的实际需求进行一次或多次接合处理,多次接合处理均可采用本实施例上述提供的接合材料。
例如,本发明一具体实施方式中,所述制造方法包括:
S10、提供第一基板,在第一基板一侧的导电层上设置半导体芯片、电阻、电容、连接柱、端子,在所述半导体芯片、电阻、电容、连接柱、端子上设置所述接合材料,在高于所述焊料层熔点的接合温度下进行第一次接合处理;
S20、在完成第一次接合处理后,在所述半导体芯片和所述连接柱上设置接合材料,再在所述接合材料上设置第二基板,所述第二基板两侧均设置有导电层,然后在高于所述焊料层熔点的接合温度下进行第二次接合处理;
S30、在所述第一基板的另一侧的导电层上依次层叠设置所述接合材料、第一散热板;以及在所述第二基板背离所述第一基板的一侧的导电层上依次层叠设置所述接合材料、第二散热板;然后在高于所述焊料层熔点的接合温度下进行第三次接合处理,得到半导体装置。
本发明实施例上述提供的半导体装置的制造方法,工艺简单,采用一种接合材料就能实现多次回流结合,后道工序的回流不会导致既成的接合的重融,可有效保证芯片等半导体装置元件的位置精度,避免移位,空洞率超标的接合不良问题的产生,提高半导体装置的耐热性和接合可靠性,同时能降低生成成本。
下面分多个实施例对本发明实施例进行进一步的说明。
实施例1
一种半导体装置的制造方法,包括如下步骤:
S10、提供两侧表面均设置有金属铜层的第一基板,在所述第一基板的一侧表面的金属铜层上设置接合材料A,所述接合材料A包括孔隙率为10%,厚度为5μm的发泡铜支撑层和设置在所述发泡铜支撑层相对两侧表面上的厚度为5μm的SAC305焊料层;再在所述接合材料A上设置半导体芯片、电阻、电容、连接柱、端子,然后在惰性气体气氛中,250℃接合温度下进行第一次接合处理,SAC305焊料与第一基板的金属铜层、支撑层的发泡铜发生反应生成高熔点金属间化合物Cu3Sn,以及SAC305焊料与芯片等元件表面的金属(例如银)反应生成高熔点金属间化合物Ag3Sn等,形成第一接合层;所述第一接合层包括由残留的发泡铜支撑层形成的,厚度为3μm的多孔缓冲层;
S20、在所述半导体芯片和所述连接柱的背离所述第一基板的一侧上设置上述接合材料A,再在所述接合材料A上设置第二基板,所述第二基板两侧表面均设置有金属铜层,然后在250℃接合温度下进行第二次接合处理,SAC305焊料与第二基板的金属铜层、支撑层发泡铜发生反应生成高熔点金属间化合物Cu3Sn,以及SAC305焊料与芯片、连接柱表面的金属(例如银)反应生成高熔点金属间化合物Ag3Sn等,形成第二接合层;所述第二接合层包括由残留的发泡铜支撑层形成的,厚度为3μm的多孔缓冲层;
S30、在所述第一基板的另一侧表面的金属铜层上依次层叠设置接合材料A、第一散热板;以及在所述第二基板背离所述第一基板的一侧的金属铜层上依次层叠设置接合材料A、第二散热板;然后在惰性气体气氛中,250℃接合温度下进行第三次接合处理,SAC305焊料与第一基板、第二基板上的金属铜层、支撑层发泡铜发生反应生成高熔点金属间化合物Cu3Sn,以及SAC305焊料与散热板表面的金属(例如镍)反应生成高熔点金属间化合物Ni3Sn4等,形成第三接合层,得到半导体装置,所述第三接合层包括由残留的发泡铜支撑层形成的,厚度为3μm的多孔缓冲层。
实施例2
一种半导体装置的制造方法,包括如下步骤:
S10、提供两侧表面均设置有金属铜层的第一基板,在所述第一基板的一侧表面的金属铜层上设置接合材料B,所述接合材料B包括孔隙率为10%,厚度为10μm的发泡铜支撑层、设置在支撑层相对两侧的厚度为2μm的反应层铜层、以及设置在所述反应层上的厚度为5μm的Sn-0.7Cu焊料层;再将半导体芯片、电阻、电容、连接柱、端子设置在所述接合材料B上,然后在惰性气体气氛中,250℃接合温度下进行第一次接合处理,Sn-0.7Cu焊料与第一基板的金属铜层、反应层铜层发生反应生成高熔点金属间化合物Cu3Sn,以及Sn-0.7Cu焊料与芯片等元件表面的金属反应生成高熔点金属间化合物Ag3Sn等,形成第一接合层;所述第一接合层包括由发泡铜支撑层形成的厚度为10μm的多孔缓冲层,以及厚度为0.5μm的至少一层残留反应层铜层;
S20、在所述半导体芯片和所述连接柱的背离所述第一基板的一侧上设置上述接合材料B,再在所述接合材料B上设置第二基板,所述第二基板两侧表面均设置有金属铜层,然后在250℃接合温度下进行第二次接合处理,Sn-0.7Cu焊料与第二基板的金属铜层、反应层铜层发生反应生成高熔点金属间化合物Cu3Sn,以及Sn-0.7Cu焊料与芯片、连接柱表面的金属反应生成高熔点金属间化合物Ag3Sn等,形成第二接合层;所述第三接合层包括由发泡铜支撑层形成的厚度为10μm的多孔缓冲层,以及厚度为0.5μm的至少一层残留反应层铜层;
S30、在所述第一基板的另一侧表面的金属铜层上依次层叠设置接合材料B、第一散热板;以及在所述第二基板背离所述第一基板的一侧的金属铜层上依次层叠设置接合材料B、第二散热板;然后在250℃接合温度下进行第三次接合处理,Sn-0.7Cu焊料与第一基板、第二基板上的金属铜层、反应层铜层发生反应生成高熔点金属间化合物Cu3Sn,以及Sn-0.7Cu焊料与散热板表面的金属反应生成高熔点金属间化合物Ni3Sn4等,形成第三接合层,得到半导体装置,所述第三接合层包括由发泡铜支撑层形成的厚度为10μm的多孔缓冲层,以及厚度为0.5μm的至少一层残留反应层铜层。
实施例3
一种半导体装置的制造方法,包括如下步骤:
S10、提供两侧表面均设置有金属铜层的第一基板,在所述第一基板的一侧表面的金属铜层上设置接合材料C,所述接合材料C包括孔隙率为10%,厚度为10μm的发泡镍支撑层、设置在支撑层相对两侧的厚度为2μm的反应层镍层、以及设置在所述反应层上的厚度为5μm的Sn-0.7Cu焊料层;再将半导体芯片、电阻、电容、连接柱、端子设置在所述接合材料C上,然后在惰性气体气氛中,250℃接合温度下进行第一次接合处理,Sn-0.7Cu焊料与第一基板的金属铜层、反应层镍层发生反应生成高熔点金属间化合物Cu3Sn、Ni3Sn4,以及Sn-0.7Cu焊料与芯片等元件表面的金属反应生成高熔点金属间化合物Ag3Sn等,形成第一接合层;所述第一接合层包括由发泡镍支撑层形成的厚度为10μm的多孔缓冲层,以及厚度为0.5μm的至少一层残留反应层镍层;
S20、在所述半导体芯片和所述连接柱的背离所述第一基板的一侧上设置上述接合材料C,再在所述接合材料C上设置第二基板,所述第二基板两侧表面均设置有金属铜层,然后在250℃接合温度下进行第二次接合处理,Sn-0.7Cu焊料与第二基板的金属铜层、反应层镍层发生反应生成高熔点金属间化合物Cu3Sn、Ni3Sn4,以及Sn-0.7Cu焊料与芯片、连接柱表面的金属反应生成高熔点金属间化合物Ag3Sn等,形成第二接合层;所述第三接合层包括由发泡镍支撑层形成的厚度为10μm的多孔缓冲层,以及厚度为0.5μm的至少一层残留反应层镍层;
S30、在所述第一基板的另一侧表面的金属铜层上依次层叠设置接合材料C、第一散热板;以及在所述第二基板背离所述第一基板的一侧的金属铜层上依次层叠设置接合材料C、第二散热板;然后在250℃接合温度下进行第三次接合处理,Sn-0.7Cu焊料与第一基板、第二基板上的金属铜层、反应层镍层发生反应生成高熔点金属间化合物Cu3Sn、Ni3Sn4,以及Sn-0.7Cu焊料与散热板表面的金属反应生成高熔点金属间化合物Ni3Sn4等,形成第三接合层,得到半导体装置,所述第三接合层包括由发泡镍支撑层形成的厚度为10μm的多孔缓冲层,以及厚度为0.5μm的至少一层残留反应层镍层。
本发明实施例提供的接合材料,在较低的接合温度下,可通过焊料层焊料与支撑层或反应层金属的扩散反应生成熔点高于接合温度的高熔点金属间化合物;同时,焊料与半导体装置元件表面金属、以及基板表面金属间发生反应也生成高熔点金属间化合物。由于形成的接合物熔点高于接合工艺温度,不会使后续回流工艺导致已经形成的接合重融,因此可以实现用一种接合材料满足多次回流接合;同时,所得接合层也满足半导体装置的高温工作要求。
Claims (16)
1.一种接合材料,其特征在于,包括支撑层和设置在所述支撑层相对两侧表面上的焊料层,以及设置在所述支撑层与所述焊料层之间的反应层,所述支撑层包括Cu、Ni、Al、Ag、Ti、Zn金属及其合金中的至少一种,所述支撑层具有多孔结构,所述焊料层包括锡基焊料和铟基焊料中的至少一种,所述反应层的材质包括Cu、Ni、Ag、Ti、Zn金属及其合金中的至少一种,所述反应层未设置多孔结构,所述反应层能与所述焊料层反应生成熔点高于所述焊料层熔点的合金。
2.如权利要求1所述的接合材料,其特征在于,所述支撑层的孔隙率小于或等于20%。
3.如权利要求1所述的接合材料,其特征在于,所述支撑层的多孔孔径为0.2μm-2μm。
4.如权利要求1所述的接合材料,其特征在于,所述支撑层的厚度为5μm-100μm。
5.如权利要求1所述的接合材料,其特征在于,所述焊料层的厚度为1μm-10μm。
6.如权利要求1所述的接合材料,其特征在于,所述支撑层包括发泡金属、发泡合金中的至少一种。
7.如权利要求1所述的接合材料,其特征在于,所述锡基焊料包括无铅锡基焊料,所述铟基焊料包括无铅铟基焊料。
8.如权利要求1所述的接合材料,其特征在于,所述反应层的厚度为0.5μm-10μm。
9.一种半导体装置,其特征在于,包括基板、设置在所述基板上的半导体装置元件、以及设置在所述基板与所述半导体装置元件之间的接合层,所述接合层自所述基板至所述半导体装置元件包括第一合金层、多孔缓冲层和第二合金层;所述基板、以及所述半导体装置元件邻近所述接合层的一侧设置有导电层,所述第一合金层包括由所述基板上的导电层材料与焊料反应形成的合金,以及包括由Cu、Ni、Ag、Ti、Zn金属及其合金中的至少一种与焊料反应形成的合金;所述第二合金层包括由Cu、Ni、Ag、Ti、Zn金属及其合金中的至少一种与焊料反应形成的合金,以及包括由所述半导体装置元件上的导电层材料与焊料反应形成的合金;所述多孔缓冲层的材质包括Cu、Ni、Al、Ag、Ti、Zn金属及其合金中的至少一种,所述多孔缓冲层的孔隙率小于或等于15%,所述多孔缓冲层的多孔孔径为0.5μm-2μm,所述焊料包括锡基焊料和铟基焊料中的至少一种。
10.如权利要求9所述的半导体装置,其特征在于,所述接合层的厚度为5μm-140μm。
11.如权利要求9所述的半导体装置,其特征在于,所述多孔缓冲层的厚度为3μm-100μm。
12.如权利要求9所述的半导体装置,其特征在于,所述多孔缓冲层与所述第一合金层之间,以及所述多孔缓冲层与所述第二合金层之间进一步包括残留反应层,所述残留反应层的材质包括Cu、Ni、Ag、Ti、Zn金属及其合金中的至少一种,所述残留反应层的厚度为0.2μm-8μm。
13.如权利要求9所述的半导体装置,其特征在于,所述基板上的导电层的材质包括铜、铝中的至少一种,所述半导体装置元件上的导电层的材质包括银、金、铜和镍中的至少一种。
14.如权利要求9所述的半导体装置,其特征在于,所述半导体装置元件包括半导体芯片、电阻、电容、连接柱、端子和散热板中的一种或多种。
15.一种半导体装置的制造方法,其特征在于,包括如下步骤:
在基板的导电层上设置如权利要求1-8任一项所述的接合材料,再在所述接合材料上设置半导体装置元件,然后在高于所述焊料层熔点的接合温度下进行接合处理,形成半导体装置。
16.如权利要求15所述的半导体装置的制造方法,其特征在于,所述半导体装置元件包括半导体芯片、电阻、电容、连接柱、端子和散热板中的一种或多种。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811630981.2A CN109755208B (zh) | 2018-12-28 | 2018-12-28 | 一种接合材料、半导体装置及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811630981.2A CN109755208B (zh) | 2018-12-28 | 2018-12-28 | 一种接合材料、半导体装置及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109755208A CN109755208A (zh) | 2019-05-14 |
CN109755208B true CN109755208B (zh) | 2021-01-29 |
Family
ID=66404322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811630981.2A Active CN109755208B (zh) | 2018-12-28 | 2018-12-28 | 一种接合材料、半导体装置及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109755208B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110860817A (zh) * | 2019-09-29 | 2020-03-06 | 北京时代民芯科技有限公司 | 一种焊料片和用该焊料片焊接的功率器件芯片封装方法 |
CN112771665B (zh) * | 2020-04-16 | 2024-05-24 | 华为数字能源技术有限公司 | 封装结构、电动车辆和电子装置 |
CN112192085A (zh) * | 2020-10-14 | 2021-01-08 | 哈尔滨工业大学(深圳) | 一种复合焊料预成型片及其制备方法、及封装方法 |
CN113809032A (zh) * | 2021-08-09 | 2021-12-17 | 华为技术有限公司 | 一种功率模块、电源电路及芯片 |
CN113878320A (zh) * | 2021-10-08 | 2022-01-04 | 佛山华智新材料有限公司 | 散热器的制作方法以及散热器 |
CN117334655B (zh) * | 2023-09-30 | 2024-05-31 | 江苏富乐华功率半导体研究院有限公司 | 一种应用银烧结焊片的低孔隙率界面结构及制备方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004298962A (ja) * | 2003-03-17 | 2004-10-28 | Mitsubishi Materials Corp | はんだ接合材及びこれを用いたパワーモジュール基板 |
JP2008200728A (ja) * | 2007-02-21 | 2008-09-04 | Mitsubishi Materials Corp | はんだ接合材及びその製造方法並びにこれを用いたパワーモジュール基板 |
US8348139B2 (en) * | 2010-03-09 | 2013-01-08 | Indium Corporation | Composite solder alloy preform |
JP5700504B2 (ja) * | 2010-08-05 | 2015-04-15 | 株式会社デンソー | 半導体装置接合材 |
CN103201834B (zh) * | 2011-11-04 | 2016-03-02 | 松下知识产权经营株式会社 | 半导体装置及其制造方法 |
-
2018
- 2018-12-28 CN CN201811630981.2A patent/CN109755208B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN109755208A (zh) | 2019-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109755208B (zh) | 一种接合材料、半导体装置及其制造方法 | |
US20080136019A1 (en) | Solder Bump/Under Bump Metallurgy Structure for High Temperature Applications | |
US7964492B2 (en) | Semiconductor device and automotive AC generator | |
US9393645B2 (en) | Junction material, manufacturing method thereof, and manufacturing method of junction structure | |
JP4547411B2 (ja) | 半導体装置、及び半導体装置の製造方法 | |
KR102220852B1 (ko) | 접합체의 제조 방법 및 파워 모듈용 기판의 제조 방법 | |
US20130043594A1 (en) | Method for manufacturing semiconductor device and semiconductor device | |
US20110042815A1 (en) | Semiconductor device and on-vehicle ac generator | |
CN103123916B (zh) | 半导体器件、电子器件以及半导体器件制造方法 | |
KR20100059986A (ko) | 서브 마운트 및 그 제조 방법 | |
JP5578326B2 (ja) | リード部品及びその製造方法、並びに半導体パッケージ | |
JP2009147111A (ja) | 接合材、その製造方法および半導体装置 | |
US20240335912A1 (en) | Method of forming a layer structure, chip package and chip arrangement | |
CN114999943B (zh) | 一种微结构阵列的互连方法及器件粘接结构 | |
JP2005032834A (ja) | 半導体チップと基板との接合方法 | |
JP4812429B2 (ja) | 回路装置の製造方法 | |
JP6432208B2 (ja) | パワーモジュール用基板の製造方法、及び、ヒートシンク付パワーモジュール用基板の製造方法 | |
JP4951932B2 (ja) | パワーモジュール用基板の製造方法 | |
JP2007123577A (ja) | 半導体装置 | |
CN110744163B (zh) | 一种抗热迁移微焊点结构及其制备方法 | |
JP2017168635A (ja) | パワーモジュール用基板及びパワーモジュールの製造方法 | |
KR20120021154A (ko) | 히트 싱크 부착 파워 모듈용 기판의 제조 방법, 히트 싱크 부착 파워 모듈용 기판 및 파워 모듈 | |
JP2012142320A (ja) | 半導体装置の製造方法 | |
TWI704659B (zh) | 背晶薄膜結構、包含其之功率模組封裝體、背晶薄膜結構的製造方法、及功率模組封裝體的製造方法 | |
WO2022244395A1 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |