CN112771665B - 封装结构、电动车辆和电子装置 - Google Patents

封装结构、电动车辆和电子装置 Download PDF

Info

Publication number
CN112771665B
CN112771665B CN202080005260.1A CN202080005260A CN112771665B CN 112771665 B CN112771665 B CN 112771665B CN 202080005260 A CN202080005260 A CN 202080005260A CN 112771665 B CN112771665 B CN 112771665B
Authority
CN
China
Prior art keywords
bonding
bonding layer
substrate
support
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080005260.1A
Other languages
English (en)
Other versions
CN112771665A (zh
Inventor
郎丰群
林凯文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Digital Power Technologies Co Ltd
Original Assignee
Huawei Digital Power Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Digital Power Technologies Co Ltd filed Critical Huawei Digital Power Technologies Co Ltd
Priority to CN202410612661.3A priority Critical patent/CN118712158A/zh
Publication of CN112771665A publication Critical patent/CN112771665A/zh
Application granted granted Critical
Publication of CN112771665B publication Critical patent/CN112771665B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/83139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

一种封装结构、电动车辆和电子装置，该封装结构(100)包括：第一接合层(102)位于第一基板(101)的第一导电面和电子元件(103)的第一接合面之间，用于实现电子元件(103)与第一基板(101)的接合；第一接合层(102)包括：第一接合材料(102b)和至少一个第一支撑件(102a)，至少一个第一支撑件(102a)的高度与第一接合层(102)的厚度相同，且至少一个第一支撑件(102a)的熔点高于形成第一接合层(102)的最高温度，以使第一接合层(102)的表面平整且厚度均匀；第二接合层(104)位于电子元件(103)的第二接合面和第二基板(105)的第一导电面之间，用于实现电子元件(103)与第二基板(105)的接合，电子元件(103)的第一接合面与电子元件(103)的第二接合面相对，从而实现了第一接合层(102)的良好接合，提高了封装结构(100)的可靠性，降低了封装结构(100)的制作成本。

Description

封装结构、电动车辆和电子装置
技术领域
本申请涉及半导体技术领域，尤其涉及一种封装结构、电动车辆和电子装置。
背景技术
随着科技的不断发展，电子装置向着高集成和高密度的方向发展。目前，常常采用焊接和/或烧结等方式来制作电子装置。
以焊接方式为例，在电子装置的制作过程中，焊接层需要表面平整，且应该不易受到其他干扰因素的影响而导致形状弯曲，使得焊接层的平行度可以满足工艺要求。同时，焊接层的厚度需要满足制作要求，该厚度不能过薄，避免影响电子装置的可靠性而缩短电子装置的使用寿命，且该厚度也不能过厚，避免电子装置的热阻增大而导致电子装置的散热效果不佳。
并且，在电子装置的制作过程中需要多次回流，因此，焊料可选择的种类有限，且焊料容易出现重新熔融的风险，导致焊接层的质量劣化，引起电子装置电气短路以及电子装置失效的现象。
因此，如何控制焊接层和/或烧结层的厚度和翘曲度来确定电子装置的可靠性是现亟需解决的问题。
发明内容
本申请提供一种封装结构、电动车辆和电子装置，以提高封装结构、电动车辆和电子装置的可靠性，降低封装结构、电动车辆和电子装置的制作成本。
第一方面，本申请提供一种封装结构，包括：第一基板、第一接合层、电子元件、第二接合层以及第二基板。第一接合层位于第一基板的第一导电面和电子元件的第一接合面之间，第一接合层用于实现电子元件与第一基板的接合。第一接合层包括：第一接合材料和至少一个第一支撑件，至少一个第一支撑件的高度与第一接合层的厚度相同，且至少一个第一支撑件的熔点高于形成第一接合层的最高温度，以使第一接合层的表面平整且厚度均匀。第二接合层位于电子元件的第二接合面和第二基板的第一导电面之间，第二接合层用于实现电子元件与第二基板的接合，电子元件的第一接合面与电子元件的第二接合面相对。
通过第一方面提供的封装结构，在形成第一接合层的过程中，至少一个第一支撑件不会完全溶解在第一接合材料中，使得至少一个第一支撑件的厚度仍与第一接合层的厚度保持相同，以便通过至少一个第一支撑件形成具有至少一个第一支撑件的高度的第一接合层。并且，在封装结构需要多次回流的情况下，至少一个第一支撑件不会随着第一接合材料的移动而发生移动，使得至少一个第一支撑件在第一接合层中分布均匀，且基于至少一个第一支撑件的支撑作用，使得第一接合层能够经受得住挤压而不变形，也使得即使至少一个第一支撑件出现重融也不会导致第一接合材料发生溢出，确保了第一接合层良好的质量和接合强度，避免了电子元件下的第一接合材料不足而导致电子元件的电气短路或者失效等现象，从而确保了第一接合层的表面平整且厚度均匀，满足了对第一接合层的厚度和翘曲度的工艺要求。同时，还使得第一接合材料不再受到种类的限制，为第一接合层的制作提供了多种可能性，有利于降低第一接合层的成本。由此，提高了封装结构的可靠性，降低了封装结构的制作成本，提升了封装结构的竞争力。
在一种可能的设计中，第二接合层包括：第二接合材料和至少一个第二支撑件，至少一个第二支撑件的高度与第二接合层的厚度相同，且至少一个第二支撑件的熔点高于形成第二接合层的最高温度，以使第二接合层的表面平整且厚度均匀。
在形成第二接合层的过程中，至少一个第二支撑件不会完全溶解在第二接合层中的第二接合材料中，使得至少一个第二支撑件的厚度仍与第二接合层的厚度保持相同，以便通过至少一个第二支撑件形成具有至少一个第二支撑件的高度的第二接合层。并且，在封装结构需要多次回流的情况下，至少一个第二支撑件不会随着第二接合材料的移动而发生移动，使得至少一个第二支撑件在第二接合层中分布均匀，且基于至少一个第二支撑件的支撑作用，使得第二接合层能够经受得住挤压而不变形，也使得即使至少一个第一支撑件出现重融也不会导致第二接合层中的第二接合材料发生溢出，确保了第二接合层良好的质量和接合强度，避免了第二基板下的第二接合材料不足而导致电子元件的电气短路或者失效等现象，从而确保了第二接合层的表面平整且厚度均匀，满足了对第二接合层的厚度和翘曲度的工艺要求。同时，还使得第二接合层中的第二接合材料不再受到种类的限制，为第二接合层的制作提供了多种可能性，有利于降低第二接合层的成本。
由此，基于第二接合层的表面平整且厚度均匀，第二基板的第一导电面和电子元件的第二接合面通过第二接合层实现了良好的接合效果以及电气连接，还降低了接合成本。
综上，基于上述第一接合层和第二接合层的设置，实现了第一基板的第一导电面、第一接合层、电子元件、第二接合层和第二基板的第一导电面的牢固接合和可靠连接，提高了封装结构的可靠性，降低了封装结构的接合成本，提升了封装结构的竞争力。
在一种可能的设计中，为了避免在接合时第二支撑件被第二接合材料熔融而焊料移动到第二接合层之外，因此，第二支撑件可以固定设置。可选地，至少一个第二支撑件固定设置在电子元件的第二接合面或者第二基板的第一导电面上。从而，使得操作方便快捷，生成效率高，且第二支撑件在第二接合层中的位置自由，以便在需要的位置处植入所需尺寸的第二支撑件即可。
在一种可能的设计中，第二支撑件为微米级别尺寸。由于第二支撑体在各个维度上的尺寸均为微米级别，因此，与数毫米级尺寸的第二接合层的体积相比，第二支撑件的尺寸很小，使得第二支撑件在接合时对第二接合层的工艺影响很小，也不会妨碍在第二接合层上所形成的气泡从第二接合材料中逸出，避免了第二接合层的空洞率过高，从而不会对第二接合层的可靠性造成不良影响。
在一种可能的设计中，封装结构还包括：塑封材料；第一基板、第一接合层、电子元件的部分、第二接合层以及第二基板均设置在塑封材料中。从而，通过塑封材料来保护封装结构中的各个部品以及各个部品之间的电气连接，有利于封装结构的使用。
在一种可能的设计中，为了避免在接合时第一支撑件被第一接合材料熔融而焊料移动到第一接合层之外，因此，第一支撑件可以固定设置。可选地，至少一个第一支撑件固定设置在电子元件的第一接合面或者第一基板的第一导电面上。从而，使得操作方便快捷，生成效率高，且第一支撑件在第一接合层中的位置自由，以便在需要的位置处植入所需尺寸的第一支撑件即可。
在一种可能的设计中，第一支撑件为微米级尺寸。由于第一支撑体在各个维度上的尺寸均为微米级，因此，与数毫米级尺寸的第一接合层的体积相比，第一支撑件的尺寸很小，使得第一支撑件在接合时对第一接合层的工艺影响很小，也不会妨碍在第一接合层上所形成的气泡从第一接合材料中逸出，避免了第一接合层的空洞率过高，从而不会对第一接合层的可靠性和导热性造成不良影响。
在一种可能的设计中，若包括多个不连接的第一接合层和多个不连接的第二接合层，则电子元件包括：芯片、第三接合层、互联柱、信号端子和功率端子。芯片位于除与信号端子对应的第一接合层和功率端子对应的第一接合层之外的第一接合层和第三接合层之间，互联柱位于与芯片对应的第三接合层和对应的第二接合层之间。信号端子从封装结构的内部向封装结构的外部延伸设置，位于封装结构的内部的信号端子的一端位于除与芯片对应的第一接合层和功率端子对应的第一接合层之外的第一接合层上，第一接合层中包括有第一接合材料和固定设置在第一基板的第一导电面上的第一支撑件，信号端子与芯片电连接，芯片对应的第一接合层和信号端子对应的第一接合层各自对应于第一基板的第一导电面中的不同导电区域。功率端子从封装结构的内部向封装结构的外部延伸设置，位于封装结构的内部的功率端子的一端位于除与芯片对应的第一接合层和信号端子对应的第一接合层之外的第一接合层上，第一接合层中包括有第一接合材料和固定设置在第一基板的第一导电面上的第一支撑件，芯片对应的第一接合层和功率端子对应的第一接合层各自对应于第一基板的第一导电面中的同一导电区域；和/或，功率端子位于除互联柱对应的第二接合层之外的第二接合层上，第二接合层中包括有第二接合材料和固定设置在第二基板的第一导电面上的第二支撑件，互联柱对应的第二接合层和功率端子对应的第二接合层各自对应于第二基板的第一导电面中的同一导电区域。第三接合层包括：第三接合材料和至少一个第三支撑件，至少一个第三支撑件的高度与第三接合层的厚度相同，且至少一个第三支撑件的熔点高于形成第三接合层的最高温度，以使第三接合层的表面平整且厚度均匀。
在形成第三接合层的过程中，至少一个第三支撑件不会完全溶解在第三接合层中的第三接合材料中，使得至少一个第三支撑件的厚度仍与第三接合层的厚度保持相同，以便通过至少一个第三支撑件形成具有至少一个第三支撑件的高度的第三接合层。并且，在封装结构需要多次回流的情况下，至少一个第三支撑件不会随着第三接合材料的移动而发生移动，使得至少一个第三支撑在第三接合层中分布均匀，且基于至少一个第三支撑件的支撑作用，使得第三接合层能够经受得住挤压而不变形，也使得即使至少一个第三支撑件出现重融也不会导致第三接合层中的第三接合材料发生溢出，确保了第三接合层良好的质量和接合强度，避免了互联柱下的第三接合材料不足而导致芯片的电气短路或者失效等现象，从而确保了第三接合层的表面平整且厚度均匀，满足了对第三接合层的厚度和翘曲度的工艺要求。同时，还使得第三接合层中的第三接合材料不再受到种类的限制，为第三接合层的制作提供了多种可能性，有利于降低第三接合层的成本。
由此，基于第三接合层的表面平整且厚度均匀，芯片和互联柱通过第三接合层实现了良好的接合效果以及电气连接，还降低了接合成本。
综上，基于上述第一接合层、第二接合层和第三接合层的设置，实现了第一基板的第一导电面、第一接合层、芯片、第三接合层、互联柱、第二接合层和第二基板的第一导电面的牢固接合和可靠连接，且还实现了信号端子与第一基板的第一导电面的牢固接合和可靠连接，以及功率端子与第一基板的第一导电面和/或与第二基板的第一导电面的牢固接合和可靠连接，不仅提高了封装结构的可靠性，降低了封装结构的接合成本，还使得封装结构可以实现完整的功率转换过程。
在一种可能的设计中，为了避免在接合时第三支撑件被第三接合材料熔融而焊料移动到第三接合层之外，因此，第三支撑件可以固定设置。可选地，至少一个第三支撑件固定设置在芯片上靠近互联柱的一面或者互联柱上靠近芯片的一面上。从而，使得操作方便快捷，生成效率高，且第三支撑件在第三接合层中的位置自由，以便在需要的位置处植入所需尺寸的第三支撑件即可。
在一种可能的设计中，第三支撑件为微米级尺寸。由于第三支撑体在各个维度上的尺寸均为微米级，因此，与数毫米级尺寸的第三接合层的体积相比，第三支撑件的尺寸很小，使得第三支撑件在接合时对第三接合层的工艺影响很小，也不会妨碍在第三接合层上所形成的气泡从第三接合材料中逸出，避免了第三接合层的空洞率过高，从而不会对第三接合层的可靠性造成不良影响。
在一种可能的设计中，若包括多个不连接的第一接合层和多个不连接的第二接合层，则电子元件包括：芯片、信号端子和功率端子。芯片位于除与信号端子对应的第一接合层和功率端子对应的第一接合层之外的第一接合层与对应的第二接合层之间。信号端子从封装结构的内部向封装结构的外部延伸设置，位于封装结构的内部的信号端子的一端位于除与芯片对应的第一接合层和功率端子对应的第一接合层之外的第一接合层上，第一接合层中包括有第一接合材料和固定设置在第一基板的第一导电面上的第一支撑件，信号端子与芯片电连接，芯片对应的第一接合层和信号端子对应的第一接合层各自对应于第一基板的第一导电面中的不同导电区域。功率端子从封装结构的内部向封装结构的外部延伸设置，位于封装结构的内部的功率端子的一端位于除与芯片对应的第一接合层和信号端子对应的第一接合层之外的第一接合层上，第一接合层中包括有第一接合材料和固定设置在第一基板的第一导电面上的第一支撑件，芯片对应的第一接合层和功率端子对应的第一接合层各自对应于第一基板的第一导电面中的同一导电区域；和/或，功率端子位于除芯片对应的第二接合层之外的第二接合层上，第二接合层中包括有第二接合材料和固定设置在第二基板的第一导电面上的第二支撑件，芯片对应的第二接合层和功率端子对应的第二接合层各自对应于第二基板的第一导电面中的同一导电区域。
综上，基于上述第一接合层、第二接合层和第三接合层的设置，实现了第一基板的第一导电面、第一接合层、芯片、第二接合层和第二基板的第一导电面的牢固接合和可靠连接，且还实现了信号端子与第一基板的第一导电面的牢固接合和可靠连接，以及功率端子与第一基板的第一导电面和/或与第二基板的第一导电面的牢固接合和可靠连接，不仅提高了封装结构的可靠性，降低了封装结构的接合成本，还使得封装结构可以实现完整的功率转换过程。
在一种可能的设计中，电子元件还包括：传感器。传感器的两端分别位于除与芯片对应的第一接合层、信号端子对应的第一接合层和功率端子对应的第一接合层之外的第一接合层上，第一接合层中包括有第一接合材料和固定设置在第一基板的第一导电面上的第一支撑件，芯片对应的第一接合层和传感器对应的两个第一接合层各自对应于第一基板的第一导电面中的不同导电区域；和/或，传感器的一端位于除与芯片对应的第一接合层、信号端子对应的第一接合层和功率端子对应的第一接合层之外的第一接合层上，传感器的另一端通过传输导线从封装结构的内部向封装结构的外部延伸设置，芯片对应的第一接合层和传感器对应的第一接合层各自对应于第一基板的第一导电面中的不同导电区域。
在一种可能的设计中，封装结构还包括：第一散热件和第四接合层。第四接合层位于第一基板的第二导电面与第一散热件之间，第一基板的第二导电面暴露在封装结构的外部，第四接合层用于实现第一基板与第一散热件之间的接合。第四接合层包括：第四接合材料和至少一个第四支撑件，至少一个第四支撑件的高度与第四接合层的厚度相同，且至少一个第四支撑件的熔点高于形成第四接合层的最高温度，以使第四接合层的表面平整且厚度均匀。
在形成第四接合层的过程中，至少一个第四支撑件不会完全溶解在第四接合层中的第四接合材料中，使得至少一个第四支撑件的厚度仍与第四接合层的厚度保持相同，以便通过至少一个第四支撑件形成具有至少一个第四支撑件的高度的第四接合层。并且，在封装结构需要多次回流的情况下，至少一个第四支撑件不会随着第四接合材料的移动而发生移动，使得至少一个第四支撑件在第四接合层中分布均匀，且基于至少一个第四支撑件的支撑作用，使得第四接合层能够经受得住挤压而不变形，也使得即使至少一个第四支撑件出现重融也不会导致第四接合层中的第四接合材料发生溢出，确保了第四接合层良好的质量和接合强度，从而确保了第四接合层的表面平整且厚度均匀，满足了对第四接合层的厚度和翘曲度的工艺要求。同时，还使得第四接合层中的第四接合材料不再受到种类的限制，为第四接合层的制作提供了多种可能性，有利于降低第四接合层的成本。
由此，基于第四接合层的表面平整且厚度均匀，第一基板和第一散热件通过第四接合层实现了良好的接合效果，提高了封装结构的可靠性和冷却能力，还降低了接合成本，有利于封装结构的高密度和高集成。
在一种可能的设计中，为了避免在接合时第四支撑件被第四接合材料熔融而焊料移动到第四接合层之外，因此，第四支撑件可以固定设置。可选地，至少一个第四支撑件固定设置在第一基板的第二导电面或者第一散热件上靠近第一基板的一面上。从而，使得操作方便快捷，生成效率高，且第四支撑件在第四接合层中的位置自由，以便在需要的位置处植入所需尺寸的第四支撑件即可。
在一种可能的设计中，第四支撑件为微米级尺寸。由于第四支撑体在各个维度上的尺寸均为微米级，因此，与数毫米级尺寸的第四接合层的体积相比，第四支撑件的尺寸很小，使得第四支撑件在接合时对第四接合层的工艺影响很小，也不会妨碍在第四接合层上所形成的气泡从第四接合材料中逸出，避免了第四接合层的空洞率过高，从而不会对第四接合层的可靠性造成不良影响。
在一种可能的设计中，封装结构还包括：第二散热件和第五接合层。第五接合层位于第二基板的第二导电面与第二散热件之间，第二基板的第二导电面暴露在封装结构的外部，第五接合层用于实现第二基板与第二散热件之间的接合。第五接合层包括：第五接合材料和至少一个第五支撑件，至少一个第五支撑件的高度与第五接合层的厚度相同，且至少一个第五支撑件的熔点高于形成第五接合层的最高温度，以使第五接合层的表面平整且厚度均匀。
在一种可能的设计中，为了避免在接合时第五支撑件被第五接合材料熔融而焊料移动到第五接合层之外，因此，第五支撑件可以固定设置。可选地，至少一个第五支撑件固定设置在第二基板的第二导电面或者第二散热件上靠近第二基板的一面上。从而，使得操作方便快捷，生成效率高，且第五支撑件在第五接合层中的位置自由，以便在需要的位置处植入所需尺寸的第五支撑件即可。
在一种可能的设计中，第五支撑件为微米级尺寸。由于第五支撑体在各个维度上的尺寸均为微米级，因此，与数毫米级尺寸的第五接合层的体积相比，第五支撑件的尺寸很小，使得第五支撑件在接合时对第五接合层的工艺影响很小，也不会妨碍在第五接合层上所形成的气泡从第五接合材料中逸出，避免了第五接合层的空洞率过高，从而不会对第五接合层的可靠性造成不良影响。
在一种可能的设计中，支撑件可以设置为微米级尺寸，对接合层的接合影响较小，避免由于支撑件的尺寸过大而降低接合层的接合效果，有利于提高接合层的可靠性。由于支撑体在各个维度上的尺寸均为微米级，因此，与数毫米级尺寸的接合层的体积相比，支撑件的尺寸很小，使得支撑件在接合时对接合层的工艺影响很小，也不会妨碍在接合层上所形成的气泡从接合材料中逸出，避免了接合层的空洞率过高，从而不会对接合层的可靠性造成不良影响。在一种可能的设计中，不同的接合层中的支撑件的形状相同或者不同；和/或，同一接合层中的多个支撑件的形状相同或者不同。
在一种可能的设计中，支撑件的形状包括：球状、长方体状、椭球状、楔形状或者蚕状中的至少一个。
在一种可能的设计中，不同的接合层中的支撑件的材料相同或者不同；和/或，同一接合层中的多个支撑件的材料相同或者不同。
在一种可能的设计中，支撑件为单金属材料、合金材料、复合材料或者不导电材料中的任意一种。从而使得封装结构的制作成本降低。
在一种可能的设计中，支撑件为包覆材料、涂层材料、带材材料、线材材料中的任意一种。从而为接合层提供了多种可能性。
在一种可能的设计中，不同的接合层中的支撑件的高度相同或者不同。
在一种可能的设计中，不同的接合层中的支撑件的数量相同或者不同。从而使得接合层中的支撑件的数量可调。一般情况下，支撑件的数量可以大于等于3个，有利于进一步提升接合层的接合效果，且可以确保被接合件的支撑平衡。
在一种可能的设计中，支撑件通过如下任意一种方式进行固定设置：超音波、烧结、电镀或者钎焊。
在一种可能的设计中，在接合层的类型包括焊接层的情况下，接合材料包括：焊片或者焊膏；和/或，在接合层的类型为烧结层的情况下，接合材料包括：粉状物料或者膏状物料。
第二方面，本申请提供一种电动车辆，包括：供电电池、电机控制单元MCU以及Q个电机，Q为正整数。电机控制单元MCU包括3R个第一方面及第一方面任一种可能的设计中的封装结构，R为正整数，供电电池向每个封装结构均提供第一电能，每个电机对应连接至少三个封装结构。针对3R个封装结构中的任意一个封装结构，电机控制单元MCU，用于控制封装结构将第一电能转换为与封装结构对应连接的电机所需的第二电能，并控制封装结构将第二电能传输至与封装结构对应连接的电机。
上述第二方面以及上述第二方面的各可能的设计中所提供的电动车辆，其有益效果可以参见上述第一方面和第一方面的各可能的实施方式所带来的有益效果，在此不再赘述。
第三方面，本申请提供一种电子装置，包括：至少一个被接合结构，至少一个被接合结构包括：被接合件和微米级尺寸的至少一个支撑件。至少一个支撑件设置在被接合件的至少一个待接合面上。针对被接合件的任意一个待接合面上的支撑件，支撑件的高度与接合层的厚度相同，支撑件与接合材料形成接合层，且支撑件的熔点高于形成接合层的最高温度，以使接合层的表面平整且厚度均匀。
在一种可能的设计中，电子装置包括：3D立体封装模块。
通过第三方面提供的电子装置，在被接合件实现接合的过程中，由于在该被接合件的待接合面上设置有微米级尺寸的支撑件，支撑件的高度与接合层的厚度相同以及支撑件的熔点高于形成接合层的最高温度，因此，支撑件不会完全溶解在接合层中的接合材料中，使得支撑件的厚度仍与接合层的厚度保持相同，以便通过支撑件形成具有与支撑件的高度相同的接合层。并且，在电子装置需要多次回流的情况下，支撑件不会随着接合材料的移动而发生移动，使得支撑件在接合层中分布均匀，且基于支撑件的支撑作用，使得接合层能够经受得住挤压而不变形，也使得即使支撑件出现重融也不会导致接合层中的接合材料发生溢出，确保了接合层良好的质量和接合强度，避免了被接合件下的接合材料不足而导致电子装置的电气短路或者失效等现象，从而确保了接合层的表面平整且厚度均匀，满足了对接合层的厚度和翘曲度的工艺要求。同时，还使得接合层中的接合材料不再受到种类的限制，为接合层的制作提供了多种可能性，有利于降低接合层的制作成本。由此，提高了电子装置的可靠性，且降低了电子装置的制作成本。
附图说明
图1为一种高密度半导体装置的截面示意图；
图2为本申请一实施例提供的封装结构的结构示意图；
图3为本申请一实施例提供的支撑件固定设置在电子元件上的结构示意图；
图4为本申请一实施例提供的电子元件固接合在第一基板上的X射线示意图；
图5为本申请一实施例提供的支撑件固定设置在电子元件上的流程示意图；
图6为本申请一实施例提供的支撑件固定设置在电子元件上的流程示意图；
图7为本申请一实施例提供的封装结构的制作流程示意图；
图8为本申请一实施例提供的封装结构的制作流程示意图；
图9为本申请一实施例提供的封装结构的结构示意图；
图10为本申请一实施例提供的封装结构的结构示意图；
图11为本申请一实施例提供的封装结构的结构示意图；
图12为本申请一实施例提供的封装结构中传感器的位置示意图；
图13为本申请一实施例提供的封装结构中传感器的位置示意图；
图14为本申请一实施例提供的封装结构的结构示意图；
图15为本申请一实施例提供的封装结构的结构示意图；
图16为本申请一实施例提供的封装结构的结构示意图；
图17为本申请一实施例提供的封装结构的结构示意图；
图18为本申请一实施例提供的电动车辆的结构示意图。
附图标记说明：
200—高密度半导体装置；201—第一敷铜绝缘基板；202—IGBT；203—FRD；204—互联柱a＇；205—互联柱b＇；206—信号端子a；207—第一功率端子；208—第二敷铜绝缘基板；209—第二功率端子；210—塑封料；
100—封装结构；101—第一基板；102—第一接合层：102a—第一支撑件：102b—第一接合材料：103—电子元件；104—第二接合层；104a—第二支撑件；104b—第二接合材料；105—第二基板；106—塑封材料；103a—芯片；103b—第三接合层；103c—互联柱；103d—信号端子；103e—功率端子；103ba—第三支撑件；103bb—第三接合材料；107—传感器；108—第一散热件；109—第四接合层；110—第二散热件；111—第五接合层；109a—第四支撑件；109b—第四接合材料；111a—第五支撑件；111b—第五接合材料；100＇—DCAC变换模块；
300—超音波工作头；400—超音波工作头和劈刀；500—定位板；601—治具；602—控厚环；102a＇—第一微小金属块；104a＇—第二微小金属块；
1—电动车辆；11—供电电池；12—电机控制单元MCU；13—电机。
具体实施方式
电子装置向着高集成和高密度的方向发展。常常采用焊接和/或烧结等方式来制作电子装置。以焊接方式为例，为了保证电子装置的可靠性，焊接层有厚度、平行度和翘曲度的要求，以满足如电子装置中铝线键合和各个部品的接合等工艺需求。
通常，电子装置的制作过程需要多次回流，且需要使用不同熔点的焊料。一般而言，前道回流工序所使用的焊料的熔点需要高于后道回流工序所使用的焊料的熔点，以免在后道回流工序中，将前道回流工序所使用的焊料重融而导致被接合体发生移位，使得焊接层的质量劣化，导致焊接层的接合效果不佳，容易引起电子装置电气短路或者失效的现象，严重影响电子装置的可靠性。
下面，结合图1，以电子装置为高密度半导体装置200为例进行说明。图1中，高温焊料采用向左划线方格进行示意，中温焊料采用交叉线方格进行示意)。
首先，如图1所示，分别用四个高温焊料，将绝缘栅双极型晶体管(insulatedbipolar transisitor，IGBT)202的底面焊接在第一敷铜绝缘基板201上、将快恢复二极管(简称FRD)203的底面焊接在第一敷铜绝缘基板201上、将互联柱a＇204的底面焊接在IGBT202的顶面上，以及将互联柱b＇205的底面焊接在FRD 203的顶面上。另外，还可以用两个高温焊料分别将电阻(图1中未进行示意)的两端焊接在第一敷铜绝缘基板201上，用一个高温焊料将图1中的信号端子a206的一端焊接在第一敷铜绝缘基板201上，用一个高温焊料将图1中的第一功率端子207的一端焊接在第一敷铜绝缘基板201上。
其次，继续结合图1，分别用两个中温焊料，将第二敷铜绝缘基板208焊接在互联柱a＇204的顶面和互联柱b＇205的顶面上。并且，还可以用中温焊料将第二功率端子209的一端分别焊接在第二敷铜绝缘基板208上。
接着，继续结合图1，分别用两个低温焊料(图1中未进行示意)，将下散热件焊接在图1中的第一敷铜绝缘基板201的底面上，将上散热件焊接在图1中的第二敷铜绝缘基板208的顶面上。需要说明的是，这个步骤为可选步骤。
最后，继续结合图1，用塑封料210将上述结构实现塑封，从而完成高密度半导体装置200的制作。
基于上述描述，高密度半导体装置200的工作温度受限于上述过程中焊料的最低熔点，即图1中的中温焊料的熔点或者低温焊料的熔点。目前，对高温焊料而言，可供选择的焊料有有铅高温焊料和无铅高温焊料(如锗金Au-Ge、硅金Au-Si、锡金Au-Sn、铝锌Al-Zn、锡锑Sn-Sb、铋银Bi-Ag)等。对于中温焊料而言，可供选择的焊料有锡铜Sn-Cu和锡膏SAC305基焊料(熔点：217℃)等。对于低温焊料而言，锡铋Sn-Bi(熔点：139℃)和锡铟Sn-In(熔点：118℃)等。
然而，高密度半导体装置200的制作过程通常有无铅化需求，限制了有铅高温焊料的使用，以便满足RoHS的规定，且金基高温焊料的高价格，限制了其广泛应用。铋银Bi-Ag焊料的热导率过低(约10W/km)需要克服，铝锌Al-Zn焊料的腐蚀性和润湿性需要克服，锡锑Sn-Sb合金焊料的熔点略低(为243度)，其余焊料的熔点也较低。因此，在高密度半导体装置200的制作过程中能够采用的焊料的种类的选择余地有限。并且，多次回流也会使得焊料存在熔融的风险。
综上，由于受限于焊料可选择的种类以及焊料所存在的重融风险，因此，不仅会导致两个敷铜绝缘基板的平行度过大而引起塑封后的研磨量过大，也会导致端子的平行度差而引起高密度半导体装置200与其余电气部品之间的插接困难，还会导致芯片或者端子等被接合体的焊接层质量劣化而引起焊料溢出，进一步导致被接合体下方的焊料不足而引起高密度半导体装置200的电气短路或者失效等现象。
为了解决上述问题，本申请提供一种封装结构、电动车辆和电子装置，基于在被接合件上固定设置支撑件，通过支撑件所起到支撑作用、厚度保持作用和翘曲度维持作用，实现了表面平整且厚度均匀的接合层，使得接合层的厚度和翘曲度满足工艺要求，还使得接合层中的接合材料不受到种类的限制，有助于降低接合层的制作成本，还使得接合层中的接合材料不会发生溢出，避免了被接合件下方的接合材料不足，使得封装结构、电动车辆和电子装置的电气连接方便且牢固，提高了封装结构、电动车辆和电子装置的可靠性，提升了封装结构、电动车辆和电子装置的竞争力。
下面，结合具体的实施例，对本申请的封装结构100的具体实现方式进行详细说明。
图2为本申请一实施例提供的封装结构的结构示意图。如图2所示，本申请提供的封装结构100可以包括：第一基板101、第一接合层102、电子元件103、第二接合层104以及第二基板105。为了便于说明，图2中采用一个第一接合层102和一个第二接合层104进行示意。
本申请中，第一接合层102位于第一基板101的第一导电面和电子元件103的第一接合面之间，第一接合层102用于实现电子元件103与第一基板101的接合。
其中，电子元件103可以包括一个元器件，也可以多个元器件。多个元器件可以均连接，或者，多个元器件可以均不连接，或者，多个元器件中部分的元器件均连接且剩余部分的元器件均不连接。
其中，第一接合层102的数量可以为一个或者多个，具体可以根据电子元件103中元器件的电气连接情况进行设置。一般情况下，一个元器件对应一个第一接合层102。另外，一个元器件也可对应多个第一接合层102，本申请对此不做限定。
本申请中，第一基板101可以包括多种实现方式。
一种可行的实现方式中，可选地，第一基板101可以包括：第一导电层和第一绝缘层。第一导电层和第一绝缘层均设置在封装结构100的内部，第一基板101的第一导电面为第一导电层。
其中，第一导电层可以采用铜Cu等导电材料，第一绝缘层可以采用玻璃、陶瓷或者环氧树脂等绝缘材料。且本申请可以采用涂覆或者蚀刻等方式将第一导电层设置在第一绝缘层的一面上。
另一种可行的实现方式中，可选地，第一基板101可以包括：第一导电层、第一绝缘层和第二导电层。第一导电层和第一绝缘层均设置在封装结构100的内部，第一基板101的第一导电面为第一导电层，第一绝缘层位于第一导电层和第二导电层之间，第一基板101的第二导电面为第二导电层，第二导电层暴露在封装结构100的外部，以提高封装结构100的散热能力。为了便于说明，图2中，第一基板101采用三个长方形框进行示意，靠近电子元件103的长方形框为第一导电层，中间的长方形框为第一绝缘层，远离电子元件103的长方形框为第二导电层。
其中，第一导电层和第二导电层可以采用铜Cu等导电材料，第一绝缘层可以采用玻璃、陶瓷或者环氧树脂等绝缘材料，且本申请可以采用涂覆或者蚀刻等方式将第一导电层设置在第一绝缘层的一面上且将第二导电层设置在第一绝缘层的另一面上。
另外，第一基板101的第一导电面可以包括一个导电区域，也可以包括多个导电区域，且多个导电区域不连接。一般情况下，任意一个导电区域对应一个元器件，或者，任意一个导电区域对应多个连接的元器件。
本申请中，第一接合层102可以包括：第一接合材料102b和至少一个第一支撑件102a。为了便于说明，图2中一个第一接合层102采用两个第一支撑件102a进行示意。
其中，第一接合材料102b的具体类型可以根据接合方式进行设置，本申请对此不做限定。可选地，在第一接合层102的类型包括焊接层的情况下，第一接合材料102b可以包括：焊片或者焊膏。在第一接合层102的类型包括烧结层的情况下，第一接合材料102b可以包括：粉状物料或者膏状物料。在第一接合层102的类型包括焊接层和烧结层的情况下，焊接层中，第一接合材料102b可以包括：焊片或者焊膏；烧结层中，第一接合材料102b可以包括：粉状物料或者膏状物料。
其中，第一支撑件102a可以设置为微米级尺寸，即第一支撑件102a在各个维度上的尺寸均为微米级，由于第一支撑体102a在各个维度上的尺寸均为微米级，因此，与数毫米级尺寸的第一接合层102的体积相比，第一支撑件102a的尺寸很小，使得第一支撑件102a在接合时对第一接合层102的工艺影响很小，也不会妨碍在第一接合层102上所形成的气泡从第一结合材料102b中逸出，避免了第一接合层102的空洞率过高，从而对第一接合层102的接合影响较小，避免由于至少一个第一支撑件102a的尺寸过大而降低第一基板101的第一导电面和电子元件103的第一接合面之间的接合效果，使得第一基板101的第一导电面和电子元件103的第一接合面之间能够可靠接合。
在一个具体的实施例中，如图3所示，电子元件103的第一接合面上固定设置有4个第一支撑件102a，每个第一支撑件102a的高度约130微米，长度约700微米，宽度约200微米。并将该电子元件103接合在第一基板101的导电面上，使得用X射线(X-ray)测得电子元件103和第一基板101接合后的空洞率，如图4所示，该空洞率满足制作工艺需求，从而第一支撑件102a的设置对电子元件103和第一基板101接合的影响较小。
可选地，不同的第一接合层102中的第一支撑件102a的形状可以相同或者不同。同一第一接合层102中的多个第一支撑件102a的形状可以相同或者不同。其中，本申请对第一支撑件102a的形状不做限定。可选地，第一支撑件102a的形状包括：球状、长方体状、椭球状、楔形状或者蚕状中的至少一个。
可选地，不同的第一接合层102中的第一支撑件102a的材料可以相同或者不同。同一第一接合层102中的多个第一支撑件102a的材料可以相同或者不同。其中，本申请对第一支撑件102a的材料不做限定。可选地，第一支撑件102a为单金属材料、合金材料、复合材料或者不导电材料中的任意一种。例如，单金属材料可以包括：铝Al、金Au、铜Cu或者镍Ni。合金材料可以包括：铝Al、金Au、铜Cu或者镍Ni中的至少两种。可选地，第一支撑件102a为包覆材料、涂层材料、带材材料、线材材料中的任意一种。例如，金属涂层或异种金属包覆。从而使得封装结构100的制作成本降低。
可选地，不同的第一接合层102中的第一支撑件102a的数量可以相同或者不同。其中，本申请对任意一个第一接合层102中的第一支撑件102a的数量不做限定。从而使得第一接合层102中的第一支撑件102a的数量可调。一般情况下，第一支撑件102a的数量可以大于等于3个，有利于进一步提升第一接合层102的接合效果，且可以确保第一基板101和电子元件103的支撑平衡。
可选地，不同的第一接合层102中的第一支撑件102a的位置可以相同或者不同。其中，本申请对任意一个第一接合层102中的第一支撑件102a的位置不做限定。从而使得第一支撑件102a在第一接合层102中的位置自由，以便在需要的位置处植入所需尺寸的第一支撑件102a即可。
本申请中，为了避免在接合时第一支撑件102a被第一接合材料102b熔融而焊料移动到第一接合层102之外，因此，第一支撑件102a可以固定设置。进一步地，由于第一支撑件102a对第一接合层102的接合影响较小，因此，第一支撑件102a的设置位置可以包括多种，操作方便快捷，生成效率高。
可选地，至少一个第一支撑件102a可以固定设置在电子元件103的第一接合面上。
可选地，至少一个第一支撑件102a也可以固定设置在第一基板101的第一导电面上。
可选地，至少一个第一支撑件102a也可以固定设置在电子元件103的第一接合面和第一基板101的第一导电面上，且电子元件103的第一接合面上的第一支撑件102a与第一基板101的第一导电面上的第一支撑件102a交错设置。
其中，本申请对第一支撑件102a的固定方式不做限定。可选地，第一支撑件102a通过如下任意一种方式进行固定设置：超音波、烧结、电镀或者钎焊。
本申请中，至少一个第一支撑件102a的高度与第一接合层102的厚度相同，且至少一个第一支撑件102a的熔点高于形成第一接合层102的最高温度。其中，第一接合层102的厚度可以结合实际情况进行设置，本申请对此不做限定。第一支撑件102a的高度可以根据对应的第一接合层102的厚度进行设置，其高度的具体数值不做限定。可选地，不同的第一接合层102中的第一支撑件102a的高度可以相同或者不同。
基于前述设置，在形成第一接合层102的过程中，至少一个第一支撑件102a不会完全溶解在第一接合层102中的第一接合材料102b中，使得至少一个第一支撑件102a的厚度仍与第一接合层102的厚度保持相同，以便通过至少一个第一支撑件102a形成具有至少一个第一支撑件102a的高度的第一接合层102。并且，在封装结构100需要多次回流的情况下，至少一个第一支撑件102a不会随着第一接合材料102b的移动而发生移动，使得至少一个第一支撑件102a在第一接合层102中分布均匀，且基于至少一个第一支撑件102a的支撑作用，使得第一接合层102能够经受得住挤压而不变形，也使得即使至少一个第一支撑件102a出现重融也不会导致第一接合层102中的第一接合材料102b发生溢出，确保了第一接合层102良好的质量和接合强度，避免了电子元件103下的第一接合材料102b不足而导致电子元件103的电气短路或者失效等现象，从而确保了第一接合层102的表面平整且厚度均匀，满足了对第一接合层102的厚度和翘曲度的工艺要求。同时，还使得第一接合层102中的第一接合材料102b不再受到种类的限制，为第一接合层102的制作提供了多种可能性，有利于降低第一接合层102的成本。
由此，基于第一接合层102的表面平整且厚度均匀，第一基板101的第一导电面和电子元件103的第一接合面通过第一接合层102实现了良好的接合效果以及电气连接，还降低了接合成本。
本申请中，第二接合层104位于电子元件103的第二接合面和第二基板105的第一导电面之间，第二接合层104用于实现电子元件103与第二基板105的接合，且电子元件103的第一接合面与电子元件103的第二接合面相对。
其中，第二接合层104的数量可以为一个或者多个，具体可以根据电子元件103中元器件的电气连接情况进行设置。一般情况下，一个元器件对应一个第二接合层104。另外，一个元器件也可对应多个第二接合层104，本申请对此不做限定。
本申请中，第二基板105可以包括多种实现方式。
一种可行的实现方式中，可选地，第二基板105可以包括：第三导电层和第二绝缘层。第三导电层和第二绝缘层均设置在封装结构100的内部，第二基板105的第一导电面为第三导电层。
其中，第三导电层可以采用铜Cu等导电材料，第二绝缘层可以采用玻璃、陶瓷或者环氧树脂等绝缘材料。且本申请可以采用涂覆或者蚀刻等方式将第三导电层设置在第二绝缘层的一面上。
另一种可行的实现方式中，可选地，第二基板105可以包括：第三导电层、第二绝缘层和第四导电层。第三导电层和第二绝缘层均设置在封装结构100的内部，第二基板105的第一导电面为第三导电层，第二绝缘层位于第三导电层和第四导电层之间，第二基板105的第二导电面为第四导电层，第四导电层暴露在封装结构100的外部，以提高封装结构100的散热能力。为了便于说明，图2中，第二基板105采用三个长方形框进行示意，靠近电子元件103的长方形框为第三导电层，中间的长方形框为第二绝缘层，远离电子元件103的长方形框为第四导电层。
其中，第三导电层和第四导电层可以采用铜Cu等导电材料，第二绝缘层可以采用玻璃、陶瓷或者环氧树脂等绝缘材料，且本申请可以采用涂覆或者蚀刻等方式将第三导电层设置在第二绝缘层的一面上且将第四导电层设置在第二绝缘层的另一面上。
另外，第二基板105的第一导电面可以包括一个导电区域，也可以包括多个导电区域，且多个导电区域不连接。一般情况下，任意一个导电区域对应一个元器件，或者，任意一个导电区域对应多个连接的元器件。
综上，基于上述第一接合层102的设置，实现了第一基板101的第一导电面、第一接合层102、电子元件103、第二接合层104和第二基板105的第一导电面的牢固接合和可靠连接，提高了封装结构100的可靠性，降低了封装结构100的制作成本，提升了封装结构100的竞争力。
其中，本申请对封装结构100的具体类型不做限定。例如，该封装结构100可以为大功率半导体模块，如两面冷却模块(double-side cooling power module，DSC-PM)，该封装结构100也可以为具有印刷电路板的半导体模块，如需要控制焊层厚度和防止焊料溢出的具有叠层结构的半导体装置。
本申请提供的封装结构，通过将第一接合层设置在位于第一基板的第一导电面和电子元件的第一接合面之间，以便基于第一接合层实现电子元件与第一基板的接合。其中，第一接合层包括：第一接合材料和至少一个第一支撑件。并将第二接合层设置在位于电子元件的第二接合面和第二基板的第一导电面之间，以便基于第二接合层实现电子元件与第二基板的接合，电子元件的第一接合面与电子元件的第二接合面相对。由于至少一个第一支撑件的高度与第一接合层的厚度相同，且至少一个第一支撑件的熔点高于形成第一接合层的最高温度，因此，在形成第一接合层的过程中，至少一个第一支撑件不会完全溶解在第一接合材料中，使得至少一个第一支撑件的厚度仍与第一接合层的厚度保持相同，以便通过至少一个第一支撑件102a形成具有至少一个第一支撑件的高度的第一接合层。并且，在封装结构需要多次回流的情况下，至少一个第一支撑件不会随着第一接合材料的移动而发生移动，使得至少一个第一支撑件在第一接合层中分布均匀，且基于至少一个第一支撑件的支撑作用，使得第一接合层能够经受得住挤压而不变形，也使得即使至少一个第一支撑件出现重融也不会导致第一接合材料发生溢出，确保了第一接合层良好的质量和接合强度，避免了电子元件下的第一接合材料不足而导致电子元件的电气短路或者失效等现象，从而确保了第一接合层的表面平整且厚度均匀，满足了对第一接合层的厚度和翘曲度的工艺要求。同时，还使得第一接合材料不再受到种类的限制，为第一接合层的制作提供了多种可能性，有利于降低第一接合层的成本。由此，提高了封装结构的可靠性，降低了封装结构的制作成本，提升了封装结构的竞争力。
下面，在上述图2-图4所示实施例的基础上，结合几个具体的实施例，对本申请的封装结构100中各个部品的具体结构进行详细说明。
继续结合图2，本申请中，第二接合层104可以包括：第二接合材料104b和至少一个第二支撑件104a。为了便于说明，图2中一个第二接合层104采用两个第二支撑件104a进行示意。
其中，第二接合材料104b的具体类型可以结合接合方式进行设置，本申请对此不做限定。可选地，在第二接合层104的类型包括焊接层的情况下，第二接合材料104b可以包括：焊片或者焊膏。在第二接合层104的类型包括烧结层的情况下，第二接合材料104b可以包括：粉状物料或者膏状物料。在第二接合层104的类型包括焊接层和烧结层的情况下，焊接层中，第二接合材料104b可以包括：焊片或者焊膏；烧结层中，第二接合材料104b可以包括：粉状物料或者膏状物料。
其中，第二支撑件104a可以设置为微米级尺寸，即第二支撑件104a在各个维度上的尺寸均为微米级，由于第二支撑件104a在各个维度上的尺寸均为微米级，因此，与数毫米级尺寸的第二接合层104的体积相比，第二支撑件104a的尺寸很小，使得第二支撑件104a在接合时对第二接合层104的工艺影响很小，也不会妨碍在第二接合层104上所形成的气泡从第二接合材料104b中逸出，避免了第二接合层104的空洞率过高，从而，对第二接合层104的接合影响较小，避免由于至少一个第二支撑件104a的尺寸过大而降低第二基板105的第一导电面和电子元件103的第二接合面之间的接合效果，使得第二基板105的第一导电面和电子元件103的第二接合面之间能够可靠接合。
可选地，不同的第二接合层104中的第二支撑件104a的形状可以相同或者不同。同一第二接合层104中的多个第二支撑件104a的形状可以相同或者不同。其中，本申请对第二支撑件104a的形状不做限定。可选地，第二支撑件104a的形状包括：球状、长方体状、椭球状、楔形状或者蚕状中的至少一个。
可选地，不同的第二接合层104中的第二支撑件104a的材料可以相同或者不同。同一第二接合层104中的多个第二支撑件104a的材料可以相同或者不同。其中，本申请对第二支撑件104a的材料不做限定。可选地，第二支撑件104a为单金属材料、合金材料、复合材料或者不导电材料中的任意一种。例如，单金属材料可以包括：铝Al、金Au、铜Cu或者镍Ni。合金材料可以包括：铝Al、金Au、铜Cu或者镍Ni中的至少两种。可选地，第二支撑件104a为包覆材料、涂层材料、带材材料、线材材料中的任意一种。例如，金属涂层或异种金属包覆。从而使得封装结构100的制作成本降低。
可选地，不同的第二接合层104中的第二支撑件104a的数量可以相同或者不同。其中，本申请对任意一个第二接合层104中的第二支撑件104a的数量不做限定。从而使得第二接合层104中的第二支撑件104a的数量可调。一般情况下，第二支撑件104a的数量可以大于等于3个，有利于进一步提升第二接合层104的接合效果，且可以确保第二基板105和电子元件103的支撑平衡。
可选地，不同的第二接合层104中的第二支撑件104a的位置可以相同或者不同。其中，本申请对任意一个第二接合层104中的第二支撑件104a的位置不做限定。从而使得第二支撑件104a在第二接合层104中的位置自由，以便在需要的位置处植入所需尺寸的第二支撑件104a即可。
本申请中，为了避免在接合时第二支撑件104a被第二接合材料104b熔融而焊料移动到第二接合层104之外，因此，第二支撑件104a可以固定设置。进一步地，由于第二支撑件104a对第二接合层104的接合影响较小，因此，第二支撑件104a的设置位置可以包括多种，操作方便快捷，生成效率高。
可选地，至少一个第二支撑件104a可以固定设置在电子元件103的第二接合面上。
可选地，至少一个第二支撑件104a也可以固定设置在第二基板105的第一导电面上。
可选地，至少一个第二支撑件104a也可以固定设置在电子元件103的第二接合面和第二基板105的第一导电面上，且电子元件103的第二接合面上的第二支撑件104a与第二基板105的第一导电面上的第二支撑件104a交错设置。
其中，本申请对第二支撑件104a的固定方式不做限定。可选地，第二支撑件104a通过如下任意一种方式进行固定设置：超音波、烧结、电镀或者钎焊。
本申请中，至少一个第二支撑件104a的高度与第二接合层104的厚度相同，且至少一个第二支撑件104a的熔点高于形成第二接合层104的最高温度。其中，第二接合层104的厚度可以结合实际情况进行设置，本申请对此不做限定。第二支撑件104a的高度可以根据对应的第二接合层104的厚度进行设置，其高度的具体数值不做限定。可选地，不同的第二接合层104中的第二支撑件104a的高度可以相同或者不同。
基于前述设置，在形成第二接合层104的过程中，至少一个第二支撑件104a不会完全溶解在第二接合层104中的第二接合材料104b中，使得至少一个第二支撑件104a的厚度仍与第二接合层104的厚度保持相同，以便通过至少一个第二支撑件104a形成具有至少一个第二支撑件104a的高度的第二接合层104。并且，在封装结构100需要多次回流的情况下，至少一个第二支撑件104a不会随着第二接合材料104b的移动而发生移动，使得至少一个第二支撑件104a在第二接合层104中分布均匀，且基于至少一个第二支撑件104a的支撑作用，使得第二接合层104能够经受得住挤压而不变形，也使得即使至少一个第一支撑件102a出现重融也不会导致第二接合层104中的第二接合材料104b发生溢出，确保了第二接合层104良好的质量和接合强度，避免了第二基板105下的第二接合材料104b不足而导致电子元件103的电气短路或者失效等现象，从而确保了第二接合层104的表面平整且厚度均匀，满足了对第二接合层104的厚度和翘曲度的工艺要求。同时，还使得第二接合层104中的第二接合材料104b不再受到种类的限制，为第二接合层104的制作提供了多种可能性，有利于降低第二接合层104的成本。
由此，基于第二接合层104的表面平整且厚度均匀，第二基板105的第一导电面和电子元件103的第二接合面通过第二接合层104实现了良好的接合效果以及电气连接，还降低了接合成本。
综上，基于上述第一接合层102和第二接合层104的设置，实现了第一基板101的第一导电面、第一接合层102、电子元件103、第二接合层104和第二基板105的第一导电面的牢固接合和可靠连接，提高了封装结构100的可靠性，降低了封装结构100的接合成本，提升了封装结构100的竞争力。
本申请中，第一支撑件102a的固定方式可以包括多种，第二支撑件104a的固定方式也可以包括多种。下面，结合图5-图6，对第一支撑件102a和第二支撑件104a均固定设置在电子元件103的具体实现过程进行举例说明。为了便于说明，图5中，第一支撑件102a和第二支撑件104a的形状为球状，电子元件103的两个接合面上支撑件的数量均设置为三个。图6中，第一支撑件102a和第二支撑件104a的形状为蚕状，电子元件103的两个接合面上支撑件的数量均设置为三个。且由于图5和图6为截面图，因此，图5和图6仅示意出电子元件103的两个接合面上各自的两个支撑件。
如图5所示，首先，利用超音波工作头300在电子元件103的上接合面上分别植入三个第一微小金属块102＇(图5中仅示意出其中两个第一微小金属块102＇)，使得电子元件103的上接合面上固定设置有三个第一微小金属块102＇。其中，每个第一微小金属块102＇靠近电子元件103的上接合面的一侧呈球状，且每个第一微小金属块102＇的高度大于第一接合层102的厚度。例如，第一微小金属块102＇的高度位于0.02mm-10mm之间，第一接合层102的厚度位于0.01mm-10mm之间。
其次，在电子元件103的上接合面植入三个第一微小金属块102＇完成后，将电子元件103进行翻转，将三个第一微小金属块102＇分别放置在定位板500的三个孔中，以避免三个第一微小金属块102＇妨碍后续的超声波操作。再利用超音波工作头300在电子元件103的下接合面上分别植入三个第二微小金属块104＇(图5中仅示意出其中两个第二微小金属块104＇)，使得电子元件103的下接合面上固定设置有三个第二微小金属块104＇。其中，每个第二微小金属块104＇靠近电子元件103的下接合面的一侧呈球状，且每个第二微小金属块104＇的高度大于第二接合层104的厚度。
从而，电子元件103的上接合面和下接合面上均固定设置有三个微小金属块。
接着，将电子元件103的下接合面朝下放入到治具601中，使得三个第二微小金属块104＇分别放置在治具601的两个孔中，再沿着图5所示箭头的方向对治具601进行施压，通过其中两个控厚环602对三个第一微小金属块102＇进行平整化处理，剩余两个控厚环602作以高度维持的辅助功能，来调节三个第一微小金属块102＇的高度，使得三个第一微小金属块102＇的高度与第一接合层102的厚度相同，从而调节第一接合层102的厚度，这样电子元件103的上接合面上固定设置有三个第一支撑件102a。
然后，在电子元件103的上接合面上的三个第一微小金属块102＇完成平整化处理之后，将电子元件103的上接合面朝下放入到治具601中，使得三个第一支撑件102a分别放置在治具601的三个孔中，再沿着图5所示箭头的方向对治具601进行施压，通过其中两个个控厚环602对三个第二微小金属块104＇进行平整化处理，剩余两个控厚环602作以高度维持的辅助功能，来调节三个第二微小金属块104＇的高度，使得三个第二微小金属块104＇的高度与第二接合层104的厚度相同，从而调节第二接合层104的厚度，这样电子元件103的下接合面上固定设置有三个第二支撑件104a。需要说明的是，这个步骤的实现过程与电子元件103的上接合面上的三个第一微小金属块102＇完成平整化处理的实现过程原理相同，故图5中未对此步骤进行示意。
从而，电子元件103的上接合面设置有三个第一支撑件102a，电子元件103的下接合面上设置有三个第二支撑件104a，且第一支撑件102a和第二支撑件104a对称设置。由此，电子元件103的上接合面与第一基板101的第一接合面的接合可以实现第一接合层102的厚度与翘曲度的控制，使得第一接合层102的表面平整且厚度均匀，电子元件103的下接合面与第二基板105的第一接合面的接合可以实现第二接合层104的厚度与翘曲度的控制，使得第二接合层104的表面平整且厚度均匀。
如图6所示，首先，利用超音波工作头和劈刀400在电子元件103的上接合面上分别植入三个第一微小金属块102＇(图6中仅示意出其中两个第一微小金属块102＇)，使得电子元件103的上接合面上固定设置有三个第一微小金属块102＇。其中，每个第一微小金属块102＇靠近电子元件103的上接合面的一侧呈蚕状，且每个第一微小金属块102＇的高度大于第一接合层102的厚度。例如，第一微小金属块102＇的高度位于0.02mm-10mm之间，第一接合层102的厚度位于0.01mm-10mm之间。
其次，在电子元件103的上接合面植入三个第一微小金属块102＇完成后，将电子元件103进行翻转，将三个第二微小金属块104＇(图6中仅示意出其中两个第二微小金属块104＇)分别放置在定位板500的三个孔中，以避免三个第二微小金属块104＇妨碍后续的超声波操作。再利用超音波工作头和劈刀400在电子元件103的下接合面上分别植入三个第二微小金属块104＇，使得电子元件103的下接合面上固定设置有三个第二微小金属块104＇。其中，每个第二微小金属块104＇靠近电子元件103的下接合面的一侧呈蚕状，且每个第二微小金属块104＇的高度大于第二接合层104的厚度。
从而，电子元件103的上接合面和下接合面上均固定设置有三个微小金属块。
接着，将电子元件103的下接合面朝下放入到治具601中，使得三个第二微小金属块104＇分别放置在治具601的三个孔中，再沿着图6所示箭头的方向对治具601进行施压，通过其中两个控厚环602对三个第二微小金属块104＇进行平整化处理，剩余两个控厚环602作以高度维持的辅助功能，来调节三个第二微小金属块104＇的高度，使得三个第二微小金属块104＇的高度与第一接合层102的厚度相同，从而电子元件103的上接合面上固定设置有三个第一支撑件102a。
然后，在电子元件103的上接合面上的三个第二微小金属块104＇完成平整化处理之后，将电子元件103的上接合面朝下放入到治具601中，使得三个第一支撑件102a分别放置在治具601的三个孔中，再沿着图6所示箭头的方向对治具601进行施压，通过四个控厚环602对三个第二微小金属块104＇进行平整化处理，剩余两个控厚环602作以高度维持的辅助功能，来调节三个第二微小金属块104＇的高度，使得三个第二微小金属块104＇的高度与第二接合层104的厚度相同，从而电子元件103的下接合面上固定设置有三个第二支撑件104a。需要说明的是，这个步骤的实现过程与电子元件103的上接合面上的三个第二微小金属块104＇完成平整化处理的实现过程原理相同，故图6中未对此步骤进行示意。
从而，电子元件103的上接合面设置有三个第一支撑件102a，电子元件103的下接合面上设置有三个第二支撑件104a，且第一支撑件102a和第二支撑件104a对称设置。由此，电子元件103的上接合面与第一基板101的第一接合面的接合可以实现第一接合层102的厚度与翘曲度的控制，使得第一接合层102的表面平整且厚度均匀，电子元件103的下接合面与第二基板105的第一接合面的接合可以实现第二接合层104的厚度与翘曲度的控制，使得第二接合层104的表面平整且厚度均匀。
另外，由于电子元件103的上接合面和下接合面均设置有支撑件，因此，可以任意选择抓取电子元件103的上接合面或者下接合面，提高了抓取的效率。
需要说明的是，除了上述方式之外，电子元件103的上接合面也可设置有三个第二支撑件104a，电子元件103的上接合面也可设置有三个第一支撑件102a。同样的，第一基板101和第二基板105可以两面设置支撑件，具体实现过程可参见上述过程，此处不做赘述。并且，电子元件103也可以只在一个接合面上固定设置支撑件。同样的，第一基板101和第二基板105也可以一面设置支撑件。
基于上述描述，支撑件的固定方式包括多种，因此，制作封装结构100的实现方式也包括多种。下面，结合图7-图8，对制作封装结构100的具体实现过程进行举例说明。为了便于说明，图7和图8中，第一支撑件102a和第二支撑件104a的形状为蚕状，第一支撑件102a和第二支撑件104a的数量均设置为三个。且由于图7和图8为截面图，因此，图7和图8仅示意出两个第一支撑件102a和两个第二支撑件104a。
如图7所示，首先，在第一基板101的第一接合面上植入三个第一支撑件102a，且每个第一支撑件102a的高度与第一接合层102的厚度保持相同，每个第一支撑件102a的熔点均高于形成第一接合层102的最高温度。其次，在三个第一支撑件102a上贴装第一接合材料102b(如图7所示的焊片)，再在第一接合材料102b上贴装电子元件103。经过一次回流后，电子元件103通过第一接合层102焊接在第一基板101的第一接合面上。接着，在电子元件103的上表面贴装第二接合材料104b，再将第二基板105的第一接合面上植入三个第二支撑件104a，将三个第二支撑件104a朝向贴设在第二接合材料104b的上表面，且每个第二支撑件104a的高度与第二接合层104的厚度保持相同，每个第二支撑件104a的熔点均高于形成第二接合层104的最高温度。经过二次回流后，第二基板105通过第二接合层104焊接在电子元件103上。由此，第一基板101、电子元件103和第二基板105均可以接合在一起形成封装结构100。
另外，由于第一接合层102设置有第一支撑件102a，因此，在二次回流的过程中，第一支撑件102a的高度能够继续保持，且即使第一支撑件102a发生熔融也不会使得第一接合材料102b发生溢出，也无需要求第一接合材料102b的熔点高于第二接合材料104b的熔点，使得第一接合材料102b和第二接合材料104b不受限于种类的限制。
如图8所示，首先，在第一基板101的第一接合面上植入三个第一支撑件102a，且每个第一支撑件102a的高度与第一接合层102的厚度保持相同，每个第一支撑件102a的熔点均高于形成第一接合层102的最高温度。其次，在三个第一支撑件102a上贴装第一接合材料102b(如图8所示的焊片)，再在第一接合材料102b上贴装电子元件103，该电子元件103的上表面上植入有三个第二支撑件104a，且每个第二支撑件104a的高度与第二接合层104的厚度保持相同，每个第二支撑件104a的熔点均高于形成第二接合层104的最高温度。经过一次回流后，电子元件103通过第一接合层102焊接在第一基板101上。接着，在电子元件103的上表面贴装第二接合材料104b，再在第二接合材料104b的上表面贴设第二基板105。经过二次回流后，第二基板105通过第二接合层104焊接在电子元件103上。由此，第一基板101、电子元件103和第二基板105均可以接合在一起形成封装结构100。
另外，由于第一接合层102设置有第一支撑件102a，因此，在二次回流的过程中，第一支撑件102a的高度能够继续保持，且即使第一支撑件102a发生熔融也不会使得第一接合材料102b发生溢出，也无需要求第一接合材料102b的熔点高于第二接合材料104b的熔点，使得第一接合材料102b和第二接合材料104b不受限于种类的限制。
图9为本申请一实施例提供的封装结构的结构示意图。如图9所示，与图2所示封装结构100不同的是，本申请提供的封装结构100还可以包括：塑封材料106。第一基板101、第一接合层102、电子元件103的部分、第二接合层104以及第二基板105均设置在塑封材料106中，从而通过塑封材料106来保护封装结构100中的各个部品以及各个部品之间的电气连接，有利于封装结构100的使用。
其中，本申请对塑封材料106的具体类型不做限定。且为了实现信号的输入和/或输出，电子元件103中的端子的一端位于塑封材料106中，该端子的另一端位于塑封材料106之外，以实现电子元件103与其他部品的电气连接。另外，为了加快封装结构100的散热，第一基板101中第二导电层会暴露设置在塑封材料106之外，第二基板105中第四导电层也会暴露设置在塑封材料106之外。
本申请中，电子元件103可以包括多种实现方式。下面，结合图10和图11，采用两种可行的实现方式，对电子元件103的具体实现方式进行举例说明。
一种可行的实现方式中，为了实现封装结构100与其他部品的连接，如图10所示，若封装结构100包括多个不连接的第一接合层102和多个不连接的第二接合层104，则电子元件103可以包括：芯片103a、第三接合层103b、互联柱103c、信号端子103d和功率端子103e。为了便于说明，图10中，采用两个芯片103a为例进行示意，以两个互联柱103c为例进行示意，采用两个功率端子103e为例进行示意，采用一个信号端子103d为例进行示意。
本申请中，芯片103a位于除与信号端子103d对应的第一接合层102和功率端子103e对应的第一接合层102之外的第一接合层102和第三接合层103b之间，互联柱103c位于与芯片103a对应的第三接合层103b和对应的第二接合层104之间。
其中，芯片103a的数量可以为一个或者多个，互联柱103c的数量可以为一个或者多个。一般情况下，当芯片103a的数量为一个时，该芯片103a通过一个第一接合层102与第一基板101的第一导电面接合，该芯片103a通过一个第三接合层103b与一个互联柱103c接合，该互联柱103c通过一个第二接合层104与第二基板105的第一导电面接合。当芯片103a的数量为多个时，每个芯片103a通过一个第一接合层102与第一基板101的第一导电面接合，每个芯片103a通过一个第三接合层103b与一个互联柱103c接合，每个互联柱103c通过一个第二接合层104与第二基板105的第一导电面接合。
这样，在多个芯片103a的厚度相同时，借助各个互联柱103c的厚度可以调节芯片103a的厚度，使得封装结构100的整体厚度以满足实际厚度需求，其中各个互联柱103c的厚度通常相同。在多个芯片103a的厚度不相同时，借助各个互联柱103c可以调节芯片103a的厚度，使得封装结构100的厚度保持表面平整，提高封装结构100的可靠性。
另外，在多个芯片103a存在连接关系时，各个芯片103a对应的第一接合层102所接合的第一基板101的第一导电面中的同一个导电区域，和/或，各个芯片103a对应的互联柱103c所接合的第二基板105的第一导电面中的同一个导电区域。
例如，如图10所示，若芯片103a包括连接的IGBT和FRD，则IGBT对应的第一接合层102所接合的第一基板101的第一导电面中的导电区域与FRD对应的第一接合层102所接合的第一基板101的第一导电面中的导电区域为同一个，且IGBT对应的互联柱103c所接合的第二基板105的第一导电面中的导电区域与FRD对应的互联柱103c所接合的第二基板105的第一导电面中的导电区域为同一个。
本申请中，信号端子103d可以将其他部品输出的信号传输至芯片103a，也可以将芯片103a输出的信号传输至其他部品，也可以实现上述两个过程，本申请对此不做限定。其中，本申请对信号端子103d的具体数量不做限定。
基于此，为了实现信号的输出和/或输入，信号端子103d从封装结构100的内部向封装结构100的外部延伸设置，位于封装结构100的内部的信号端子103d的一端位于除与芯片103a对应的第一接合层102和功率端子103e对应的第一接合层102之外的第一接合层102上，信号端子103d与芯片103a电连接，芯片103a对应的第一接合层102和信号端子103d对应的第一接合层102各自对应于第一基板101的第一导电面中的不同导电区域。
其中，信号端子103d与芯片103a的电连接方式可以包括多种，如图10中采用铝Al线键合方式实现两者的电连接。由于需要从芯片103a中引出导线至信号端子103d所接合的第一基板101的第一导电面中的导电区域上，因此，芯片103a的上方需要借助互联柱103c为导线预留出放置空间，从而确保信号端子103d与芯片103a之间的可靠连接，避免了其他因素的干扰。
本申请中，功率端子103e可以将芯片103a功率转换后的电压或者电流传输给其他部品，如向其他部品传输交流电等。其中，本申请对功率端子103e的具体数量不做限定。
基于此，为了实现功率端子103e的功率传输，功率端子103e可以直接与芯片103a连接，也可以通过互联柱103c间接与芯片103a连接。
当功率端子103e直接与芯片103a连接时，功率端子103e可以从封装结构100的内部向封装结构100的外部延伸设置，位于封装结构100的内部的功率端子103e的一端位于除与芯片103a对应的第一接合层102和信号端子103d对应的第一接合层102之外的第一接合层102上，芯片103a对应的第一接合层102和功率端子103e对应的第一接合层102各自对应于第一基板101的第一导电面中的同一导电区域。
由此，功率端子103e通过一个第一接合层102所连接的第一基板101的第一导电面中的导电区域与芯片103a通过另一个第一接合层102所连接的第一基板101的第一导电面中的导电区域为同一个，使得功率端子103e与芯片103a能够电气互连。
当功率端子103e通过互联柱103c间接与芯片103a连接时，功率端子103e可以位于除互联柱103c对应的第二接合层104之外的第二接合层104，互联柱103c对应的第二接合层104和功率端子103e对应的第二接合层104各自对应于第二基板105的第一导电面中的同一导电区域。
由此，功率端子103e通过一个第二接合层104所连接的第二基板105的第一导电面中的导电区域与互联柱103c通过另一个第二接合层104所连接的第二基板105的第一导电面中的导电区域为同一个，使得功率端子103e与芯片103a能够电气互连。
需要说明的是，当功率端子103e的数量为一个时，该功率端子103e可以采用上述位置关系的任意一种。当功率端子103e的数量为多个时，多个功率端子103e可以采用上述位置关系的任意一种，也可以同时采用上述两种位置关系(图10中采用该方式进行示意)，本申请对此不做限定。
本申请中，第三接合层103b可以包括：第三接合材料103bb和至少一个第三支撑件103ba。为了便于说明，图10中一个第三接合层103b采用两个第三支撑件103ba为例进行示意。
其中，第三接合材料103bb的具体类型可以结合接合方式进行设置，本申请对此不做限定。可选地，在第三接合层103b的类型包括焊接层的情况下，第三接合材料103bb可以包括：焊片或者焊膏。在第三接合层103b的类型包括烧结层的情况下，第三接合材料103bb可以包括：粉状物料或者膏状物料。在第三接合层103b的类型包括焊接层和烧结层的情况下，焊接层中，第三接合材料103bb可以包括：焊片或者焊膏；烧结层中，第三接合材料103bb可以包括：粉状物料或者膏状物料。
其中，第三支撑件103ba可以设置为微米级尺寸，即第三支撑件103ba在各个维度上的尺寸均为微米级，由于第三支撑件103ba在各个维度上的尺寸均为微米级，因此，与数毫米级尺寸的第三接合层103b的体积相比，第三支撑件103ba的尺寸很小，使得第三支撑件103ba在接合时对第三接合层103b的工艺影响很小，也不会妨碍在第三接合层103b上所形成的气泡从第三接合材料103b中逸出，避免了第三接合层103的空洞率过高，从而，对第三接合层103b的接合影响较小，避免由于至少一个第三支撑件103ba的尺寸过大而降低芯片103a和互联柱103c之间的接合效果，使得芯片103a和互联柱103c之间能够可靠接合。
可选地，不同的第三接合层103b中的第三支撑件103ba的形状可以相同或者不同。同一第三接合层103b中的多个第三支撑件103ba的形状可以相同或者不同。其中，本申请对第三支撑件103ba的形状不做限定。可选地，第三支撑件103ba的形状包括：球状、长方体状、椭球状、楔形状或者蚕状中的至少一个。
可选地，不同的第三接合层103b中的第三支撑件103ba的材料可以相同或者不同。同一第三接合层103b中的多个第三支撑件103ba的材料可以相同或者不同。其中，本申请对第三支撑件103ba的材料不做限定。可选地，第三支撑件103ba为单金属材料、合金材料、复合材料或者不导电材料中的任意一种。例如，单金属材料可以包括：铝Al、金Au、铜Cu或者镍Ni。合金材料可以包括：铝Al、金Au、铜Cu或者镍Ni中的至少两种。可选地，第三支撑件103ba为包覆材料、涂层材料、带材材料、线材材料中的任意一种。例如，金属涂层或异种金属包覆。从而使得封装结构100的制作成本降低。
可选地，不同的第三接合层103b中的第三支撑件103ba的数量可以相同或者不同。其中，本申请对任意一个第三接合层103b中的第三支撑件103ba的数量不做限定。
可选地，不同的第三接合层103b中的第三支撑件103ba的位置可以相同或者不同。其中，本申请对任意一个第三接合层103b中的第三支撑件103ba的位置不做限定。从而使得第三接合层103b中的第三支撑件103ba的数量可调。一般情况下，第三支撑件103ba的数量可以大于等于3个，有利于进一步提升第三接合层103b的接合效果，且可以确保芯片103a和互联柱103c的支撑平衡。
可选地，不同的第三接合层103b中的第三支撑件103ba的位置可以相同或者不同。其中，本申请对任意一个第三接合层103b中的第三支撑件103ba的位置不做限定。从而使得第三支撑件103ba在第三接合层103b中的位置自由，以便在需要的位置处植入所需尺寸的第三支撑件103ba即可。
本申请中，为了避免在接合时第三支撑件103ba被第三接合材料103bb熔融而焊料移动到第三接合层103b之外，因此，第三支撑件103ba可以固定设置。进一步地，由于第三支撑件103ba对第三接合层103b的接合影响较小，因此，第三支撑件103ba的设置位置可以包括多种，操作方便快捷，生成效率高。
可选地，至少一个第三支撑件103ba可以固定设置在芯片103a上靠近互联柱103c的一面上。
可选地，至少一个第三支撑件103ba可以固定设置在互联柱103c上靠近芯片103a的一面上。
可选地，至少一个第三支撑件103ba可以固定设置在芯片103a上靠近互联柱103c的一面上和互联柱103c上靠近芯片103a的一面上，且芯片103a上靠近互联柱103c的一面上的第三支撑件103ba与互联柱103c上靠近芯片103a的一面上的第三支撑件103ba交错设置。
其中，本申请对第三支撑件103ba的固定方式不做限定。可选地，第三支撑件103ba通过如下任意一种方式进行固定设置：超音波、烧结、电镀或者钎焊。
本申请中，至少一个第三支撑件103ba的高度与第三接合层103b的厚度相同，且至少一个第三支撑件103ba的熔点高于形成第三接合层103b的最高温度。其中，第三接合层103b的厚度可以结合实际情况进行设置，本申请对此不做限定。第三支撑件103ba的高度可以根据对应的第三接合层103b的厚度进行设置，其高度的具体数值不做限定。可选地，不同的第三接合层103b中的第三支撑件103ba的高度可以相同或者不同。
基于前述设置，在形成第三接合层103b的过程中，至少一个第三支撑件103ba不会完全溶解在第三接合层103b中的第三接合材料103bb中，使得至少一个第三支撑件103ba的厚度仍与第三接合层103b的厚度保持相同，以便通过至少一个第三支撑件103ba形成具有至少一个第三支撑件103ba的高度的第三接合层103b。并且，在封装结构100需要多次回流的情况下，至少一个第三支撑件103ba不会随着第三接合材料103bb的移动而发生移动，使得至少一个第三支撑件103ba在第三接合层103b中分布均匀，且基于至少一个第三支撑件103ba的支撑作用，使得第三接合层103b能够经受得住挤压而不变形，也使得即使至少一个第三支撑件103ba出现重融也不会导致第三接合层103b中的第三接合材料103bb发生溢出，确保了第三接合层103b良好的质量和接合强度，避免了互联柱103c下的第三接合材料103bb不足而导致芯片103a的电气短路或者失效等现象，从而确保了第三接合层103b的表面平整且厚度均匀，满足了对第三接合层103b的厚度和翘曲度的工艺要求。同时，还使得第三接合层103b中的第三接合材料103bb不再受到种类的限制，为第三接合层103b的制作提供了多种可能性，有利于降低第三接合层103b的成本。
由此，基于第三接合层103b的表面平整且厚度均匀，芯片103a和互联柱103c通过第三接合层103b实现了良好的接合效果以及电气连接，还降低了接合成本。
综上，基于上述第一接合层102、第二接合层104和第三接合层103b的设置，实现了第一基板101的第一导电面、第一接合层102、芯片103a、第三接合层103b、互联柱103c、第二接合层104和第二基板105的第一导电面的牢固接合和可靠连接，且还实现了信号端子103d与第一基板101的第一导电面的牢固接合和可靠连接，以及功率端子103e与第一基板101的第一导电面和/或与第二基板105的第一导电面的牢固接合和可靠连接，不仅提高了封装结构100的可靠性，降低了封装结构100的接合成本，还使得封装结构100可以实现完整的功率转换过程。
另一种可行的实现方式中，如图11所示，若封装结构100包括多个不连接的第一接合层102和多个不连接的第二接合层104，则电子元件103可以包括：芯片103a、信号端子103d和功率端子103e。为了便于说明，图11中，采用两个芯片103a为例进行示意，采用两个功率端子103e为例进行示意，采用一个信号端子103d为例进行示意。
本申请中，芯片103a位于除与信号端子103d对应的第一接合层102和功率端子103e对应的第一接合层102之外的第一接合层102与对应的第二接合层104之间。
其中，芯片103a的数量可以为一个或者多个。一般情况下，当芯片103a的数量为一个时，该芯片103a通过一个第一接合层102与第一基板101的第一导电面接合，该芯片103a通过一个第二接合层104与第二基板105的第一导电面接合。当芯片103a的数量为多个时，每个芯片103a通过一个第一接合层102与第一基板101的第一导电面接合，每个芯片103a通过一个第二接合层104与第二基板105的第一导电面接合。
这样，上述连接方式通常适用于多个芯片103a的厚度相同的场景下，以便封装结构100的整体厚度可以满足实际厚度需求，使得封装结构100的厚度保持表面平整，提高封装结构100的可靠性。
另外，在多个芯片103a存在连接关系时，各个芯片103a对应的第一接合层102所接合的第一基板101的第一导电面中的同一个导电区域，和/或，各个芯片103a对应的第二接合层104所接合的第二基板105的第一导电面中的同一个导电区域。
例如，如图11所示，若芯片103a包括连接的IGBT和FRD，则IGBT对应的第一接合层102所接合的第一基板101的第一导电面中的导电区域与FRD对应的第一接合层102所接合的第一基板101的第一导电面中的导电区域为同一个，且IGBT对应的第二接合层104所接合的第二基板105的第一导电面中的导电区域与FRD对应的第二接合层104所接合的第二基板105的第一导电面中的导电区域为同一个。
本申请中，信号端子103d可以将其他部品输出的信号传输至芯片103a，也可以将芯片103a输出的信号传输至其他部品，也可以实现上述两个过程，本申请对此不做限定。其中，本申请对信号端子103d的具体数量不做限定。
基于此，信号端子103d通过焊接或烧结工艺与第一基板101的信号端子接合在一起。由于金属端子有一定重量，且在制造封装模块100时为了防止端子变形而常常在端子上施加压力。因此，为了实现信号的输出和/或输入，信号端子103d从封装结构100的内部向封装结构100的外部延伸设置，且为了避免将第一接合材料101b溢出，位于封装结构100的内部的信号端子103d的一端位于除与芯片103a对应的第一接合层102和功率端子103e对应的第一接合层102之外的第一接合层102上，第一接合层102中包括有第一接合材料102b和固定设置在第一基板101的第一导电面上的第一支撑件102a，信号端子103d与芯片103a电连接，芯片103a对应的第一接合层102和信号端子103d对应的第一接合层102各自对应于第一基板101的第一导电面中的不同导电区域，实现了芯片103a的信号电极与第一基板101上的信号端子103d之间的互联。
其中，信号端子103d与芯片103a的电连接方式可以包括多种，如图11中采用铝Al线或者铝Al包覆铜Cu线等键合方式将芯片103a的信号电极与第一基板101的信号端子互联来实现两者的电连接。本申请中，功率端子103e可以将芯片103a功率转换后的电压或者电流传输给其他部品，如向其他部品传输交流电等。其中，本申请对功率端子103e的具体数量不做限定。
基于此，为了实现功率端子103e的功率传输，功率端子103e可以通过第一接合层102与芯片103a连接，也可以通过第二接合层104与芯片103a连接。
当功率端子103e通过第一接合层102与芯片103a连接时，功率端子103e可以从封装结构100的内部向封装结构100的外部延伸设置，位于封装结构100的内部的功率端子103e的一端位于除与芯片103a对应的第一接合层102和信号端子103d对应的第一接合层102之外的第一接合层102上，第一接合层102中包括有第一接合材料102b和固定设置在第一基板101的第一导电面上的第一支撑件102a，芯片103a对应的第一接合层102和功率端子103e对应的第一接合层102各自对应于第一基板101的第一导电面中的同一导电区域。
由此，功率端子103e通过一个第一接合层102所连接的第一基板101的第一导电面中的导电区域与芯片103a通过另一个第一接合层102所连接的第一基板101的第一导电面中的导电区域为同一个，使得功率端子103e与芯片103a能够电气互连。
当功率端子103e通过第二接合层104与芯片103a连接时，功率端子103e可以位于除芯片103a对应的第二接合层104之外的第二接合层104上，第二接合层104中包括有第二接合材料104b和固定设置在第二基板105的第一导电面上的第二支撑件104a，芯片103a对应的第二接合层104和功率端子103e对应的第二接合层104各自对应于第二基板105的第一导电面中的同一导电区域。
由此，功率端子103e通过一个第二接合层104所连接的第二基板105的第一导电面中的导电区域与芯片103a通过另一个第二接合层104所连接的第二基板105的第一导电面中的导电区域为同一个，使得功率端子103e与芯片103a能够电气互连。
需要说明的是，当功率端子103e的数量为一个时，该功率端子103e可以采用上述位置关系的任意一种。当功率端子103e的数量为多个时，多个功率端子103e可以采用上述位置关系的任意一种，也可以同时采用上述两种位置关系(图11中采用该方式进行示意)，本申请对此不做限定。
综上，基于上述第一接合层102、第二接合层104和第三接合层103b的设置，实现了第一基板101的第一导电面、第一接合层102、芯片103a、第二接合层104和第二基板105的第一导电面的牢固接合和可靠连接，且还实现了信号端子103d与第一基板101的第一导电面的牢固接合和可靠连接，以及功率端子103e与第一基板101的第一导电面和/或与第二基板105的第一导电面的牢固接合和可靠连接，不仅提高了封装结构100的可靠性，降低了封装结构100的接合成本，还使得封装结构100可以实现完整的功率转换过程。
需要说明的是，除了上述两种方式之外，当芯片103a的数量为多个时，部分芯片103a中的每个芯片103a通过一个第一接合层102与第一基板101的第一导电面接合，每个芯片103a通过一个第三接合层103b与一个互联柱103c接合，每个互联柱103c通过一个第二接合层104与第二基板105的第一导电面接合。剩余部分芯片103a中的每个芯片103a通过一个第一接合层102与第一基板101的第一导电面接合，每个芯片103a通过一个第二接合层104与第二基板105的第一导电面接合。
这样，在多个芯片103a的厚度不相同时，借助互联柱103c的厚度可以调节对应的芯片103a的厚度，使得封装结构100的整体厚度以满足实际厚度需求，使得封装结构100的厚度保持表面平整，提高封装结构100的可靠性。基于上述描述，在图10所示实施例的基础上，如图12和图13所示，电子元件103还可以包括：传感器107。其中，本申请对传感器107的类别不做限定。例如，该传感器107可以为NTC温度传感器107。且本申请对传感器107的接合方式不做限定。
一种可行的实现方式中，可选地，如图12所示，传感器107的两端以及传感器端子可以分别位于除与芯片103a对应的第一接合层102、信号端子103d对应的第一接合层102和功率端子103e对应的第一接合层102之外的第一接合层102上，第一接合层102中包括有第一接合材料102b和固定设置在第一基板101的第一导电面上的第一支撑件102a，芯片103a对应的第一接合层102和传感器107对应的两个第一接合层102各自对应于第一基板101的第一导电面中的不同导电区域，从而实现传感器107与第一基板101的接合，且通过传感器端子将传感器107的信号引出到封装结构100的外部。另一种可行的实现方式中，可选地，如图13所示，传感器107的一端位于除与芯片103a对应的第一接合层102、信号端子103d对应的第一接合层102和功率端子103e对应的第一接合层102之外的第一接合层102上，第一接合层102中包括有第一接合材料102b和固定设置在第一基板101的第一导电面上的第一支撑件102a，传感器107的另一端通过传输导线从封装结构100的内部向封装结构100的外部延伸设置，芯片103a对应的第一接合层102和传感器107对应的第一接合层102各自对应于第一基板101的第一导电面中的不同导电区域，传感器107的另一端与传感器端子电连接(图13中传感器107的上部搭线与传感器端子接合在第一基板101上的接合层电连接)，从而实现传感器107在第一基板101的接合，且通过传感器端子将传感器107的信号引出到封装结构100的外部。
其中，与信号端子103d的设置方式不同的是，传感器端子是通过铝Al线与传感器107电连接，传感器端子的其他设置方式与信号端子103d的设置方式相同，具体实现方式参见前述描述内容，此处不做赘述。需要说明的是，传感器107还可以接合图11所示封装结构100进行设置，图12和图13仅为可行的示例。另外，除了上述元器件之外，电子元件103还可以但不限于包括：电阻、电容或者电感。其中，电阻、电容和电感与传感器107的接合方式均可以采用传感器107的第一种接合方式，此处不做赘述。
本领域技术人员可以理解，高集成和高密度的封装结构100对散热效果要求很高。基于此，为了进一步地提高封装结构100的冷却能力，如图14和图15所示，本申请提供的封装结构100还可以包括：第一散热件108和第四接合层109。
其中，本申请对第一散热件108和第四接合层109的数量不做限定，一个第一散热件108对应一个第四接合层109或者多个第四接合层109。为了便于说明，图14和图15中采用一个第一散热件108和一个第四接合层109进行示意，且图14以图9所示实施例为基础对封装结构100进行示意，图15以图10所示实施例为基础对封装结构100进行示意。
本申请中，第四接合层109位于第一基板101的第一导电面(即第二导电层)与第一散热件108之间，第四接合层109用于实现第一基板101与第一散热件108之间的接合。第四接合层109可以包括：第四接合材料109b和至少一个第四支撑件109a。为了便于说明，图14和图15中一个第四接合层109采用五个第四支撑件109a进行示意。
其中，第四接合材料109b的具体类型可以结合接合方式进行设置，本申请对此不做限定。可选地，在第四接合层109的类型包括焊接层的情况下，第四接合材料109b可以包括：焊片或者焊膏。在第四接合层109的类型包括烧结层的情况下，第四接合材料109b可以包括：粉状物料或者膏状物料。在第四接合层109的类型包括焊接层和烧结层的情况下，焊接层中，第四接合材料109b可以包括：焊片或者焊膏；烧结层中，第四接合材料109b可以包括：粉状物料或者膏状物料。
其中，第四支撑件109a可以设置为微米级尺寸，即第四支撑件109a在各个维度上的尺寸均为微米级，由于第四支撑件109a在各个维度上的尺寸均为微米级，因此，与数毫米级尺寸的第四接合层109的体积相比，第四支撑件109a的尺寸很小，使得第四支撑件109a在接合时对第四接合层109的工艺影响很小，也不会妨碍在第四接合层109上所形成的气泡从第四接合材料109b中逸出，避免了第四接合层109的空洞率过高，从而，对第四接合层109的接合影响较小，避免由于至少一个第四支撑件109a的尺寸过大而降低第一基板101的第二导电面和第一散热件108之间的接合效果，使得第一基板101和第一散热件108之间能够可靠接合。
可选地，不同的第四接合层109中的第四支撑件109a的形状可以相同或者不同。同一第四接合层109中的多个第四支撑件109a的形状可以相同或者不同。其中，本申请对第四支撑件109a的形状不做限定。可选地，第四支撑件109a的形状包括：球状、长方体状、椭球状、楔形状或者蚕状中的至少一个。
可选地，不同的第四接合层109中的第四支撑件109a的材料可以相同或者不同。同一第四接合层109中的多个第四支撑件109a的材料可以相同或者不同。其中，本申请对第四支撑件109a的材料不做限定。可选地，第四支撑件109a为单金属材料、合金材料、复合材料或者不导电材料中的任意一种。例如，单金属材料可以包括：铝Al、金Au、铜Cu或者镍Ni。合金材料可以包括：铝Al、金Au、铜Cu或者镍Ni中的至少两种。可选地，第一支撑件102a为包覆材料、涂层材料、带材材料、线材材料中的任意一种。例如，金属涂层或异种金属包覆。从而使得封装结构100的制作成本降低。
可选地，不同的第四接合层109中的第四支撑件109a的数量可以相同或者不同。其中，本申请对任意一个第四接合层109中的第四支撑件109a的数量不做限定。从而使得第一接合层102中的第四支撑件109a的数量可调。一般情况下，第四支撑件109a的数量可以大于等于3个，有利于进一步提升第四接合层109的接合效果，且可以确保第一基板101和第一散热件108的支撑平衡。可选地，不同的第四接合层109中的第四支撑件109a的位置可以相同或者不同。其中，本申请对任意一个第四接合层109中的第四支撑件109a的位置不做限定。从而使得第四支撑件109a在第四接合层109中的位置自由，以便在需要的位置处植入所需尺寸的第四支撑件109a即可。
本申请中，为了避免在接合时第四支撑件109a被第四接合材料109b熔融而焊料移动到第四接合层109之外，因此，第四支撑件109a可以固定设置。进一步地，由于第四支撑件109a对第四接合层109的接合影响较小，因此，第四支撑件109a的设置位置可以包括多种，操作方便快捷，生成效率高。
可选地，至少一个第四支撑件109a可以固定设置在第一基板101的第二导电面上。
可选地，至少一个第四支撑件109a可以固定设置在第一散热件108上靠近第一基板101的一面上。
可选地，至少一个第四支撑件109a可以固定设置在第一基板101的第二导电面和第一散热件108上靠近第一基板101的一面上，且第一基板101的第二导电面上的第四支撑件109a与第一散热件108上靠近第一基板101的一面上的第四支撑件109a交错设置。
其中，本申请对第四支撑件109a的固定方式不做限定。可选地，第四支撑件109a通过如下任意一种方式进行固定设置：超音波、烧结、电镀或者钎焊。
本申请中，至少一个第四支撑件109a的高度与第四接合层109的厚度相同，且至少一个第四支撑件109a的熔点高于形成第四接合层109的最高温度。其中，第四接合层109的厚度可以结合实际情况进行设置，本申请对此不做限定。第四支撑件109a的高度可以根据对应的第四接合层109的厚度进行设置，其高度的具体数值不做限定。可选地，不同的第四接合层109中的第四支撑件109a的高度可以相同或者不同。
基于前述设置，在形成第四接合层109的过程中，至少一个第四支撑件109a不会完全溶解在第四接合层109中的第四接合材料109b中，使得至少一个第四支撑件109a的厚度仍与第四接合层109的厚度保持相同，以便通过至少一个第四支撑件109a形成具有至少一个第四支撑件109a的高度的第四接合层109。并且，在封装结构100需要多次回流的情况下，至少一个第四支撑件109a不会随着第四接合材料109b的移动而发生移动，使得至少一个第四支撑件109a在第四接合层109中分布均匀，且基于至少一个第四支撑件109a的支撑作用，使得第四接合层109能够经受得住挤压而不变形，也使得即使至少一个第四支撑件109a出现重融也不会导致第四接合层109中的第四接合材料109b发生溢出，确保了第四接合层109良好的质量和接合强度，从而确保了第四接合层109的表面平整且厚度均匀，满足了对第四接合层109的厚度和翘曲度的工艺要求。同时，还使得第四接合层109中的第四接合材料109b不再受到种类的限制，为第四接合层109的制作提供了多种可能性，有利于降低第四接合层109的成本。
由此，基于第四接合层109的表面平整且厚度均匀，第一基板101和第一散热件108通过第四接合层109实现了良好的接合效果，提高了封装结构100的可靠性和冷却能力，还降低了接合成本，有利于封装结构100的高密度和高集成。
继续结合图14和图15，本申请提供的封装结构100还可以包括：第二散热件110和第五接合层111。其中，本申请对第二散热件110和第五接合层111的数量不做限定，一个第二散热件110对应一个第五接合层111或者多个第五接合层111。为了便于说明，图14和图15中采用一个第二散热件110和一个第五接合层111进行示意。
本申请中，第五接合层111位于第二基板105的第二导电面(即第四导电层)与第二散热件110之间，第五接合层111用于实现第二基板105与第二散热件110之间的接合。第五接合层111可以包括：第五接合材料111b和至少一个第五支撑件111a。为了便于说明，图14和图15中一个第五接合层111采用五个第五支撑件111a进行示意。
其中，第五接合材料111b的具体类型可以结合接合方式进行设置，本申请对此不做限定。可选地，在第五接合层111的类型包括焊接层的情况下，第五接合材料111b可以包括：焊片或者焊膏。在第五接合层111的类型包括烧结层的情况下，第五接合材料111b可以包括：粉状物料或者膏状物料。在第五接合层111的类型包括焊接层和烧结层的情况下，焊接层中，第五接合材料111b可以包括：焊片或者焊膏；烧结层中，第五接合材料111b可以包括：粉状物料或者膏状物料。
其中，第五支撑件111a可以设置为微米级尺寸，即第五支撑件111a在各个维度上的尺寸均为微米级，由于第五支撑件111a在各个维度上的尺寸均为微米级，因此，与数毫米级尺寸的第五接合层111的体积相比，第五支撑件111a的尺寸很小，使得第五支撑件111a在接合时对第五接合层111的工艺影响很小，也不会妨碍在第五接合层111上所形成的气泡从第五接合材料111b中逸出，避免了第五接合层111的空洞率过高，从而，对第五接合层111的接合影响较小，避免由于至少一个第五支撑件111a的尺寸过大而降低第二基板105的第二导电面和第二散热件110之间的接合效果，使得第二基板105和第二散热件110之间能够可靠接合。
可选地，不同的第五接合层111中的第五支撑件111a的形状可以相同或者不同。和/或，同一第五接合层111中的多个第五支撑件111a的形状可以相同或者不同。其中，本申请对第五支撑件111a的形状不做限定。可选地，第五支撑件111a的形状包括：球状、长方体状、椭球状、楔形状或者蚕状中的至少一个。
可选地，不同的第五接合层111中的第五支撑件111a的材料可以相同或者不同。和/或，同一第五接合层111中的多个第五支撑件111a的材料可以相同或者不同。其中，本申请对第五支撑件111a的材料不做限定。可选地，第五支撑件111a为单金属材料、合金材料、复合材料或者不导电材料中的任意一种。例如，单金属材料可以包括：铝Al、金Au、铜Cu或者镍Ni。合金材料可以包括：铝Al、金Au、铜Cu或者镍Ni中的至少两种。可选地，第一支撑件102a为包覆材料、涂层材料、带材材料、线材材料中的任意一种。例如，金属涂层或异种金属包覆。从而使得封装结构100的制作成本降低。
可选地，不同的第五接合层111中的第五支撑件111a的数量可以相同或者不同。其中，本申请对任意一个第五接合层111中的第五支撑件111a的数量不做限定。从而使得第五接合层111中的第五支撑件111a的数量可调。一般情况下，第五支撑件111a的数量可以大于等于3个，有利于进一步提升第五接合层111的接合效果，且可以确保第二基板105和第二散热件110的支撑平衡。
可选地，不同的第五接合层111中的第五支撑件111a的位置可以相同或者不同。其中，本申请对任意一个第五接合层111中的第五支撑件111a的位置不做限定。从而使得第五支撑件111a在第五接合层111中的位置自由，以便在需要的位置处植入所需尺寸的第五支撑件111a即可。
本申请中，为了避免在接合时第五支撑件11a被第五接合材料111b熔融而焊料移动到第五接合层111之外，因此，第五支撑件111a可以固定设置。进一步地，由于第五支撑件111a对第五接合层111的接合影响较小，因此，第五支撑件111a的设置位置可以包括多种，操作方便快捷，生成效率高。
可选地，至少一个第五支撑件111a固定设置在第二散热件110上靠近第二基板105的一面上。
可选地，至少一个第五支撑件111a固定设置在第二基板105的第二导电面上。
可选地，至少一个第五支撑件111a可以固定设置在第二散热件110上靠近第二基板105的一面和第二基板105的第二导电面上，且第二散热件110上靠近第二基板105的一面上的第五支撑件111a与第二基板105的第二导电面上的第五支撑件111a交错设置。
其中，本申请对第五支撑件111a的固定方式不做限定。可选地，第五支撑件111a通过如下任意一种方式进行固定设置：超音波、烧结、电镀或者钎焊。
本申请中，至少一个第五支撑件111a的高度与第五接合层111的厚度相同，且至少一个第五支撑件111a的熔点高于形成第五接合层111的最高温度。其中，第五接合层111的厚度可以结合实际情况进行设置，本申请对此不做限定。第五支撑件111a的高度可以根据对应的第五接合层111的厚度进行设置，其高度的具体数值不做限定。可选地，不同的第五接合层111中的第五支撑件111a的高度可以相同或者不同。
基于前述设置，在形成第五接合层111的过程中，至少一个第五支撑件111a不会完全溶解在第五接合层111中的第五接合材料111b中，使得至少一个第五支撑件111a的厚度仍与第五接合层111的厚度保持相同，以便通过至少一个第五支撑件111a形成具有至少一个第五支撑件111a的高度的第五接合层111。并且，在封装结构100需要多次回流的情况下，至少一个第五支撑件111a不会随着第五接合材料111b的移动而发生移动，使得至少一个第五支撑件111a在第五接合层111中分布均匀，且基于至少一个第五支撑件111a的支撑作用，使得第五接合层111能够经受得住挤压而不变形，也使得即使至少一个第五支撑件111a出现重融也不会导致第五接合层111中的第五接合材料111b发生溢出，确保了第五接合层111良好的质量，从而确保了第五接合层111的表面平整且厚度均匀，满足了对第五接合层111的厚度和翘曲度的工艺要求。同时，还使得第五接合层111中的第五接合材料111b不再受到种类的限制，为第五接合层111的制作提供了多种可能性，有利于降低第五接合层111的成本。
由此，基于第五接合层111的表面平整且厚度均匀，第二基板105和第二散热件110通过第五接合层111实现了良好的接合效果，提高了封装结构100的可靠性和冷却能力，还降低了接合成本，有利于封装结构100的高密度和高集成。
需要说明的是，本申请的封装结构100可以在第一基板101的第二导电面上接合第一散热件108，也可以在第二基板105的第二导电面上接合第二散热件110，也可以同时在第一基板101的第二导电面上接合第一散热件108以及在第二基板105的第二导电面上接合第二散热件110，本申请对此不做限定。
另外，本申请中，一个如图2-图13所示的封装结构100可以单独设置第一散热件108和/或第二散热件110，具体设置过程如图14和图15所示实施例的描述内容。多个如图2-图13所示的封装结构100可以共同设置散热件，以节省成本，即在多个封装结构100的一侧设置散热件或者在多个封装结构100的两侧均设置散热件。
在一个具体的实施例中，如图2-图13所示的封装结构100以图16所示直流电(direct current，DC)转交流电(alternating current，AC)变换模块100＇为例。由于DCAC变换模块100＇通常向被供电设备提供三相交流电，因此，在实际使用过程中往往使用三个DCAC变换模块。基于此，为了进一步提高封装结构100的散热效果，因此，如图17所示，第一散热件108可以设置在三个DCAC变换模块100＇的一侧，第二散热件110可以设置在三个DCAC变换模块100＇的另一侧，从而构成一个完整的封装结构100。
示例性地，本申请还提供一种电动车辆。图18为本申请一实施例提供的电动车辆的结构示意图。如图18所示，本申请提供的电动车辆1可以包括：供电电池、电机控制单元(motor control unit，MCU)12以及Q个电机13(图18中以一个电机13进行示意)，Q为正整数。
其中，电机控制单元MCU 12可以包括3R个如图2-图17所示的封装结构100(图18中以三个封装结构100进行示意)，R为正整数。供电电池可以向每个封装结构100均提供第一电能，每个电机13对应连接至少三个封装结构100(图18中以一个电机13电连接三个封装结构100进行示意)。
本申请中，针对3R个封装结构100中的任意一个封装结构100，电机控制单元MCU12可以控制该封装结构100将第一电能转换为与封装结构100对应连接的电机13所需的第二电能，并控制该封装结构100将第二电能传输至与封装结构100对应连接的电机13，使得对应连接的电机13可以向电动车辆1提供驱动。
一般情况下，由于电动车辆1通常采用交流电机13，因此，本申请中，第一电能通常为直流电，第二电能通常为交流电，故一般交流电至少包括三相电，因此，每个电机13至少电连接三个封装结构100。其中，本申请对第一电能和第二电能的具体大小不做限定。另外，本申请对电机控制单元MCU 12的具体结构不做下的。该电机控制单元MCU 12还可以包括如开关控制模块等其他部品。
需要说明的是，除了上述连接方式之外，每个电机也可以电连接至少一个封装结构100，本申请对此不做限定。
本申请提供的电动车辆1包括封装结构100，可执行上述封装结构100实施例的技术方案，其具体实现原理和技术效果，可参见上述图2-图17所示实施例的技术方案，此处不再赘述。
示例性地，本申请还提供一种电子装置。本申请提供的电子装置可以包括：至少一个被接合结构。其中，被接合结构的数量可以为一个或者多个，本申请对此不做限定。当电子装置中包括多个被接合结构时，多个被接合结构可以单独设置，也可以叠放设置，本申请对此不做限定。
针对至少一个被接合结构中的任意一个被接合结构，该被接合结构可以包括：被接合件和微米级尺寸的至少一个支撑件。其中，至少一个支撑件设置在该被接合件的至少一个待接合面上。且支撑件在各个维度上的尺寸均为微米级，由于支撑件在各个维度上的尺寸均为微米级，因此，与数毫米级尺寸的接合层的体积相比，支撑件的尺寸很小，使得支撑件在接合时对接合层的工艺影响很小，也不会妨碍在接合层上所形成的气泡从接合材料中逸出，避免了接合层的空洞率过高，从而，对接合层的接合影响较小，避免由于至少一个支撑件的尺寸过大而降低被接合件的接合效果，使得被接合件能够与其他部件可靠接合。
也就是说，该被接合件可以包括一个待接合面，也可以包括多个待接合面，具体数量可以结合实际接合情况进行设置。
当该被接合件包括一个待接合面时，该待接合面上可以设置一个支撑件，该支撑件的高度与接合层的厚度相同，该接合层由该支撑件与接合材料形成，且该支撑件的熔点高于形成接合层的最高温度。
当该被接合件包括一个待接合面时，该待接合面上可以设置多个支撑件，每个支撑件的高度均与接合层的厚度保持相同，该接合层由各个支撑件与接合材料形成，且每个支撑件的熔点均高于形成该接合层的最高温度。其中，各个支撑件的熔点可以相同或者不同，只需满足各个支撑件中支撑件的最低熔点高于形成该接合层的最高温度即可。
当该被接合件包括多个待接合面时，每个待接合面上可以设置一个支撑件，任意一个待接合面上的支撑件的厚度与接合层的高度保持相同，该接合层由该支撑件与接合材料形成，且该支撑件的熔点高于形成该接合层的最高温度。
当该被接合件包括多个待接合面时，每个待接合面上可以设置多个支撑件，同一个待接合面上的每个支撑件的厚度均与接合层的高度保持相同，该接合层由该待接合面上的各个支撑件与接合材料形成，且每个支撑件的熔点均高于形成该接合层的最高温度，各个支撑件的熔点可以相同或者不同，只需满足各个支撑件中支撑件的最低熔点高于形成接合层的最高温度即可。
本申请中，本申请对接合材料的具体类型不做限定。可选地，在接合层的类型包括焊接层的情况下，接合材料可以包括：焊片或者焊膏。在接合层的类型为烧结层的情况下，接合材料可以包括：粉状物料或者膏状物料。在接合层的类型包括焊接层和烧结层的情况下，焊接层中，接合材料可以包括：焊片或者焊膏。在烧结层中，接合材料可以包括：粉状物料或者膏状物料。
本申请中，不同的接合层中的支撑件的形状可以相同或者不同。同一接合层中的多个支撑件的形状可以相同或者不同。其中，本申请对支撑件的形状不做限定。可选地，支撑件的形状包括：球状、长方体状、椭球状、楔形状或者蚕状中的至少一个。
本申请中，不同的接合层中的支撑件的材料可以相同或者不同。和/或，同一接合层中的多个支撑件的材料可以相同或者不同。其中，本申请对支撑件的材料不做限定。可选地，支撑件为单金属材料、合金材料、复合材料或者不导电材料中的任意一种。例如，单金属材料可以包括：铝Al、金Au、铜Cu或者镍Ni。合金材料可以包括：铝Al、金Au、铜Cu或者镍Ni中的至少两种。可选地，支撑件可以为包覆材料、涂层材料、带材材料、线材材料中的任意一种。例如，金属涂层或异种金属包覆。从而使得电子装置的制作成本降低。
本申请中，不同的接合层中的支撑件的高度可以相同或者不同。其中，支撑件的高度可以根据对应的接合层的厚度进行设置，其高度的具体数值不做限定。
本申请中，不同的接合层中的支撑件的数量可以相同或者不同。其中，本申请对支撑件的数量不做限定。且任意一个的接合层中的支撑件的数量也不做限定。从而使得接合层中的支撑件的数量可调。一般情况下，支撑件的数量可以大于等于3个，有利于进一步提升接合层的接合效果，且可以确保被接合件的支撑平衡。
本申请中，不同的接合层中的支撑件的位置可以相同或者不同。其中，本申请对支撑件的位置不做限定。且任意一个的接合层中的支撑件的位置也不做限定。从而使得支撑件在接合层中的位置自由，以便在需要的位置处植入所需尺寸的支撑件即可。
另外，本申请对支撑件固定在被接合件的待接合面上的方式不做限定。可选地，支撑件通过如下任意一种方式进行固定设置：超音波、烧结、电镀或者钎焊。
本申请中，为了避免在接合时支撑件被接合材料熔融而焊料移动到接合层之外，因此，支撑件可以固定设置。进一步地，由于支撑件对接合层的接合影响较小，因此，支撑件的设置位置可以包括多种，且操作方便快捷，生成效率高。其中，本申请对待接合件的具体类型不做限定。可选地，被接合件的类型包括：芯片、互联柱、绝缘基板、电阻、电容、电感、传感器、端子或者散热板中的至少一种。
基于上述描述，在该被接合件的任意一个待接合面与其他部件实现接合的过程中，由于在该被接合件的待接合面上设置有微米级尺寸的支撑件，支撑件的高度与接合层的厚度相同以及支撑件的熔点高于形成接合层的最高温度，因此，支撑件不会完全溶解在接合层中的接合材料中，使得支撑件的厚度仍与接合层的厚度保持相同，以便通过支撑件形成具有与支撑件的高度相同的接合层。并且，在电子装置需要多次回流的情况下，支撑件不会随着接合材料的移动而发生移动，使得支撑件在接合层中分布均匀，且基于支撑件的支撑作用，使得接合层能够经受得住挤压而不变形，也使得即使支撑件出现重融也不会导致接合层中的接合材料发生溢出，确保了接合层良好的质量和接合强度，避免了被接合件下的接合材料不足而导致电子装置的电气短路或者失效等现象，从而确保了接合层的表面平整且厚度均匀，满足了对接合层的厚度和翘曲度的工艺要求。同时，还使得接合层中的接合材料不再受到种类的限制，为接合层的制作提供了多种可能性，有利于降低接合层的制作成本。由此，提高了电子装置的可靠性，且降低了电子装置的制作成本。
其中，本申请对电子装置的具体类型不做限定。可选地，电子装置可以包括：3D立体封装模块，如半导体功率模块、印刷电路板PCB的叠层模块等。
本申请提供的电子装置，通过至少一个被接合结构包括：被接合件和微米级尺寸的至少一个支撑件，至少一个支撑件设置在被接合件的至少一个待接合面上。针对被接合件的任意一个待接合面上的支撑件，支撑件的高度与接合层的厚度相同，支撑件与接合材料形成接合层，且支撑件的熔点高于形成接合层的最高温度，以使接合层的表面平整且厚度均匀。从而，在被接合件实现接合的过程中，由于在该被接合件的待接合面上设置有微米级尺寸的支撑件，支撑件的高度与接合层的厚度相同以及支撑件的熔点高于形成接合层的最高温度，因此，支撑件不会完全溶解在接合层中的接合材料中，使得支撑件的厚度仍与接合层的厚度保持相同，以便通过支撑件形成具有与支撑件的高度相同的接合层。并且，在电子装置需要多次回流的情况下，支撑件不会随着接合材料的移动而发生移动，使得支撑件在接合层中分布均匀，且基于支撑件的支撑作用，使得接合层能够经受得住挤压而不变形，也使得即使支撑件出现重融也不会导致接合层中的接合材料发生溢出，确保了接合层良好的质量和接合强度，避免了被接合件下的接合材料不足而导致电子装置的电气短路或者失效等现象，从而确保了接合层的表面平整且厚度均匀，满足了对接合层的厚度和翘曲度的工艺要求。同时，还使得接合层中的接合材料不再受到种类的限制，为接合层的制作提供了多种可能性，有利于降低接合层的制作成本。由此，提高了电子装置的可靠性，且降低了电子装置的制作成本。
以上，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (20)

1.一种封装结构，其特征在于，包括：第一基板、第一接合层、电子元件、第二接合层以及第二基板；
所述第一接合层位于所述第一基板的第一导电面和所述电子元件的第一接合面之间，所述第一接合层用于实现所述电子元件与所述第一基板的接合；
所述第一接合层包括：第一接合材料和至少一个第一支撑件，所述至少一个第一支撑件的高度与所述第一接合层的厚度相同，且所述至少一个第一支撑件的熔点高于形成所述第一接合层的最高温度，以使所述第一接合层的表面平整且厚度均匀；
所述第二接合层位于所述电子元件的第二接合面和所述第二基板的第一导电面之间，所述第二接合层用于实现所述电子元件与所述第二基板的接合，所述电子元件的第一接合面与所述电子元件的第二接合面相对；
若包括多个不连接的第一接合层和多个不连接的第二接合层，则所述电子元件至少包括：芯片、信号端子和功率端子；
所述芯片位于除与所述信号端子对应的第一接合层和所述功率端子对应的第一接合层之外的第一接合层与对应的第二接合层之间；
所述信号端子从所述封装结构的内部向所述封装结构的外部延伸设置，位于所述封装结构的内部的信号端子的一端位于除与所述芯片对应的第一接合层和所述功率端子对应的第一接合层之外的第一接合层上，所述信号端子与所述芯片电连接；
所述功率端子从所述封装结构的内部向所述封装结构的外部延伸设置，位于所述封装结构的内部的功率端子的一端位于除与所述芯片对应的第一接合层和所述信号端子对应的第一接合层之外的第一接合层上，第一接合层中包括有第一接合材料和固定设置在第一基板的第一导电面上的第一支撑件；和/或，所述功率端子位于除所述芯片对应的第二接合层之外的第二接合层上，第二接合层中包括有第二接合材料和固定设置在第二基板的第一导电面上的第二支撑件，所述芯片对应的第二接合层和所述功率端子对应的第二接合层各自对应于所述第二基板的第一导电面中的同一导电区域。
2.根据权利要求1所述的封装结构，其特征在于，
所述第二接合层包括：第二接合材料和至少一个第二支撑件，所述至少一个第二支撑件的高度与所述第二接合层的厚度相同，且所述至少一个第二支撑件的熔点高于形成所述第二接合层的最高温度，以使所述第二接合层的表面平整且厚度均匀。
3.根据权利要求2所述的封装结构，其特征在于，
所述至少一个第二支撑件固定设置在所述电子元件的第二接合面或者所述第二基板的第一导电面上。
4.根据权利要求1-3任一项所述的封装结构，其特征在于，所述封装结构还包括：塑封材料；所述第一基板、所述第一接合层、所述电子元件的部分、所述第二接合层以及所述第二基板均设置在所述塑封材料中。
5.根据权利要求1-3任一项所述的封装结构，其特征在于，
所述至少一个第一支撑件固定设置在所述电子元件的第一接合面或者所述第一基板的第一导电面上。
6.根据权利要求1所述的封装结构，其特征在于，所述电子元件还包括：传感器；
所述传感器的两端分别位于除与所述芯片对应的第一接合层、所述信号端子对应的第一接合层和所述功率端子对应的第一接合层之外的第一接合层上，第一接合层中包括有第一接合材料和固定设置在第一基板的第一导电面上的第一支撑件，所述芯片对应的第一接合层和所述传感器对应的两个第一接合层各自对应于所述第一基板的第一导电面中的不同导电区域；和/或，
所述传感器的一端位于除与所述芯片对应的第一接合层、所述信号端子对应的第一接合层和所述功率端子对应的第一接合层之外的第一接合层上，第一接合层中包括有第一接合材料和固定设置在第一基板的第一导电面上的第一支撑件，所述传感器的另一端通过传输导线从所述封装结构的内部向所述封装结构的外部延伸设置，所述芯片对应的第一接合层和所述传感器对应的第一接合层各自对应于所述第一基板的第一导电面中的不同导电区域。
7.根据权利要求1-3、6任一项所述的封装结构，其特征在于，所述封装结构还包括：第一散热件和第四接合层；
所述第四接合层位于所述第一基板的第二导电面与所述第一散热件之间，所述第一基板的第二导电面暴露在所述封装结构的外部，所述第四接合层用于实现所述第一基板与所述第一散热件之间的接合；
所述第四接合层包括：第四接合材料和至少一个第四支撑件，所述至少一个第四支撑件的高度与所述第四接合层的厚度相同，且所述至少一个第四支撑件的熔点高于形成所述第四接合层的最高温度，以使所述第四接合层的表面平整且厚度均匀。
8.根据权利要求7所述的封装结构，其特征在于，
所述至少一个第四支撑件固定设置在所述第一基板的第二导电面或者所述第一散热件上靠近所述第一基板的一面上。
9.根据权利要求1-3、6、8任一项所述的封装结构，其特征在于，所述封装结构还包括：第二散热件和第五接合层；
所述第五接合层位于所述第二基板的第二导电面与所述第二散热件之间，所述第二基板的第二导电面暴露在所述封装结构的外部，所述第五接合层用于实现所述第二基板与所述第二散热件之间的接合；
所述第五接合层包括：第五接合材料和至少一个第五支撑件，所述至少一个第五支撑件的高度与所述第五接合层的厚度相同，且所述至少一个第五支撑件的熔点高于形成所述第五接合层的最高温度，以使所述第五接合层的表面平整且厚度均匀。
10.根据权利要求9所述的封装结构，其特征在于，
所述至少一个第五支撑件固定设置在所述第二基板的第二导电面或者所述第二散热件上靠近所述第二基板的一面上。
11.根据权利要求1-3、6、8、10任一项所述的封装结构，其特征在于，
不同的接合层中的支撑件的形状相同或者不同；和/或
同一接合层中的多个支撑件的形状相同或者不同。
12.根据权利要求11所述的封装结构，其特征在于，支撑件的形状包括：球状、长方体状、椭球状、楔形状或者蚕状中的至少一个。
13.根据权利要求1-3、6、8、10、12任一项所述的封装结构，其特征在于，
不同的接合层中的支撑件的材料相同或者不同；和/或，
同一接合层中的多个支撑件的材料相同或者不同。
14.根据权利要求13所述的封装结构，其特征在于，支撑件为单金属材料、合金材料、复合材料或者不导电材料中的任意一种。
15.根据权利要求14所述的封装结构，其特征在于，所述支撑件为包覆材料、涂层材料、带材材料、线材材料中的任意一种。
16.根据权利要求1-3、6、8、10、12、14-15任一项所述的封装结构，其特征在于，
不同的接合层中的支撑件的高度相同或者不同。
17.根据权利要求1-3、6、8、10、14-15任一项所述的封装结构，其特征在于，
不同的接合层中的支撑件的数量相同或者不同。
18.根据权利要求1-3、6、8、10、14-15任一项所述的封装结构，其特征在于，支撑件通过如下任意一种方式进行固定设置：超音波、烧结、电镀或者钎焊。
19.根据权利要求1-3、6、8、10、14-15任一项所述的封装结构，其特征在于，在接合层的类型包括焊接层的情况下，接合材料包括：焊片或者焊膏；和/或，在接合层的类型为烧结层的情况下，接合材料包括：粉状物料或者膏状物料。
20.一种电动车辆，其特征在于，包括：供电电池、电机控制单元MCU以及Q个电机，Q为正整数；
所述电机控制单元MCU包括3R个如权利要求1-19任一项所述的封装结构，R为正整数，所述供电电池向每个封装结构均提供第一电能，每个电机对应连接至少三个封装结构；
针对所述3R个封装结构中的任意一个封装结构，所述电机控制单元MCU，用于控制所述封装结构将所述第一电能转换为与所述封装结构对应连接的电机所需的第二电能，并控制所述封装结构将所述第二电能传输至与所述封装结构对应连接的电机。
CN202080005260.1A 2020-04-16 2020-04-16 封装结构、电动车辆和电子装置 Active CN112771665B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410612661.3A CN118712158A (zh) 2020-04-16 2020-04-16 封装结构、电动车辆和电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/085092 WO2021208006A1 (zh) 2020-04-16 2020-04-16 封装结构、电动车辆和电子装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202410612661.3A Division CN118712158A (zh) 2020-04-16 2020-04-16 封装结构、电动车辆和电子装置

Publications (2)

Publication Number Publication Date
CN112771665A CN112771665A (zh) 2021-05-07
CN112771665B true CN112771665B (zh) 2024-05-24

Family

ID=75699522

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202080005260.1A Active CN112771665B (zh) 2020-04-16 2020-04-16 封装结构、电动车辆和电子装置
CN202410612661.3A Pending CN118712158A (zh) 2020-04-16 2020-04-16 封装结构、电动车辆和电子装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202410612661.3A Pending CN118712158A (zh) 2020-04-16 2020-04-16 封装结构、电动车辆和电子装置

Country Status (3)

Country Link
EP (1) EP3933914A4 (zh)
CN (2) CN112771665B (zh)
WO (1) WO2021208006A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113809032A (zh) * 2021-08-09 2021-12-17 华为技术有限公司 一种功率模块、电源电路及芯片
CN114334674A (zh) * 2021-08-16 2022-04-12 华为数字能源技术有限公司 功率半导体模块制备方法及功率半导体模块

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042827A (ja) * 2005-08-03 2007-02-15 Hitachi Ltd パワー半導体装置
CN101419953A (zh) * 2007-10-23 2009-04-29 南茂科技股份有限公司 用于一封装装置的接合结构
CN102549091A (zh) * 2009-09-16 2012-07-04 住友电木株式会社 粘合膜、多层电路基板、电子部件和半导体装置
US8299588B1 (en) * 2011-07-07 2012-10-30 Texas Instruments Incorporated Structure and method for uniform current distribution in power supply module
CN103715104A (zh) * 2012-09-28 2014-04-09 新科金朋有限公司 在半导体管芯上形成支撑层的半导体器件和方法
CN104377182A (zh) * 2013-08-12 2015-02-25 矽品精密工业股份有限公司 半导体封装件及其制法
CN105575924A (zh) * 2014-10-15 2016-05-11 台达电子工业股份有限公司 功率模块
CN108352333A (zh) * 2015-10-29 2018-07-31 日立化成株式会社 半导体用粘接剂、半导体装置以及制造该半导体装置的方法
CN108971804A (zh) * 2017-06-02 2018-12-11 株洲中车时代电气股份有限公司 焊层厚度控制方法及由该方法制作的功率半导体器件
CN109755208A (zh) * 2018-12-28 2019-05-14 西安华为技术有限公司 一种接合材料、半导体装置及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3879688B2 (ja) * 2003-03-26 2007-02-14 株式会社デンソー 半導体装置
JP4814503B2 (ja) * 2004-09-14 2011-11-16 スタンレー電気株式会社 半導体素子とその製造方法、及び電子部品ユニット
JP2014060341A (ja) * 2012-09-19 2014-04-03 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2014207389A (ja) * 2013-04-15 2014-10-30 株式会社東芝 半導体パッケージ
TWI590726B (zh) * 2013-12-09 2017-07-01 群成科技股份有限公司 電子封裝件、封裝載板及此封裝載板的製造方法
JP2015165527A (ja) * 2014-02-28 2015-09-17 株式会社東芝 半導体装置及びその製造方法
US10290602B2 (en) * 2015-07-08 2019-05-14 Sumitomo Electric Industries, Ltd. Semiconductor device and method of making semiconductor device
KR20180024099A (ko) * 2016-08-26 2018-03-08 삼성디스플레이 주식회사 접합 조립체 및 이를 포함하는 표시 장치
CN109755266B (zh) * 2017-11-02 2021-01-12 錼创显示科技股份有限公司 微型发光二极管显示面板
US11075137B2 (en) * 2018-05-02 2021-07-27 Semiconductor Components Industries, Llc High power module package structures

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042827A (ja) * 2005-08-03 2007-02-15 Hitachi Ltd パワー半導体装置
CN101419953A (zh) * 2007-10-23 2009-04-29 南茂科技股份有限公司 用于一封装装置的接合结构
CN102549091A (zh) * 2009-09-16 2012-07-04 住友电木株式会社 粘合膜、多层电路基板、电子部件和半导体装置
US8299588B1 (en) * 2011-07-07 2012-10-30 Texas Instruments Incorporated Structure and method for uniform current distribution in power supply module
CN103715104A (zh) * 2012-09-28 2014-04-09 新科金朋有限公司 在半导体管芯上形成支撑层的半导体器件和方法
CN104377182A (zh) * 2013-08-12 2015-02-25 矽品精密工业股份有限公司 半导体封装件及其制法
CN105575924A (zh) * 2014-10-15 2016-05-11 台达电子工业股份有限公司 功率模块
CN108352333A (zh) * 2015-10-29 2018-07-31 日立化成株式会社 半导体用粘接剂、半导体装置以及制造该半导体装置的方法
CN108971804A (zh) * 2017-06-02 2018-12-11 株洲中车时代电气股份有限公司 焊层厚度控制方法及由该方法制作的功率半导体器件
CN109755208A (zh) * 2018-12-28 2019-05-14 西安华为技术有限公司 一种接合材料、半导体装置及其制造方法

Also Published As

Publication number Publication date
CN118712158A (zh) 2024-09-27
EP3933914A1 (en) 2022-01-05
WO2021208006A1 (zh) 2021-10-21
EP3933914A4 (en) 2023-07-19
CN112771665A (zh) 2021-05-07

Similar Documents

Publication Publication Date Title
US10943845B2 (en) Three-dimensional packaging structure and packaging method of power devices
JP4438489B2 (ja) 半導体装置
JP4635564B2 (ja) 半導体装置
JP2006222298A (ja) 半導体装置およびその製造方法
JP2007059860A (ja) 半導体パッケージ及び半導体モジュール
JP5895220B2 (ja) 半導体装置の製造方法
CN112771665B (zh) 封装结构、电动车辆和电子装置
WO2023221970A1 (zh) 功率模块、电源系统、车辆及光伏系统
WO2019064775A1 (ja) 半導体装置およびその製造方法
JP2013016525A (ja) パワー半導体モジュールおよびその製造方法
JP4575034B2 (ja) インバータ装置
CN112736042A (zh) 一种双面水冷式功率模块
CN114586151A (zh) 半导体装置、功率转换装置以及半导体装置的制造方法
JP2002231883A (ja) パワー半導体モジュールおよびそれを用いた電力変換装置
KR20180087330A (ko) 파워 모듈의 양면 냉각을 위한 금속 슬러그
CN214797383U (zh) 双面水冷式功率模块
JP2018110143A (ja) 半導体装置、電力変換装置、リードフレーム、および半導体装置の製造方法
CN214797382U (zh) 银浆烧结双面散热功率模块
WO2021100747A1 (ja) 電力用半導体装置およびその製造方法、ならびに電力変換装置
JP7183722B2 (ja) 板はんだおよび半導体装置の製造方法
JP7439653B2 (ja) 半導体装置及び電力変換装置
CN216958019U (zh) 一种具有金属连接框架的功率模块
JP7487614B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
CN210575917U (zh) Igbt电路板及igbt模块
CN214477399U (zh) 无引线键合的双面散热igbt模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20211105

Address after: 518043 No. 01, 39th floor, building a, antuoshan headquarters building, No. 33, antuoshan Sixth Road, Xiang'an community, Xiangmihu street, Futian District, Shenzhen, Guangdong Province

Applicant after: Huawei Digital Energy Technology Co.,Ltd.

Address before: 518129 Bantian HUAWEI headquarters office building, Longgang District, Guangdong, Shenzhen

Applicant before: HUAWEI TECHNOLOGIES Co.,Ltd.

GR01 Patent grant
GR01 Patent grant