JP2014207389A - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JP2014207389A
JP2014207389A JP2013085234A JP2013085234A JP2014207389A JP 2014207389 A JP2014207389 A JP 2014207389A JP 2013085234 A JP2013085234 A JP 2013085234A JP 2013085234 A JP2013085234 A JP 2013085234A JP 2014207389 A JP2014207389 A JP 2014207389A
Authority
JP
Japan
Prior art keywords
bonding layer
semiconductor package
bonding
wiring pattern
ceramic frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013085234A
Other languages
English (en)
Inventor
一考 高木
Kazutaka Takagi
一考 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013085234A priority Critical patent/JP2014207389A/ja
Priority to TW103104716A priority patent/TWI512914B/zh
Priority to KR1020140017714A priority patent/KR20140123894A/ko
Priority to CN201410058298.1A priority patent/CN104103599A/zh
Priority to US14/200,284 priority patent/US9041190B2/en
Publication of JP2014207389A publication Critical patent/JP2014207389A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49579Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582Metallic layers on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

【課題】反りや歪みが少なく、かつ製造工程を複雑化せずに部材間に安定した接合層が形成された、良好な気密性を有する半導体パッケージを得る。
【解決手段】半導体パッケージを構成する部材間の接合に際し、銀等の融点が400℃以上の一つの金属元素を98重量%以上含有する接合層を用いることによって、部材の反りや歪みの発生を抑えた温度範囲で接合し、接合後には高融点を得るとともに、各接合層の接合面となる各部材の該当面をいずれも平行な面になるように各部材を構成することによって、各接合層の厚さ方向をすべて同じ方向に揃え、接合層を形成する際の加圧方向を、各部材を積層した方向の一方向としている。
【選択図】 図1

Description

本発明の実施形態は、半導体装置等を収容する半導体パッケージに関する。
半導体素子や、その周辺回路等を含んだ半導体装置は、実装や放熱等を考慮して、例えば半導体パッケージの内部に収容し、気密封止して使用されることが多い。半導体装置を半導体パッケージの内部に収容するにあたっては、半導体装置を半導体パッケージの基板にボンディング等によって固着する。
このため、この種の半導体パッケージにおいては、半導体装置をボンディングする際の温度や半導体装置の動作時の温度に対しても、構造的に十分に安定であることが必要になることから、半導体パッケージを組み上げる際は、融点の高い(例えば、780℃以上)銀ろう等を用いて各部材を接合するなど、半導体装置のボンディング時、あるいは半導体装置の動作時の温度よりも十分に高い温度で部材間を接合する。
しかし、銀ろう等を用いた場合は、高温下で組み立てを行うことになるため、素材の異なる部材間における線膨張係数の違い等に起因する反りや歪みを生じることがあり、半導体パッケージとしての機能が低下していた。
特開2006−13241号公報(第10ページ、図1) 特開2011−46770号公報
そこで本願出願人は、特願2012−193605により、この課題に対処するための提案を行った。この特願2012−193605に開示された技術によれば、銀ろう付けよりも低温(例えば、300〜400℃程度)の接合工程により半導体パッケージの各部材間を接合でき、しかも接合後は、銀ろうよりも高い融点を持った接合層が形成されるという、優れた技術である。
ただし、接合工程中は、安定した接合層が形成されるように、接合層を挟んで部材間を加圧する必要がある。しかし、接合部毎に異なる複数の方向から同時に加圧することは、工程的に困難であり、また接合工程をより複雑化する。このため、同一の方向(一方向)への加圧によって、部材間を接合するすべての接合層を形成できることが求められていた。なお、このときに形成される接合層は、いずれもその厚さ方向が同一の方向(加圧の方向)に形成されることになる。このように、半導体パッケージの部材間を接合するにあたって、一方向への加圧によってすべての接合層が形成される形状、及び構造の半導体パッケージが望まれていた。
本実施の形態は、上述の事情を考慮してなされたものであり、反りや歪みが少なく、製造工程を複雑化せずに安定した接合層を形成して良好な気密性を維持する半導体パッケージを提供することを目的とする。
上記目的を達成するために、本実施形態の半導体パッケージは、上面に半導体装置が固着される固着領域を有する平板状の基板と、平面状の上下2層のセラミック枠からなり、下層のセラミック枠の上面には端子となる配線パターンが形成され、上層のセラミック枠のうち、前記配線パターンの両端に該当する部分は前記下層のセラミック枠よりもその枠幅を細くすることにより前記配線パターンの両端を側壁に露出させて端子を兼ねた形状の側壁とするとともに、前記固着領域を囲み前記基板上面に積層されて一方の開口面が第1の接合層を介して前記基板上面に接合されたセラミック枠体と、前記セラミック枠体の他方の開口面における枠体の形状に対応した形状を有し、前記セラミック枠体の他方の開口面に積層されて第2の接合層を介してこのセラミック枠体に接合されたメタルリングと、前記配線パターン上に積層されて第3の接合層を介してこの配線パターンに接合されたリードとを備え、前記第1の接合層、前記第2の接合層、及び前記第3の接合層は、融点が400℃以上の一つの金属元素を98重量%以上含有することを特徴とする。
本実施形態に係る半導体パッケージの一実施例の外観を示す斜視図。 図1に例示した半導体パッケージの分解斜視図。 図1に例示した半導体パッケージのIa−Ibでの断面をモデル化して示す断面図。 図1に例示した半導体パッケージのセラミック枠体の構造の一例を示す分解斜視図。
以下に、本実施形態に係る半導体パッケージを実施するための最良の形態について、図1乃至図4を参照して説明する。
図1は、本実施形態に係る半導体パッケージの一実施例の外観を示す斜視図であり、図2は、その分解斜視図である。また、図3は、図1のIa−Ibに沿った断面をモデル化して示す断面図である。この半導体パッケージ1は、これらの図に示したように、基板11、配線パターン13が形成されたセラミック枠体12、メタルリング14、及び配線パターン13に接合されるリード15を備えている。
そして、基板11とセラミック枠体12とは接合層16aにより接合され、セラミック枠体12とメタルリング14とは接合層16bにより接合され、配線パターン13とリード15とは接合層16cにより接合されて、半導体パッケージとして一体化されている。また、各接合層16(16a、16b、及び16c)は、その厚さ方向が同一方向に形成されている。本実施例では図3に例示したように、各接合層の厚さ方向は、いずれも紙面上での上下方向、すなわち各部材を積層した方向に形成されている。
基板11は、例えば銅(Cu)、あるいは銅とモリブデン(Mo)の合金等により平板状に形成されており、その上面に半導体装置等が固着される固着領域11aを備えている。セラミック枠体12は、この固着領域11aを囲む四角形の枠体形状を有しており、下側の開口面12aと上側の開口面12bとは、互いに平行な平面をなしている。そして、固着領域11aを囲むように基板11上に積層され、下側の開口面12aと基板11との接触面を接合面として、接合層16aを介して基板11と接合されている。
また、セラミック枠体12の側壁には、枠体内外を貫通して2本の配線パターン13(13a、及び13b)が形成されている。これらの配線パターン13は、ともに平行な開口面である下側の開口面12a及び上側の開口面12bと平行な面上に形成されており、その上側の開口面12b側の表面が露出するように形成されている。本実施例においては、セラミック枠体12の対向する側壁をそれぞれ階段状に形成して、その階段面上に配線パターン13を露出させている。
このような形状のセラミック枠体12の形成法の一例を図4に示す。この図4に示した事例では、まず、上下に平行な開口面を有する2つの枠体として、セラミック製の下側枠体121、及び上側枠体122を形成する。これら2つの枠体は重ね合わせたときに下側枠体121の上面が階段面として露出するように、下側枠体121を幅広な形状にする。そして、下側枠体121の上面の内縁と外縁との間に2本の配線パターン13a、及び13bを形成後、上側枠体122を重ね合わせ、さらにこれらを焼成して一体化することによって、本実施例のセラミック枠体12を得ることができる。
メタルリング14は、セラミック枠体12の上側の開口面12b側の枠体形状に対応した形状を有しており、例えば、鉄(Fe)にニッケル(Ni)及びコバルト(Co)を配合した合金であるコバール材等が用いられる。そして、セラミック枠体12の上側の開口面12b上に積層されて、接合層16bを介してセラミック枠体12と接合されている。このメタルリング14は、セラミック枠体12の上側の開口面12bの表面の凹凸やうねりを吸収するので、例えばこの半導体パッケージ1に半導体装置等を収容後、さらにキャップ等(図示せず)を積層して封止する際に、その間の気密を良好に維持する。
2つのリード15(15a、及び15b)は、2本の配線パターン13a、及び13bのセラミック枠体12から外側に露出した部位の表面に、接合層16cを介して接合されている。これらのリード15には、例えば銅やコバール材等が用いられ、この半導体パッケージ1に収容される半導体装置等に、配線パターン13を介して信号を接続するための端子となる。
3つの接合層16(16a、16b、及び16c)は、いずれも融点が400℃以上の一つの金属元素を98重量%以上含有する。本実施例においては、金属元素として、銀(Ag)を用い、例えば、特願2012−193605に開示された手法等によって、これらの接合層16を形成している。すなわち、金属元素は、いわゆるナノ粒子と呼ばれる粒子径に微粒子化すると、バルク金属の場合に比べてその融点を数100℃低下させることができるので、接合にはこのナノ粒子を用いて、金属元素の融点を低下させつつ接合層を形成し、形成後はナノ粒子が一体となったバルク金属による接合層として、バルク金属の融点を備えたものにしている。
金属元素として銀を用いた場合、バルクの銀の融点は960℃程度である。これに対して、粒子径が数10nmの銀ナノ粒子の融点は150℃〜300℃に低下するので、300℃〜400℃程度の温度範囲で接合層を形成することができる。このため、パッケージとして一体化した時に、反りや歪みの発生を抑えることができる。しかも形成された接合層の融点は、銀のバルクでの融点である960℃程度となるので、半導体装置等のボンディング時の加熱温度や動作温度に対しても、構造的に十分安定している。
各接合層16を形成するにあたっては、例えば、有機溶媒に上記のような銀ナノ粒子を含むペースト状の接合材料(図示せず)を、接合対象の部材の接合面に塗布した上で、接合面同士を積層するように接触させ、300℃〜400℃程度の温度範囲を保持しながら、加圧する。そして、この状態を所定時間継続することによって銀ナノ粒子を焼結させ、所望の接合層を形成する。
また、接合層の金属の組成とその融点との関係については、本実施例に示した銀の場合には、例えば、銅を28重量%含む銀ろうの融点が780℃程度であることから、例えば銀を90重量%以上とすることによって、銀ろうよりも高融点化することができる。接合層に用いる金属元素としては、本実施例の銀以外にも、金(Au)、銅(Cu)、ニッケル(Ni)を適用することができ、接合層の形成も上記と同様な手法を適用できる。ただし、例えば金を適用する場合には、金に他の元素を混ぜると、その融点はバルクの金(1064℃程度)に比べて大幅に低温化される。このため、いずれの金属の場合でも、接合層の融点を高く維持できるように、接合層には一つの金属元素を98重量%含有することが望ましい。
上述のように構成された半導体パッケージ1は、基板11、配線パターン13が形成されたセラミック枠体12、メタルリング14、及びリード15の各部材が、上記した組成の接合層16によって接合され、半導体パッケージ1として一体化されている。各部材間に接合層を形成するにあたっては、本実施例では、接合材料の金属元素として銀を用い、順次積層した部材を所定の温度範囲を保持しながら加圧している。
ここで、従来の半導体パッケージ等においては、例えば、外形が四角形状をした信号接続用のフィードスルー部を基板上に設け、パッケージの内外を貫通させるために、本実施例のセラミック枠体12に相当する枠体の側壁にフィードスルー部の外形に対応する切り欠きを設けた形状を採用した場合等では、基板上に枠体側壁と四角形状のフィードスルー部とを接合するための接合面が、フィードスルー部の周囲4面(上下及び両側面)に存在することになる。このため、上下面を接合するための接合層と2側面の接合層とでは、その厚さ方向が互いに直交する方向になるので、安定な接合層を形成するには、それぞれの層の厚さ方向となる、異なった方向からの加圧が必要となる。
これに対して、本実施例においては、半導体パッケージとして一体化するために各部材を積層した時に、3つの接合層16の各接合面となる各部材の該当面が、互いに平行になるように各部材を構成しているので、3つの接合層16(16a、16b、及び16c)の厚さ方向はいずれも同じ方向となり、異なった厚さ方向となる接合層はない。このため、これらの接合層16を形成するための加圧方向は、各部材を積層した方向、すなわち図3の断面図においては、紙面上で上から下方向に相当する方向の一方向でよい。従って、各部材間を接合する3つの接合層16は、同一方向(部材の積層方向)の加圧によって形成することができる。
また、各接合層は、例えば300℃〜400℃程度の温度範囲で形成できるので、各部材及び半導体パッケージに反りや歪み等を生じにくく、形成された接合層は、例えば900℃以上の融点を有するので、内部に半導体装置等を固着する際の温度や、半導体装置等の動作温度に対しても構造的に十分に安定なものとなっている。
以上説明したように、本実施例においては、各部材間を接合して半導体パッケージとして一体化する際に、一つの金属元素として銀を98重量%以上含む接合層を用いて各部材間を接合している。この接合層は、形成する際に加熱及び加圧を必要とするが、加熱温度については、例えば300℃〜400℃程度とすることができるので、部材及び半導体パッケージの反りや歪み等の発生を低減することができる。また、加圧方向については、各接合層の厚さ方向がすべて同じ方向になるように各部材の接合面を構成しているので、いずれの接合層も各部材を積層した方向に加圧することで形成可能であり、製造工程を複雑にすることなく、各部材間を安定な接合層で接合することができる。さらに、銀を98重量%以上含むこの接合層は、例えば900℃程度の高い融点を有するので、パッケージ内に半導体装置等を固着する際の加熱温度や、動作中の半導体装置等からの発熱による温度上昇に対しても、構造的に十分な安定性を維持することができる。
これにより、反りや歪みが少なく、かつ製造工程を複雑化せずに部材間に安定した接合層が形成された、良好な気密性を有する半導体パッケージを得ることができる。
なお、いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1 半導体パッケージ
11 基板
12 セラミック枠体
13 配線パターン
14 メタルリング
15 リード
16 接合層

Claims (4)

  1. 上面に半導体装置が固着される固着領域を有する平板状の基板と、
    平面状の上下2層のセラミック枠からなり、下層のセラミック枠の上面には端子となる配線パターンが形成され、上層のセラミック枠のうち、前記配線パターンの両端に該当する部分は前記下層のセラミック枠よりもその枠幅を細くすることにより前記配線パターンの両端を側壁に露出させて端子を兼ねた形状の側壁とするとともに、前記固着領域を囲み前記基板上面に積層されて一方の開口面が第1の接合層を介して前記基板上面に接合されたセラミック枠体と、
    前記セラミック枠体の他方の開口面における枠体の形状に対応した形状を有し、前記セラミック枠体の他方の開口面に積層されて第2の接合層を介してこのセラミック枠体に接合されたメタルリングと、
    前記配線パターン上に積層されて第3の接合層を介してこの配線パターンに接合されたリードとを備え、
    前記第1の接合層、前記第2の接合層、及び前記第3の接合層は、融点が400℃以上の一つの金属元素を98重量%以上含有する
    ことを特徴とする半導体パッケージ。
  2. 前記金属元素は、金(Au)、銀(Ag)、銅(Cu)、ニッケル(Ni)のいずれかであることを特徴とする請求項1に記載の半導体パッケージ。
  3. 前記基板は銅、または銅合金からなり、前記メタルリングは鉄(Fe)にニッケル(Ni)及びコバルト(Co)を配合した合金からなり、前記リードは銅、または鉄(Fe)にニッケル(Ni)及びコバルト(Co)を配合した合金からなることを特徴とする請求項1または請求項2に記載の半導体パッケージ。
  4. 前記セラミック枠体の側面は階段状の外形を有し、前記配線パターンはこの階段面上に露出して形成されていることを特徴とする請求項1乃至請求項3のいずれか1項に記載の半導体パッケージ。
JP2013085234A 2013-04-15 2013-04-15 半導体パッケージ Pending JP2014207389A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013085234A JP2014207389A (ja) 2013-04-15 2013-04-15 半導体パッケージ
TW103104716A TWI512914B (zh) 2013-04-15 2014-02-13 Semiconductor package
KR1020140017714A KR20140123894A (ko) 2013-04-15 2014-02-17 반도체 패키지
CN201410058298.1A CN104103599A (zh) 2013-04-15 2014-02-20 半导体封装体
US14/200,284 US9041190B2 (en) 2013-04-15 2014-03-07 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013085234A JP2014207389A (ja) 2013-04-15 2013-04-15 半導体パッケージ

Publications (1)

Publication Number Publication Date
JP2014207389A true JP2014207389A (ja) 2014-10-30

Family

ID=51671617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013085234A Pending JP2014207389A (ja) 2013-04-15 2013-04-15 半導体パッケージ

Country Status (5)

Country Link
US (1) US9041190B2 (ja)
JP (1) JP2014207389A (ja)
KR (1) KR20140123894A (ja)
CN (1) CN104103599A (ja)
TW (1) TWI512914B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015088757A (ja) * 2013-10-31 2015-05-07 フリースケール セミコンダクター インコーポレイテッド 低温工程を使用した高温半導体デバイスパッケージ及び構造のための方法及び装置
JP2019062073A (ja) * 2017-09-26 2019-04-18 京セラ株式会社 接合構造および半導体パッケージ

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5588419B2 (ja) * 2011-10-26 2014-09-10 株式会社東芝 パッケージ
KR101686745B1 (ko) * 2015-08-07 2016-12-15 재단법인 다차원 스마트 아이티 융합시스템 연구단 파워 앰프 모듈 패키지 및 그 패키징 방법
US9780010B1 (en) * 2016-03-24 2017-10-03 Qorvo Us, Inc. Hermetic package with improved RF stability and performance
WO2018012616A1 (ja) * 2016-07-14 2018-01-18 株式会社 東芝 セラミックス回路基板および半導体モジュール
CN106252291B (zh) * 2016-09-25 2018-09-14 东莞市联洲知识产权运营管理有限公司 一种集成电路挤压式封装装置
US10431526B2 (en) * 2017-10-09 2019-10-01 Cree, Inc. Rivetless lead fastening for a semiconductor package
US10910340B1 (en) * 2019-10-14 2021-02-02 Heraeus Deutschland GmbH & Co. KG Silver sintering preparation and the use thereof for the connecting of electronic components
CN112771665B (zh) * 2020-04-16 2024-05-24 华为数字能源技术有限公司 封装结构、电动车辆和电子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068916A (ja) * 2001-08-24 2003-03-07 Sumitomo Electric Ind Ltd 半導体素子収納用パッケージ
JP2008028364A (ja) * 2006-06-20 2008-02-07 Tanaka Kikinzoku Kogyo Kk 封止用の金属ペースト及び圧電素子の気密封止方法並びに圧電デバイス
JP2011165745A (ja) * 2010-02-05 2011-08-25 Mitsubishi Electric Corp セラミックパッケージ

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6139977A (en) 1998-06-10 2000-10-31 Lucent Technologies Inc. Palladium surface coating suitable for wirebonding and process for forming palladium surface coatings
US20050146057A1 (en) * 2003-12-31 2005-07-07 Khor Ah L. Micro lead frame package having transparent encapsulant
JP2006013241A (ja) 2004-06-28 2006-01-12 Matsushita Electric Ind Co Ltd 半導体装置用パッケージ、および半導体装置
US8505804B2 (en) * 2007-03-22 2013-08-13 Tanaka Kikinzoku Kogyo K.K. Metal paste for sealing, hermetic sealing method for piezoelectric element, and piezoelectric device
US8304660B2 (en) * 2008-02-07 2012-11-06 National Taiwan University Fully reflective and highly thermoconductive electronic module and method of manufacturing the same
DE112009001079B4 (de) * 2008-05-02 2020-02-06 Hitachi Metals, Ltd. Hermetisch abdichtende Kappe
JP5531504B2 (ja) 2009-08-25 2014-06-25 Dic株式会社 銀ナノ粒子を用いる接合体の製造方法、及び接合体
JP2011071301A (ja) 2009-09-25 2011-04-07 Honda Motor Co Ltd 金属ナノ粒子を用いた接合方法及び接合体
US8637873B2 (en) 2010-11-18 2014-01-28 Kabushiki Kaisha Toshiba Package and high frequency terminal structure for the same
JP2012209334A (ja) 2011-03-29 2012-10-25 Toshiba Corp ミリ波帯用薄型パッケージおよびその製造方法
JP2013077741A (ja) 2011-09-30 2013-04-25 Toshiba Corp 半導体装置、接合金属層付き半導体素子、実装部材、並びに半導体装置の製造方法
JP5588419B2 (ja) 2011-10-26 2014-09-10 株式会社東芝 パッケージ
JP2013187303A (ja) 2012-03-07 2013-09-19 Toshiba Corp 半導体装置およびその製造方法、並びに実装部材
JP2013187418A (ja) 2012-03-08 2013-09-19 Toshiba Corp 半導体装置およびその製造方法、並びに実装部材
JP5976379B2 (ja) 2012-04-26 2016-08-23 株式会社東芝 電子機器及びその製造方法
JP2014049700A (ja) 2012-09-03 2014-03-17 Toshiba Corp 部材の接合構造およびその接合方法、パッケージ
JP2014053384A (ja) 2012-09-05 2014-03-20 Toshiba Corp 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068916A (ja) * 2001-08-24 2003-03-07 Sumitomo Electric Ind Ltd 半導体素子収納用パッケージ
JP2008028364A (ja) * 2006-06-20 2008-02-07 Tanaka Kikinzoku Kogyo Kk 封止用の金属ペースト及び圧電素子の気密封止方法並びに圧電デバイス
JP2011165745A (ja) * 2010-02-05 2011-08-25 Mitsubishi Electric Corp セラミックパッケージ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015088757A (ja) * 2013-10-31 2015-05-07 フリースケール セミコンダクター インコーポレイテッド 低温工程を使用した高温半導体デバイスパッケージ及び構造のための方法及び装置
JP2019062073A (ja) * 2017-09-26 2019-04-18 京セラ株式会社 接合構造および半導体パッケージ

Also Published As

Publication number Publication date
US20140306329A1 (en) 2014-10-16
TWI512914B (zh) 2015-12-11
KR20140123894A (ko) 2014-10-23
US9041190B2 (en) 2015-05-26
TW201442163A (zh) 2014-11-01
CN104103599A (zh) 2014-10-15

Similar Documents

Publication Publication Date Title
JP2014207389A (ja) 半導体パッケージ
JP2014207388A (ja) 半導体パッケージ
JP2012182567A (ja) 圧電デバイス
JP6787662B2 (ja) シールリング、電子部品収納用パッケージ、電子デバイスおよびこれらの製造方法
JP5647033B2 (ja) 圧電デバイス
JP2012156428A (ja) 電子部品収納用パッケージ、およびそれを備えた電子装置
WO2021066024A1 (ja) 蓋体、電子部品収容用パッケージ及び電子装置
WO2019208577A1 (ja) 放熱基板および電子装置
JP6809914B2 (ja) 半導体パッケージおよび半導体装置
JP2005072421A (ja) 電子部品収納用パッケージおよび電子装置
JP6305713B2 (ja) 電子部品収納用パッケージの製造方法
JP2013172258A (ja) 水晶発振器
JP7083898B2 (ja) 基体および半導体装置
JP2017126647A (ja) 電子部品パッケージおよび電子モジュール
JP2015192008A (ja) 半導体素子収納用パッケージおよび半導体装置
WO2019168056A1 (ja) 半導体パッケージ、半導体装置および半導体パッケージの製造方法
JP2016139736A (ja) 撮像素子収納用パッケージ、撮像装置および撮像モジュール
JP2015082527A (ja) 半導体パッケージ
JP5882868B2 (ja) 圧電装置ならびに圧電装置の製造方法
JP2013098777A (ja) 水晶デバイス
JP2017162975A (ja) 高周波半導体装置
JP2021034607A (ja) 熱電変換デバイスおよび製造方法
JP2013222790A (ja) 電子部品収納用パッケージ、及び圧電デバイス
JP2017121030A (ja) セラミックパッケージ及びその製造方法
WO2013161695A1 (ja) 電子部品収納用パッケージおよび電子装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20150218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150916

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160226

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20160422