KR101686745B1 - 파워 앰프 모듈 패키지 및 그 패키징 방법 - Google Patents

파워 앰프 모듈 패키지 및 그 패키징 방법 Download PDF

Info

Publication number
KR101686745B1
KR101686745B1 KR1020150111710A KR20150111710A KR101686745B1 KR 101686745 B1 KR101686745 B1 KR 101686745B1 KR 1020150111710 A KR1020150111710 A KR 1020150111710A KR 20150111710 A KR20150111710 A KR 20150111710A KR 101686745 B1 KR101686745 B1 KR 101686745B1
Authority
KR
South Korea
Prior art keywords
ceramic
metal
layer
pattern
power amplifier
Prior art date
Application number
KR1020150111710A
Other languages
English (en)
Inventor
이경학
한민석
김영기
Original Assignee
재단법인 다차원 스마트 아이티 융합시스템 연구단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인 다차원 스마트 아이티 융합시스템 연구단 filed Critical 재단법인 다차원 스마트 아이티 융합시스템 연구단
Priority to KR1020150111710A priority Critical patent/KR101686745B1/ko
Priority to EP15184781.1A priority patent/EP3128546B1/en
Priority to CN201510587106.0A priority patent/CN106449535B/zh
Priority to US14/854,098 priority patent/US10504748B2/en
Priority to KR1020160157993A priority patent/KR102348252B1/ko
Application granted granted Critical
Publication of KR101686745B1 publication Critical patent/KR101686745B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/103—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding or embedding conductive wires or strips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Materials Engineering (AREA)
  • Led Device Packages (AREA)
  • Microwave Amplifiers (AREA)
  • Amplifiers (AREA)

Abstract

파워 앰프(power amplifier) 모듈 패키징 방법은 세라믹층 및 상기 세라믹층에 패터닝되는 패턴을 포함하는 일체형 패턴을 제공하는 단계; 상기 일체형 패턴을 금속층에 접합하는 단계; 및 상기 금속층에 접합된 상기 일체형 패턴에 적어도 하나의 외부 신호 연결 리드선이 형성된 세라믹 측벽을 증착하는 단계를 포함한다.

Description

파워 앰프 모듈 패키지 및 그 패키징 방법{POWER AMPLIFIER MODULE PACKAGE AND PACKAGING METHOD THEREOF}
아래의 실시예들은 파워 앰프 모듈 패키지 및 그 패키징 방법에 관한 것으로, 보다 구체적으로 일체형 패턴을 이용하여 파워 앰프 모듈을 패키징하는 기술에 대한 것이다.
기존의 파워 앰프 모듈 패키징 기술은 금속 물질로 형성된 패키지 베이스를 이용하여 파워 앰프 모듈을 패키징한다. 이 때, 패키지 베이스는 세라믹층 및 패턴이 삽입되는 홈을 포함하는 금속 측벽을 갖도록 금속 물질로 제작된다.
따라서, 기존의 파워 앰프 모듈 패키징 기술은 패키지 베이스의 측벽이 모두 금속 물질로 제작되기 때문에, 비싼 제작 비용을 갖는 문제점이 있다.
또한, 기존의 파워 앰프 모듈 패키징 기술은 파워 앰프 모듈 패키지를 제공한 후, 패턴을 삽입하는 과정에서 절연을 위한 세라믹층을 패키지 베이스에 박막/후막하고 식각하는 추가적인 공정을 수행해야 하는 단점이 있다.
이에, 아래의 실시예들은 세라믹층 및 세라믹층에 패터닝되는 패턴을 포함하는 일체형 패턴을 이용함으로써, 제작 비용을 낮추고, 세라믹층을 박막/후막하고 식각하는 추가적인 공정을 수행하지 않는 기술을 제안한다.
일실시예들은 세라믹층 및 세라믹층에 패터닝되는 패턴을 포함하는 일체형 패턴을 이용하는 파워 앰프 모듈 패키징 방법 및 이에 따라 제작되는 파워 앰프 모듈 패키지를 제공한다.
구체적으로, 일실시예들은 세라믹 측벽을 이용함으로써, 제작 비용을 낮추는 파워 앰프 모듈 패키징 방법 및 이에 따라 제작되는 파워 앰프 모듈 패키지를 제공한다.
또한, 일실시예들은 세라믹층 및 세라믹층에 패터닝되는 패턴을 포함하는 일체형 패턴을 이용함으로써, 세라믹층을 박막/후막하고 식각하는 추가적인 공정을 수행하지 않는 파워 앰프 모듈 패키징 방법 및 이에 따라 제작되는 파워 앰프 모듈 패키지를 제공한다.
일실시예에 따르면, 파워 앰프(power amplifier) 모듈 패키징 방법은 세라믹층 및 상기 세라믹층에 패터닝되는 패턴을 포함하는 일체형 패턴을 제공하는 단계; 상기 일체형 패턴을 금속층에 접합하는 단계; 및 상기 금속층에 접합된 상기 일체형 패턴에 적어도 하나의 외부 신호 연결 리드선이 형성된 세라믹 측벽을 증착하는 단계를 포함한다.
상기 세라믹 측벽은 상기 패턴과 상기 적어도 하나의 외부 신호 연결 리드선을 연결하도록 생성된 적어도 하나의 수직 비아 홀을 포함할 수 있다.
상기 일체형 패턴을 금속층에 접합하는 단계는 상기 금속층의 표면에 금속 코팅층을 코팅한 후, 상기 금속 코팅층이 코팅된 표면에 상기 일체형 패턴을 접합하는 단계를 포함할 수 있다.
상기 파워 앰프 모듈 패키징 방법은 상기 일체형 패턴에 포함되는 상기 세라믹층에 형성된 홈에 상기 패턴과 연결되도록 칩을 집적하는 단계를 더 포함할 수 있다.
상기 세라믹 측벽을 증착하는 단계는 상기 세라믹 측벽의 상부에 금속 라인을 형성하는 단계를 포함할 수 있다.
상기 금속 라인을 형성하는 단계는 상기 세라믹 측벽과 상기 금속 라인 사이에 절연층을 배치하는 단계를 포함할 수 있다.
상기 파워 앰프 모듈 패키징 방법은 상기 금속층에 접합된 상기 일체형 패턴에 증착된 상기 세라믹 측벽에 커버를 장착하는 단계를 더 포함할 수 있다.
일실시예에 따르면, 파워 앰프 모듈 패키징 방법은 금속층에 세라믹 측벽을 증착하는 단계; 및 상기 세라믹 측벽에 적어도 하나의 외부 신호 연결 리드선을 형성하는 단계를 포함한다.
상기 적어도 하나의 외부 신호 연결 리드선을 형성하는 단계는 상기 세라믹 측벽의 상부에 금속 라인을 형성하는 단계를 포함할 수 있다.
상기 금속 라인을 형성하는 단계는 상기 세라믹 측벽과 상기 금속 라인 사이에 절연층을 배치하는 단계를 포함할 수 있다.
일실시예에 따르면, 파워 앰프(power amplifier) 모듈 패키지는 세라믹층 및 상기 세라믹층에 패터닝되는 패턴을 포함하는 일체형 패턴; 상기 일체형 패턴이 접합되는 금속층; 및 상기 금속층에 접합된 상기 일체형 패턴에 증착되는 세라믹 측벽-상기 세라믹 측벽에는 적어도 하나의 외부 신호 연결 리드선이 형성됨-을 포함한다.
상기 세라믹 측벽은 상기 패턴과 상기 적어도 하나의 외부 신호 연결 리드선을 연결하도록 생성된 적어도 하나의 수직 비아 홀을 포함할 수 있다.
상기 일체형 패턴은 상기 금속층의 표면에 금속 코팅층이 코팅된 후, 상기 금속 코팅층이 코팅된 표면에 접합될 수 있다.
파워 앰프 모듈 패키지는 금속층; 상기 금속층에 증착되는 세라믹 측벽; 및 상기 세라믹 측벽에 형성되는 적어도 하나의 외부 신호 연결 리드선을 포함한다.
일실시예들은 세라믹층 및 세라믹층에 패터닝되는 패턴을 포함하는 일체형 패턴을 이용하는 파워 앰프 모듈 패키징 방법 및 이에 따라 제작되는 파워 앰프 모듈 패키지를 제공할 수 있다.
구체적으로, 일실시예들은 세라믹 측벽을 이용함으로써, 제작 비용을 낮추는 파워 앰프 모듈 패키징 방법 및 이에 따라 제작되는 파워 앰프 모듈 패키지를 제공할 수 있다.
또한, 일실시예들은 세라믹층 및 세라믹층에 패터닝되는 패턴을 포함하는 일체형 패턴을 이용함으로써, 세라믹층을 박막/후막하고 식각하는 추가적인 공정을 수행하지 않는 파워 앰프 모듈 패키징 방법 및 이에 따라 제작되는 파워 앰프 모듈 패키지를 제공할 수 있다.
도 1a 내지 1b는 일실시예에 따른 파워 앰프 모듈 패키지를 나타낸 도면이다.
도 2는 일실시예에 따른 금속층을 설명하기 위한 도면이다.
도 3은 일실시예에 따른 일체형 패턴과 금속층이 접합되는 과정을 설명하기 위한 도면이다.
도 4는 일실시예에 따른 파워 앰프 모듈 패키징 방법을 나타낸 도면이다.
도 5a 내지 5b는 다른 일실시예에 따른 파워 앰프 모듈 패키지를 나타낸 도면이다.
도 6은 다른 일실시예에 따른 파워 앰프 모듈 패키징 방법을 나타낸 도면이다.
이하, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
또한, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1a 내지 1b는 일실시예에 따른 파워 앰프 모듈 패키지를 나타낸 도면이다. 구체적으로, 도 1a는 일실시예에 따른 파워 앰프 모듈 패키지를 나타낸 사시도이고, 도 1b는 일실시예에 따른 파워 앰프 모듈 패키지를 나타낸 단면도이다.
도 1a 내지 1b를 참조하면, 파워 앰프 모듈 패키지(100)는 세라믹층(111)과 세라믹층(111)에 패터닝되는 패턴(112)을 포함하는 일체형 패턴(110), 일체형 패턴(110)이 접합되는 금속층(120) 및 금속층(120)에 접합된 일체형 패턴(110)에 증착되는 세라믹 측벽(130)을 포함한다. 여기서, 세라믹 측벽(130)에는 적어도 하나의 외부 신호 연결 리드선(131)이 형성된다. 이하, 일실시예에 따른 파워 앰프 모듈 패키지(100)는 도 5a 내지 5b를 참조하여 후술되는 다른 일실시예에 따른 파워 앰프 모듈 패키지와 달리, 일체형 패턴(110)을 포함하도록 패키징되는 일체형 패키지일 수 있다.
패턴(112)은 파워 앰프 모듈 패키지(100)의 용도에 따라 세라믹층(111)에 미리 패터닝될 수 있다. 여기서, 세라믹층(111)은 다양한 절연 물질로 구성될 수 있다. 예를 들어, 패턴(112)은 세라믹층(111)에 형성된 홈(113)의 위치에 따라(예컨대, 홈(113)이 위치하는 영역을 제외한 나머지 영역 상에), 칩(114)이 연결되어 집적될 수 있도록 패터닝될 수 있다. 도면에는 칩(114)이 집적되어 패턴(112)에 포함되는 경우로 도시하였으나, 이에 제한되거나 한정되지 않고, 칩(114)은 파워 앰프 모듈 패키지(100)를 제공받는 측에서 집적시킬 수 있도록 패턴(112)에 포함되지 않을 수도 있다.
일체형 패턴(110)은 금속층(120)의 표면에 Ni과 같은 금속 코팅층(그러나, 이에 제한되거나 한정되지 않고, 다양한 금속 물질 또는 금속 혼합 물질이 이용될 수 있음)이 코팅된 후, 금속 코팅층이 코팅된 표면에 접합될 수 있다. 이에 대한 상세한 설명은 도 3을 참조하여 기재하기로 한다.
여기서, 금속층(120)은 파워 앰프 모듈 패키지(100)를 다른 모듈들과 연결하는 적어도 하나의 연결 프레임(121)을 포함하도록 형성될 수도 있다. 이 때, 금속층(120)은 Cu 및 Graphite의 혼합 물질로 구성될 수 있다. 그러나, 이에 제한되거나 한정되지 않고, 금속층(120)은 미리 설정된 범위 내의 열전도율 및 미리 설정된 범위의 열팽창율을 갖는 다양한 금속 물질 또는 금속 혼합 물질로 형성될 수 있다. 이에 대한 상세한 설명은 도 2를 참조하여 기재하기로 한다.
이하, 금속층(120)에 접합된 일체형 패턴(110)에 증착되는 세라믹 측벽(130)은 세라믹 물질로 형성되는 것으로 설명하나, 이에 제한되거나 한정되지 않고, 전도성 물질 또는 절연성 물질 등을 포함하는 다양한 물질로 구성될 수 있다. 이와 같은 세라믹 측벽(130)에는 적어도 하나의 외부 신호 연결 리드선(131)이 형성되어 있다. 예를 들어, 적어도 하나의 외부 신호 연결 리드선(131)은 세라믹 측벽(130)의 상부에 접합되어 형성될 수 있다. 이 때, 적어도 하나의 외부 신호 연결 리드선(131)은 다양한 전도성 물질로 형성될 수 있다.
또한, 세라믹 측벽(130)은 패턴(112)과 적어도 하나의 외부 신호 연결 리드선(131)을 연결하도록 생성된 적어도 하나의 수직 비아 홀(132)을 포함할 수 있다. 예를 들어, 적어도 하나의 수직 비아 홀(132)은 적어도 하나의 외부 신호 연결 리드선(131)과 패턴(112)을 연결하도록 세라믹 측벽(130) 내부에 형성된 홀에 금속 물질이 채워져서 생성될 수 있다. 따라서, 패턴(112)은 적어도 하나의 수직 비아 홀(132) 및 적어도 하나의 외부 신호 연결 리드선(131)을 통하여 외부와 전기적으로 연결될 수 있다.
또한, 세라믹 측벽(130)의 상부에는 금속 라인(140)이 형성되어 있을 수 있다. 따라서, 금속층(120)에 접합된 일체형 패턴(110)에 증착된 세라믹 측벽(130)에는 금속 라인(140)에 의해 커버(150)가 장착될 수 있다. 이 때, 커버(150)는 금속층(120)을 구성하는 물질과 같은 다양한 금속 물질 또는 금속 혼합 물질로 형성되거나, 유전체 물질로 형성될 수도 있다. 또한, 금속 라인(140)은 레이저 웰딩으로 lid 장착에 의해 커버(150)가 결합될 수 있도록 다양한 금속 물질 또는 금속 혼합 물질로 형성될 수 있다.
여기서, 금속 라인(140)은 세라믹 측벽(130)에 형성되는 적어도 하나의 외부 신호 연결 리드선(131)과의 절연을 위한 절연층(141)의 상부에 형성될 수 있다. 절연층(141)은 세라믹층(111)을 구성하는 다양한 절연 물질로 형성될 수 있다.
도 2는 일실시예에 따른 금속층을 설명하기 위한 도면이다.
도 2를 참조하면, 일실시예에 따른 일체형 패턴이 접합되는 금속층은 미리 설정된 범위 내의 열전도율 및 미리 설정된 범위의 열팽창율을 갖는 다양한 금속 물질 또는 금속 혼합 물질로 형성될 수 있다.
예를 들어, 금속층은 도면에 도시된 바와 같이, W 및 Cu의 혼합 물질보다 높은 열전도율을 갖는 Cu 및 Graphite의 혼합 물질, Cu 및 Diamond의 혼합 물질, Al 및 Diamond의 혼합 물질, Al 및 Graphite의 혼합 물질, Cu 및 C-Fiber의 혼합 물질, W 및 Graphite의 혼합 물질, Fe 및 Graphite의 혼합 물질, PP 및 Cu의 혼합 물질 또는 Be 등과 같은 금속 혼합 물질 또는 금속 물질로 형성될 수 있다.
또한, 금속층의 표면에 코팅되는 금속 코팅층, 적어도 하나의 외부 신호 연결 리드선, 일체형 패턴에 포함되는 패턴, 적어도 하나의 수직 비아 홀, 커버, 금속 라인 역시 Cu 및 Graphite의 혼합 물질, Cu 및 Diamond의 혼합 물질, Al 및 Diamond의 혼합 물질, Al 및 Graphite의 혼합 물질, Cu 및 C-Fiber의 혼합 물질, W 및 Graphite의 혼합 물질, Fe 및 Graphite의 혼합 물질, PP 및 Cu의 혼합 물질 또는 Be 등과 같은 금속 혼합 물질 또는 금속 물질로 형성될 수 있다.
도 3은 일실시예에 따른 일체형 패턴과 금속층이 접합되는 과정을 설명하기 위한 도면이다.
도 3을 참조하면, 일실시예에 따른 세라믹층(311) 및 세라믹층(311)에 패터닝되는 패턴(312)을 포함하는 일체형 패턴(310)은 금속층(320)의 표면에 금속 코팅층(321)을 코팅한 후, 금속 코팅층(321)이 코팅된 표면에 접합될 수 있다.
도 4는 일실시예에 따른 파워 앰프 모듈 패키징 방법을 나타낸 도면이다.
도 4를 참조하면, 일실시예에 따른 파워 앰프 모듈 패키징 시스템은 세라믹층(411) 및 세라믹층(411)에 패터닝되는 패턴(412)을 포함하는 일체형 패턴(410)을 제공한다.
여기서, 파워 앰프 모듈 패키징 시스템은 파워 앰프 모듈 패키징 공정을 수행하기 이전에, 파워 앰프 모듈 패키지의 용도에 따라, 홈(413)이 형성된 세라믹층(411)에 패턴(412)을 패터닝할 수 있다. 여기서, 세라믹층(111)은 다양한 절연 물질로 구성될 수 있다. 예를 들어, 파워 앰프 모듈 패키징 시스템은 패턴(412)을 세라믹층(411)에 형성된 홈(413)의 위치에 따라(예컨대, 칩(414)이 집적될 홈(413)이 위치하는 영역을 제외한 나머지 영역 상에), 패터닝될 수 있다.
이어서, 파워 앰프 모듈 패키징 시스템은 일체형 패턴(410)을 금속층(420)에 접합한다. 예를 들어, 파워 앰프 모듈 패키징 시스템은 금속층(420)의 표면에 Ni과 같은 금속 코팅층(그러나, 이에 제한되거나 한정되지 않고, 다양한 금속 물질 또는 금속 혼합 물질이 이용될 수 있음)을 코팅한 후, 금속 코팅층이 코팅된 표면에 일체형 패턴(410)을 접합할 수 있다.
여기서, 금속층(420)은 파워 앰프 모듈 패키지를 다른 모듈들과 연결하는 적어도 하나의 연결 프레임(421)을 포함하도록 형성할 수도 있다. 이 때, 파워 앰프 모듈 패키징 시스템은 금속층(420)을 Cu 및 Graphite의 혼합 물질로 구성할 수 있다. 그러나, 이에 제한되거나 한정되지 않고, 파워 앰프 모듈 패키징 시스템은 금속층(420)을 미리 설정된 범위 내의 열전도율 및 미리 설정된 범위의 열팽창율을 갖는 다양한 금속 물질 또는 금속 혼합 물질로 형성할 수 있다.
그 다음, 파워 앰프 모듈 패키징 시스템은 금속층(420)에 접합된 일체형 패턴(410)에 적어도 하나의 외부 신호 연결 리드선(431)이 형성된 세라믹 측벽(430)을 증착한다. 여기서, 세라믹 측벽(430)의 상부에는 적어도 하나의 외부 신호 연결 리드선(431)이 접합되어 형성되어 있을 수 있다. 이 때, 적어도 하나의 외부 신호 연결 리드선(431)은 다양한 전도성 물질로 형성될 수 있다.
또한, 세라믹 측벽(430)에는 적어도 하나의 수직 비아 홀(432)이 생성되어 있을 수 있다. 예를 들어, 파워 앰프 모듈 패키징 시스템은 적어도 하나의 외부 신호 연결 리드선(431)과 패턴(412)이 연결되도록 적어도 하나의 수직 비아 홀(432)을 세라믹 측벽(430) 내부에 형성된 홀에 금속 물질을 채워서 생성할 수 있다.
또한, 세라믹 측벽(430)의 상부에는 금속 라인(440)이 형성되어 있을 수 있다. 금속 라인(440)은 후술되는 커버(450)가 레이저 웰딩으로 lid 장착에 의해 세라믹 측벽(430)에 결합되도록 다양한 금속 물질 또는 금속 혼합 물질로 형성될 수 있다. 또한, 세라믹 측벽(430) 상에 금속 라인(440)과 적어도 하나의 외부 신호 연결 리드선(431) 사이에는 절연층(441)이 배치될 수 있다. 절연층(441)은 세라믹층(411)을 구성하는 다양한 절연 물질로 형성될 수 있다.
그 다음, 파워 앰프 모듈 패키징 시스템은 일체형 패턴(410)에 포함되는 세라믹층(411)의 홈(413)에 칩(414)을 집적할 수 있다. 그러나 이에 제한되거나 한정되지 않고, 칩(414)은 파워 앰프 모듈 패키지를 제공받는 측에서 집적시킬 수 있다. 또한, 칩(414)은 세라믹 측벽(430)이 금속층(420)에 접합된 일체형 패턴(410)에 증착되는 과정에서 집적될 수도 있다.
그 후, 파워 앰프 모듈 패키징 시스템은 금속층(420)에 접합된 일체형 패턴(410)에 증착된 세라믹 측벽(430)에 커버(450)를 장착할 수 있다. 이 때, 파워 앰프 모듈 패키징 시스템은 금속층(420)을 구성하는 물질과 같은 다양한 금속 물질, 금속 혼합 물질 또는 유전체 물질로 커버(450)를 형성할 수도 있다.
이와 같이, 일실시예에 따른 파워 앰프 모듈 패키징 시스템은 세라믹 측벽(430)을 이용함으로써, 제작 비용을 낮춰서 파워 앰프 모듈 패키지를 제조할 수 있다. 또한, 파워 앰프 모듈 패키징 시스템은 세라믹층(411) 및 세라믹층(411)에 패터닝되는 패턴(412)을 포함하는 일체형 패턴(410)을 이용하여, 세라믹층(411)을 박막/후막하고 식각하는 추가적인 공정을 수행하지 않음으로써, 제조 공정을 단순화하여 파워 앰프 모듈 패키지를 제조할 수 있다.
도 5a 내지 5b는 다른 일실시예에 따른 파워 앰프 모듈 패키지를 나타낸 도면이다. 구체적으로, 도 5a는 다른 일실시예에 따른 파워 앰프 모듈 패키지를 나타낸 사시도이고, 도 5b는 다른 일실시예에 따른 파워 앰프 모듈 패키지를 나타낸 단면도이다.
도 5a 내지 5b를 참조하면, 파워 앰프 모듈 패키지(500)는 금속층(510), 금속층(510)에 증착되는 세라믹 측벽(520) 및 세라믹 측벽(520)에 형성되는 적어도 하나의 외부 신호 연결 리드선(521)을 포함한다. 이하, 다른 일실시예에 따른 파워 앰프 모듈 패키지(500)는 도 1a 내지 1b를 참조하여 상술된 일실시예에 따른 파워 앰프 모듈 패키지와 달리, 일체형 패턴을 포함하지 않고 패키징되는 분리형 패키지(일체형 패턴은 파워 앰프 모듈 패키지(500)를 제공받는 측에 의해 세라믹 측벽(520)의 내부 영역(530)에 삽입될 예정임)일 수 있다.
금속층(510)은 파워 앰프 모듈 패키지(500)를 다른 모듈들과 연결하는 적어도 하나의 연결 프레임(511)을 포함하도록 형성될 수도 있다. 이 때, 금속층(510)은 Cu 및 Graphite의 혼합 물질로 구성될 수 있다. 그러나, 이에 제한되거나 한정되지 않고, 금속층(510)은 미리 설정된 범위 내의 열전도율 및 미리 설정된 범위의 열팽창율을 갖는 다양한 금속 물질 또는 금속 혼합 물질로 형성될 수 있다.
이하, 금속층(510)에 증착되는 세라믹 측벽(520)은 세라믹 물질로 형성되는 것으로 설명하나, 이에 제한되거나 한정되지 않고, 전도성 물질 또는 절연성 물질 등을 포함하는 다양한 물질로 구성될 수 있다. 이와 같은 세라믹 측벽(520)에는 적어도 하나의 외부 신호 연결 리드선(521)이 형성될 수 있다. 예를 들어, 적어도 하나의 외부 신호 연결 리드선(521)은 세라믹 측벽(520)의 상부에 접합되어 형성될 수 있다. 이 때, 적어도 하나의 외부 신호 연결 리드선(521)은 다양한 전도성 물질로 형성될 수 있다.
여기서, 세라믹 측벽(520)은 금속층(510)의 표면에 Ni과 같은 금속 코팅층(그러나, 이에 제한되거나 한정되지 않고, 다양한 금속 물질 또는 금속 혼합 물질이 이용될 수 있음)이 코팅된 후, 금속 코팅층이 코팅된 표면에 증착될 수 있다(도 3을 참조하여 도시된 일체형 패턴과 금속층이 접합되는 과정과 동일한 방식).
또한, 세라믹 측벽(520)의 상부에는 금속 라인(540)이 형성되어 있을 수 있다. 따라서, 금속층(510)에 증착된 세라믹 측벽(520)에는 금속 라인(540)에 의해 커버(550)가 장착될 수 있다. 이 때, 커버(550)는 금속층(510)을 구성하는 물질과 같은 다양한 금속 물질 또는 금속 혼합 물질로 형성되거나, 유전체 물질로 형성될 수도 있다. 또한, 금속 라인(540)은 레이저 웰딩으로 lid 장착에 의해 커버(550)가 결합될 수 있도록 다양한 금속 물질 또는 금속 혼합 물질로 형성될 수 있다.
여기서, 금속 라인(540)은 세라믹 측벽(520)에 형성되는 적어도 하나의 외부 신호 연결 리드선(521)과의 절연을 위한 절연층(541)의 상부에 형성될 수 있다. 절연층(541)은 세라믹 측벽(520)을 구성하는 다양한 절연 물질로 형성될 수 있다.
도면에는 도시되지 않았지만, 분리형 패키지(500)에 일체형 패턴이 삽입되는 과정에서, 세라믹 측벽(520)에 형성된 적어도 하나의 외부 신호 연결 리드선(521)은 패턴과 와이어 본딩으로 연결될 수 있다. 즉, 적어도 하나의 외부 신호 연결 리드선(521)과 패턴을 연결시키는 와이어 본딩은 파워 앰프 모듈 패키지(500)를 제공받는 측에 의해 일체형 패턴이 삽입되는 과정에서 형성될 수 있다.
도 6은 다른 일실시예에 따른 파워 앰프 모듈 패키징 방법을 나타낸 도면이다.
도 6을 참조하면, 다른 일실시예에 따른 파워 앰프 모듈 패키징 시스템은 금속층(610)에 세라믹 측벽(620)을 증착한다. 여기서, 금속층(610)은 파워 앰프 모듈 패키지를 다른 모듈들과 연결하는 적어도 하나의 연결 프레임(611)을 포함하도록 형성할 수 있다. 이 때, 파워 앰프 모듈 패키징 시스템은 금속층(610)을 Cu 및 Graphite의 혼합 물질로 구성할 수 있다. 그러나, 이에 제한되거나 한정되지 않고, 파워 앰프 모듈 패키징 시스템은 금속층(610)을 미리 설정된 범위 내의 열전도율 및 미리 설정된 범위의 열팽창율을 갖는 다양한 금속 물질 또는 금속 혼합 물질로 형성할 수 있다.
또한, 파워 앰프 모듈 패키징 시스템은 금속층(610)에 증착되는 세라믹 측벽(620)을 다양한 절연 물질로 구성할 수 있다.
그 다음, 파워 앰프 모듈 패키징 시스템은 세라믹 측벽(620)에 적어도 하나의 외부 신호 연결 리드선(621)을 형성한다. 예를 들어, 파워 앰프 모듈 패키징 시스템은 적어도 하나의 외부 신호 연결 리드선(621)을 세라믹 측벽(620)의 상부에 접합하여 형성할 수 있다. 이 때, 적어도 하나의 외부 신호 연결 리드선(621)은 다양한 전도성 물질로 형성될 수 있다.
여기서, 파워 앰프 모듈 패키징 시스템은 금속층(610)의 표면에 Ni과 같은 금속 코팅층(그러나, 이에 제한되거나 한정되지 않고, 다양한 금속 물질 또는 금속 혼합 물질이 이용될 수 있음)을 코팅한 후, 금속 코팅층이 코팅된 표면에 세라믹 측벽(620)을 접합 증착할 수 있다.
그 다음, 파워 앰프 모듈 패키징 시스템은 세라믹 측벽(620)에 금속 라인(640)을 형성할 수 있다. 금속 라인(640)은 후술되는 커버(650)가 레이저 웰딩으로 lid 장착에 의해 세라믹 측벽(620)에 결합되도록 다양한 금속 물질 또는 금속 혼합 물질로 형성될 수 있다.
또한, 파워 앰프 모듈 패키징 시스템은 세라믹 측벽(620) 상에 금속 라인(640)과 적어도 하나의 외부 신호 연결 리드선(621) 사이에는 절연층(641)을 배치할 수 있다. 절연층(641)은 세라믹층(611)을 구성하는 다양한 절연 물질로 형성될 수 있다.
도면에는 도시되지 않았지만, 파워 앰프 모듈 패키징 시스템은 상술한 패키징 과정을 거친 분리형 패키지를 제공받는 측에 의해 세라믹 측벽(620)의 내부 영역(630)에 일체형 패턴이 삽입하도록 할 수 있다. 이 때, 파워 앰프 모듈 패키징 시스템은 분리형 패키지를 제공받는 측에 의해 일체형 패턴이 삽입되는 과정에서, 패턴과 적어도 하나의 외부 신호 연결 리드선(621)이 연결되도록 와이어 본딩을 형성하도록 할 수도 있다.
이와 같이, 일실시예에 따른 파워 앰프 모듈 패키징 시스템은 세라믹 측벽(620)을 이용함으로써, 제작 비용을 낮춰서 파워 앰프 모듈 패키지를 제조할 수 있다. 또한, 파워 앰프 모듈 패키징 시스템은 세라믹층을 박막/후막하고 식각하는 추가적인 공정을 수행하지 않음으로써, 제조 공정을 단순화하여 파워 앰프 모듈 패키지를 제조할 수 있다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (14)

  1. 세라믹층 및 상기 세라믹층에 패터닝되는 패턴을 포함하는 일체형 패턴을 제공하는 단계;
    상기 일체형 패턴을 금속층에 접합하는 단계; 및
    상기 금속층에 접합된 상기 일체형 패턴에 적어도 하나의 외부 신호 연결 리드선이 형성된 세라믹 측벽을 증착하는 단계
    를 포함하고,
    상기 세라믹 측벽은
    상기 패턴과 상기 적어도 하나의 외부 신호 연결 리드선을 연결하도록 생성된 적어도 하나의 수직 비아 홀을 포함하는 파워 앰프(power amplifier) 모듈 패키징 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 일체형 패턴을 금속층에 접합하는 단계는
    상기 금속층의 표면에 금속 코팅층을 코팅한 후, 상기 금속 코팅층이 코팅된 표면에 상기 일체형 패턴을 접합하는 단계
    를 포함하는 파워 앰프 모듈 패키징 방법.
  4. 제1항에 있어서,
    상기 일체형 패턴에 포함되는 상기 세라믹층에 형성된 홈에 상기 패턴과 연결되도록 칩을 집적하는 단계
    를 더 포함하는 파워 앰프 모듈 패키징 방법.
  5. 제1항에 있어서,
    상기 세라믹 측벽을 증착하는 단계는
    상기 세라믹 측벽의 상부에 금속 라인을 형성하는 단계
    를 포함하는 파워 앰프 모듈 패키징 방법.
  6. 제5항에 있어서,
    상기 금속 라인을 형성하는 단계는
    상기 세라믹 측벽과 상기 금속 라인 사이에 절연층을 배치하는 단계
    를 포함하는 파워 앰프 모듈 패키징 방법.
  7. 제1항에 있어서,
    상기 금속층에 접합된 상기 일체형 패턴에 증착된 상기 세라믹 측벽에 커버를 장착하는 단계
    를 더 포함하는 파워 앰프 모듈 패키징 방법.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 세라믹층 및 상기 세라믹층에 패터닝되는 패턴을 포함하는 일체형 패턴;
    상기 일체형 패턴이 접합되는 금속층; 및
    상기 금속층에 접합된 상기 일체형 패턴에 증착되는 세라믹 측벽-상기 세라믹 측벽에는 적어도 하나의 외부 신호 연결 리드선이 형성됨-
    을 포함하고,
    상기 세라믹 측벽은
    상기 패턴과 상기 적어도 하나의 외부 신호 연결 리드선을 연결하도록 생성된 적어도 하나의 수직 비아 홀을 포함하는 파워 앰프(power amplifier) 모듈 패키지.
  12. 삭제
  13. 제11항에 있어서,
    상기 일체형 패턴은
    상기 금속층의 표면에 금속 코팅층이 코팅된 후, 상기 금속 코팅층이 코팅된 표면에 접합되는, 파워 앰프 모듈 패키지.
  14. 삭제
KR1020150111710A 2015-08-07 2015-08-07 파워 앰프 모듈 패키지 및 그 패키징 방법 KR101686745B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020150111710A KR101686745B1 (ko) 2015-08-07 2015-08-07 파워 앰프 모듈 패키지 및 그 패키징 방법
EP15184781.1A EP3128546B1 (en) 2015-08-07 2015-09-11 Method of packaging a power amplifier module
CN201510587106.0A CN106449535B (zh) 2015-08-07 2015-09-15 功率放大器模块封装及其封装方法
US14/854,098 US10504748B2 (en) 2015-08-07 2015-09-15 Method of packaging a power amplifier module having a unified pattern and ceramic sidewall
KR1020160157993A KR102348252B1 (ko) 2015-08-07 2016-11-25 파워 앰프 모듈 패키지 및 그 패키징 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150111710A KR101686745B1 (ko) 2015-08-07 2015-08-07 파워 앰프 모듈 패키지 및 그 패키징 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020160157993A Division KR102348252B1 (ko) 2015-08-07 2016-11-25 파워 앰프 모듈 패키지 및 그 패키징 방법

Publications (1)

Publication Number Publication Date
KR101686745B1 true KR101686745B1 (ko) 2016-12-15

Family

ID=54140301

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150111710A KR101686745B1 (ko) 2015-08-07 2015-08-07 파워 앰프 모듈 패키지 및 그 패키징 방법

Country Status (4)

Country Link
US (1) US10504748B2 (ko)
EP (1) EP3128546B1 (ko)
KR (1) KR101686745B1 (ko)
CN (1) CN106449535B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190006254A1 (en) * 2017-06-30 2019-01-03 Kyocera International, Inc. Microelectronic package construction enabled through ceramic insulator strengthening and design
US11264251B2 (en) * 2018-11-29 2022-03-01 Wavepia Co., Ltd. Method of manufacturing power amplifier package embedded with input-output circuit
CN110290692A (zh) * 2019-06-27 2019-09-27 安徽华东光电技术研究所有限公司 一种x波段10瓦功率放大模块的制作工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794673A (ja) * 1993-07-27 1995-04-07 Fuji Electric Co Ltd 加圧接触形半導体装置およびその組立方法
JP2010050422A (ja) * 2008-08-22 2010-03-04 Deiakkusu:Kk 耐熱性半導体パッケージ及びパッケージの製造方法
JP2010283349A (ja) * 2009-06-03 2010-12-16 Honeywell Internatl Inc 熱的および電気的伝導のパッケージのふたを含む集積回路パッケージ
JP2013149760A (ja) * 2012-01-18 2013-08-01 Fuji Electric Co Ltd 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US408228A (en) * 1889-08-06 Fastener for the evi eeti ng-rai ls of sashes
FR2476960A1 (fr) * 1980-02-26 1981-08-28 Thomson Csf Procede d'encapsulation hermetique de composants electroniques a tres haute frequence, comportant la pose de traversees metalliques, dispositif realise par un tel procede
JPS6189651A (ja) * 1984-10-08 1986-05-07 Fujitsu Ltd 半導体装置
GB2233821A (en) * 1989-07-11 1991-01-16 Oxley Dev Co Ltd Ceramic package including a semiconductor chip
US5314507A (en) * 1992-11-27 1994-05-24 Gould Electronics Inc. Adhesive sealed solid electrolyte cell housed within a ceramic frame and the method for producing it
JP4251418B2 (ja) * 1999-10-06 2009-04-08 Ｏｋｉセミコンダクタ株式会社 Ｉｃパッケージ
US6921971B2 (en) * 2003-01-15 2005-07-26 Kyocera Corporation Heat releasing member, package for accommodating semiconductor element and semiconductor device
JP4511278B2 (ja) * 2004-08-11 2010-07-28 三洋電機株式会社 セラミックパッケージ
JP4519637B2 (ja) * 2004-12-28 2010-08-04 株式会社東芝 半導体装置
US20070175660A1 (en) * 2006-01-27 2007-08-02 Yeung Betty H Warpage-reducing packaging design
US7911271B1 (en) * 2007-12-14 2011-03-22 Pengcheng Jia Hybrid broadband power amplifier with capacitor matching network
US20100091477A1 (en) * 2008-10-14 2010-04-15 Kabushiki Kaisha Toshiba Package, and fabrication method for the package
JP2014207389A (ja) * 2013-04-15 2014-10-30 株式会社東芝 半導体パッケージ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794673A (ja) * 1993-07-27 1995-04-07 Fuji Electric Co Ltd 加圧接触形半導体装置およびその組立方法
JP2010050422A (ja) * 2008-08-22 2010-03-04 Deiakkusu:Kk 耐熱性半導体パッケージ及びパッケージの製造方法
JP2010283349A (ja) * 2009-06-03 2010-12-16 Honeywell Internatl Inc 熱的および電気的伝導のパッケージのふたを含む集積回路パッケージ
JP2013149760A (ja) * 2012-01-18 2013-08-01 Fuji Electric Co Ltd 半導体装置

Also Published As

Publication number Publication date
US20170040182A1 (en) 2017-02-09
EP3128546B1 (en) 2021-05-26
US10504748B2 (en) 2019-12-10
CN106449535B (zh) 2019-11-15
EP3128546A1 (en) 2017-02-08
CN106449535A (zh) 2017-02-22

Similar Documents

Publication Publication Date Title
US7026223B2 (en) Hermetic electric component package
US8567051B2 (en) Process for the vertical interconnection of 3D electronic modules by vias
US7166493B2 (en) Package with integrated inductor and/or capacitor
US20080157238A1 (en) Mems microphone module and method thereof
US8587078B2 (en) Integrated circuit and fabricating method thereof
US9691682B2 (en) Optoelectronic semiconductor component having an electrically insulating element
CN112039456B (zh) 体声波谐振器的封装方法及封装结构
JP2006310726A (ja) 半導体装置およびその製造方法
TW201401460A (zh) 感測器陣列封裝
CN104900607A (zh) 晶片封装体及其制造方法
KR101686745B1 (ko) 파워 앰프 모듈 패키지 및 그 패키징 방법
US20170283247A1 (en) Semiconductor device including a mems die
US20090242923A1 (en) Hermetically Sealed Device with Transparent Window and Method of Manufacturing Same
JP2005129888A (ja) センサ装置、センサシステム、センサ装置の製造方法及びセンサシステムの製造方法
JP4955349B2 (ja) 半導体装置
CN102099281B (zh) 用于制造构件的方法、用于制造构件结构的方法、构件和构件结构
US7285844B2 (en) Multiple internal seal right micro-electro-mechanical system vacuum package
CN104900616A (zh) 晶片封装体及其制造方法
US8569164B2 (en) Through substrate structure, device package having the same, and methods for manufacturing the same
CN103219303A (zh) 一种tsv背面漏孔的封装结构及方法
KR20170017857A (ko) 파워 앰프 모듈 패키지 및 그 패키징 방법
JP2006201158A (ja) センサ装置
KR20190076372A (ko) 파워 앰프 모듈 패키지 및 그 패키징 방법
CN104037135B (zh) 晶片封装体及其形成方法
WO2019033608A1 (zh) 雷达组件封装体及其制造方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 4