CN102099281B - 用于制造构件的方法、用于制造构件结构的方法、构件和构件结构 - Google Patents
用于制造构件的方法、用于制造构件结构的方法、构件和构件结构 Download PDFInfo
- Publication number
- CN102099281B CN102099281B CN200980128186.6A CN200980128186A CN102099281B CN 102099281 B CN102099281 B CN 102099281B CN 200980128186 A CN200980128186 A CN 200980128186A CN 102099281 B CN102099281 B CN 102099281B
- Authority
- CN
- China
- Prior art keywords
- component
- diaphragm
- manufacturing step
- conductive layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 104
- 238000000034 method Methods 0.000 title claims abstract description 40
- 230000008569 process Effects 0.000 title abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 238000010276 construction Methods 0.000 claims description 67
- 230000005611 electricity Effects 0.000 claims description 17
- 230000004888 barrier function Effects 0.000 claims description 8
- 238000004377 microelectronic Methods 0.000 claims description 8
- 238000005476 soldering Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 2
- 230000000638 stimulation Effects 0.000 claims description 2
- 239000012528 membrane Substances 0.000 abstract description 5
- 239000004020 conductor Substances 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 238000005520 cutting process Methods 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 230000006641 stabilisation Effects 0.000 description 3
- 229920000106 Liquid crystal polymer Polymers 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C99/00—Subject matter not provided for in other groups of this subclass
- B81C99/0075—Manufacture of substrate-free structures
- B81C99/008—Manufacture of substrate-free structures separating the processed structure from a mother substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0006—Interconnects
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/09—Packages
- B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
- B81B2207/093—Conductive package seal
Abstract
本发明提出一种用于制造构件的方法，其中，在第一制造步骤中提供一具有衬底、膜片和空穴区域的基本结构，膜片基本上平行于衬底的主延伸平面设置，空穴区域设置在衬底与膜片之间，空穴区域具有进入开口，并且在第二制造步骤中在空穴区域中并且尤其是在膜片的垂直于主延伸平面面向衬底的第二侧面上至少部分地设置第一导电层。
Description
技术领域
本发明涉及一种根据权利要求1前序部分所述的用于制造构件的方法。
背景技术
这种用于制造构件的方法是普遍公知的。例如由WO02/02458A1已知一种用于制造半导体构件的方法，其中，在第一步骤中构成半导体构件中的第一多孔层并且在第二步骤中在半导体构件中的第一多孔层下方或由该第一多孔层构成空穴，其中，该空穴具有进入开口。
另外由文献DE 10 2004 036 032 A1和DE 10 2004 036 035 A1已知一种用于制造具有半导体载体的半导体构件的方法，其中，该半导体载体具有膜片、至少位于该膜片下方的空穴和第一掺杂结构，其中，膜片优选具有外延层并且设置在稳定化元件上，该稳定化元件尤其构造为在空穴的至少一部分上方的隔板。
发明内容
按照并列权利要求的根据本发明的用于制造构件的方法、根据本发明的用于制造构件结构的方法、根据本发明的构件和根据本发明的构件结构具有以下优点：设置在空穴区域中和/或第二侧面(以下也称为背面)上的能导电的第一导电层借助表面晶片工艺(OMM)制造，从而能够以有利的方式以第一导电层对比较薄的膜片进行背面覆层。此外，该覆层由于使用表面晶片工艺中的标准方法而可相对成本有利地被制造。因此，特别优选的是，能够从构件的背面实现构件的电接触和/或比较有效地排出构件背面上的过程热。在本发明的意义上，术语膜片在任何情况下都不限于传感器膜片，而是更确切地说包括任何优选具有半导体材料、基本上平行于主延伸平面定向和/或垂直于主延伸平面构造得比较薄的层。
本发明的优选构型和扩展方案由从属权利要求以及参照附图的说明得出。
按照一种优选的扩展方案，在第二制造步骤中也在膜片的垂直于主延伸平面背离衬底的第一侧面上设置第一导电层，其中，优选第一侧面上的第一导电层与第二侧面上的第一导电层部分地能导电地连接和/或在第二制造步骤中使第一导电层结构化。因此，特别有利的是，对以下也称为正面的第一侧面的接触可从膜片的背面实现，使得例如可从背面电接触到正面上的电的、电子的和/或微机械的结构。
按照另一种优选的扩展方案，在第一制造步骤中给空穴区域设置用于支撑膜片的支撑结构，其中，在第二制造步骤中将第一导电层至少部分地设置在支撑结构上。因此，特别有利的是使膜片稳定化，使得一方面可制造显著更薄的膜片并且在背面以第一导电层覆盖，另一方面显著地提高了在接下来的制造步骤中在膜片上的光刻方法中的分辨率，因为防止了膜片的挠曲。此外，支撑结构能够实现通过支撑结构上的第一导电层对正面的接触。通过支撑部位还防止了正面上的第一导电层生长在一起和/或背面上的第一导电层生长在一起和/或正面上的第一导电层与背面上的第一导电层生长在一起，从而这些第一导电层有利地包括多个相互并不电连接的接触区域，由此优选能够实现膜片的平行布线。
按照另一种优选的扩展方案，在第三制造步骤中将膜片从衬底分开，其中，优选将膜片从衬底撕开并且特别优选地通过衬底、膜片和/或支撑结构的振荡激励促成支撑结构的断裂。膜片从衬底的脱开能够在晶片复合体中实现构件的制造，其中，通过将膜片从衬底或者由晶体复合体中脱开，将构件分成单个。通过将膜片从衬底撕开，优选地省去了锯割工艺，使得特别有利地不产生由锯割颗粒对构件和剩余晶片复合体的污染。这尤其对于比较细密的、敞开的微机械结构，如在制造加速度传感器或旋转速率传感器时是有利的。此外，能够实现衬底或晶片的再利用，其中，晶片优选在之前被消除金属、被打磨和/或被抛光。
按照另一种优选的扩展方案，在第一制造步骤的第一分步骤中，在膜片中和/或在膜片的背离衬底的第一侧面上制造微电子电路和/或微机械结构，和/或在第一制造步骤的第二分步骤中，在空穴区域中蚀刻出进入开口。特别有利的是，膜片包括单晶半导体材料、尤其是单晶硅，使得能以有利的方式在膜片中制造集成的半导体电路，该半导体电路优选地可从膜片的背面被接触。变换地，设有由多晶硅制成的膜片以在膜片中实现微机械的结构。特别有利的是，可实现具有垂直于主延伸平面的、与现有技术相比显著较小的厚度的构件。
按照另一种优选的扩展方案，在第三制造步骤将第一绝缘层设置在膜片、空穴区域和/或支撑结构上，其中，第三制造步骤优选在第二制造步骤之前执行。因此，特别有利的是，阻止了膜片与第一导电层之间的能导电的联接，由此阻止了不同接触区域之间的短路。
按照另一种优选的扩展方案，在第二制造步骤中借助通过阴影掩膜的沉积并且尤其借助喷漆使第一导电层结构化，其中，优选在第二制造步骤的第一分步骤中将光刻胶施加在第一导电层上，在第二制造步骤的第二分步骤中曝光该光刻胶，在第二制造步骤的第三分步骤中使该光刻胶显影并且在第二制造步骤的第四分步骤中蚀刻第一导电层或者说光刻胶。因此，特别有利的是实现了第一导电层的结构化，使得尤其是可在第一导电层上实现多个相互绝缘的带状导体并且尤其是可借助第一导电层实现正面和背面之间的多个相互绝缘的电触点。
按照另一种优选的扩展方案，在时间上在第二制造步骤之后的第四制造步骤中，在第一导电层上设置第二导电层、尤其是电镀层。因此以有利的方式提高了导电性并且与仅在第一层中的电流传导相比以显著的方式减少了电阻。尤其是在构件的过程热的散热中，通过这种背面金属化明显提高了效率。
按照另一种优选的扩展方案，在第一制造步骤中提供具有衬底、多个空穴区域和多个膜片的晶片复合体，其中，在第三制造步骤中，从晶片复合体中分出至少一个膜片以将膜片分成单个。因此，特别有利的是，在仅一个唯一的衬底或晶片上同时制造多个构件并且只有在第三制造步骤中才将这些构件分成单个。因此，能以有利的方式同时地、由此特别成本有利地且节省时间地实现多个构件的制造。
本发明的另一主题是用于制造具有根据本发明的构件的构件结构的方法，其中，在时间上在第三制造步骤之后的第五制造步骤中，将该构件设置并且优选钎焊、键合和/或粘接在一个另外的构件和/或载体元件、尤其是电路板上和/或壳体中，其中，借助第一和/或第二导电层电接触该构件和尤其是集成电路和/或微机械结构。通过背面上的第一导电层能够以成本有利的方式与在SMD部件(Surface Mounted Device)中类似地以SMT方法(Surface Mounting Technology)将该构件对接地钎焊、键合和/或粘接到该另外的构件和/或载体元件上，因为不需要另外的用于对构件进行电接触的接触步骤。优选地，接触区域能导电地、直接地设置在另外的构件和/或载体元件的连接面和/或带状导体上。通过将构件布置在优选相似地或相同地构造的另外的构件上，由此以特别简单的方式实现了多个上下堆叠的微芯片(Stacked Chips)的制造，其中，由于膜片的厚度比较小，因此可有利地实现堆栈高度比较小的堆叠的微芯片。
本发明的另一个主题是一种构件，其中，该构件具有膜片，在空穴区域中并且尤其是在第二侧面上设有第一导电层。如上已经详细地说明，构件优选具有一个相对薄的膜片，其中，同时由于在背面上设有第一导电层可通过第一导电层实现热的有效地排出和/或实现从背面对该构件的电接触。
根据一种优选的扩展方案，也在第一侧面上设有第一导电层，其中，优选第一导电层包括在第一侧面与空穴区域之间且尤其是在第一侧面与第二侧面之间的至少一个能导电的触点。因此，特别优选的是，可从背面实现对构件或膜片的正面上的结构的电接触，使得构件可在被分成单个之后作为SMD部件能导电地、例如直接地被施加到载体元件的连接面上。
根据另一种优选的扩展方案，构件具有微电子电路和/或微机械结构，它们尤其可借助至少一个能导电的触点从空穴区域和/或从第二侧面接触。因此特别有利的是，构件优选包括集成的微芯片和/或传感器并且特别优选地包括旋转速率传感器、加速度传感器和/或压力传感器。
本发明的另一个主题是构件结构，其中，该构件设置并且尤其钎焊、粘接和/或键合在另外的构件和/或载体元件上，其中，载体元件优选包括电路板和/或壳体。特别有利的是，构件能以相对简单的方式被电接触和控制。
根据一种优选的扩展方案，构件尤其垂直于主延伸平面基本上重合地设置在另外的构件上，并且特别优选的是，另外的构件的另外的能导电的触点与构件的相应的能导电的触点能导电地连接。因此特别有利地形成了构件堆栈，其中，由于每一个构件的背面上的第一导电层，可实现对堆叠的构件的相对简单的电接触，并且特别有利的是，由于每个构件的膜片垂直于主延伸平面比较薄，因此堆栈高度比较小。
附图说明
本发明的实施例在附图中示出并且在下面的说明书中详细阐述。其示出：
图1a和1b示出根据本发明第一实施方式的用于制造构件的第一前身结构的示意性侧视图和示意性俯视图，
图2示出用于制造根据本发明第一实施方式的构件的第二前身结构的示意性侧视图，
图3a和3b示出用于制造根据本发明第一实施方式的构件的第三前身结构的示意性侧视图和示意性俯视图，
图4示出用于制造根据本发明第一实施方式的构件的第四前身结构的示意性侧视图，
图5示出用于制造根据本发明第一实施方式的构件的第五前身结构的示意性局部侧视图，
图6示出用于制造根据本发明第一实施方式的构件的第六前身结构的示意性侧视图，
图7示出用于制造根据本发明第一实施方式的构件的第七前身结构的示意性局部侧视图，
图8示出具有两个根据本发明第一实施方式的构件的晶片复合体的示意性侧视图，
图9示出用于制造根据本发明第一实施方式的构件结构的第八前身结构的示意性侧视图，
图10示出根据本发明第一实施方式的构件结构的示意性侧视图，
图11示出根据本发明第二实施方式的构件结构的示意性侧视图。
在图中设有附图标记的相同的部件始终以相同的附图标记表示并且因此通常也分别仅命名或提及一次。
具体实施方式
在图1a和1b中示出用于制造根据本发明第一实施方式的构件的第一前身结构的示意性侧视图和示意性俯视图，其中，借助图1a和1b部分地说明了用于部分地制造基本结构1’的第一制造步骤并且图1a包括图1b的沿着第一剖切线102的剖视图。该第一前身结构具有在晶片复合体300中的分基本结构1’，该晶片复合体具有另外的分基本结构1”，其中，分基本结构1’具有衬底4、膜片3和空穴区域2，膜片3基本上平行于衬底4的主延伸平面100设置，并且空穴区域2设置在衬底4与膜片3之间。空穴区域2还具有支撑结构5，该支撑结构垂直于主延伸平面100延伸并且为了支撑膜片3使膜片3在第二侧面3”(以下也称为膜片3和/或构件1的背面3”)与衬底4连接，使得在空穴区域2中构成多个平行于主延伸平面100通过支撑结构5相互隔开的空穴2’。支撑结构5的形状、数量和位置可任意地选择，其中，优选至少一个支撑结构5’具有基本上与膜片3垂直于主延伸平面100的厚度相同的直径。由图1b可见，多个支撑结构5被实施为细长的支撑壁5”，这些支撑壁5”优选分别包围一个有待稍后在背面3”上构成的焊盘。第二侧面3”是膜片3的面向衬底4的侧面。在膜片3的垂直于主延伸平面100地与第二侧面3”相对的第一侧面3’(以下也称为膜片3和/或构件1的正面3’)上，膜片3具有一优选设有带状导体和另外的焊盘的集成电路7。在表面微机械(OMM)中优选以APSM方法(Advanced PorousSilicon Membrane)或者以已知的牺牲层工艺例如用牺牲氧化物和多晶硅结构与CMB工艺(Controlled Metal Build Up)类似地制造第一前身结构。该APSM方法在现有技术中已有描述。衬底4和膜片3优选包括硅并且特别优选包括单晶硅。
在图2中示出用于制造根据本发明第一实施方式的构件1的第二前身结构的示意性侧视图，其中，借助图2部分地说明了用于部分地制造基本结构1’的第一制造步骤并且第二前身结构基本上与在图1a中说明的第一前身结构相同，其中，在第一制造步骤中在膜片3的正面3’上设置结构化的开槽掩膜8，该开槽掩膜尤其覆盖集成电路7。开槽掩膜8尤其包括结构化的光刻胶或氧化层、例如TEOS。
在图3a和3b中示出用于制造根据本发明第一实施方式的构件的第三前身结构的示意性侧视图和示意性俯视图，其中，该第三前身结构对应于用于制造构件1的基本结构1”’，第三前身结构与在图2中说明的第二前身结构相同，其中，在第一制造步骤中在结构化的开槽掩膜8的敞开位置处蚀刻第三前身结构，使得膜片3仅通过膜片3下方的支撑结构5与衬底4连接并且空穴区域2具有在正面3’方向上的进入开口200。被开槽掩膜8覆盖的结构和元件在图3b中出于清楚的原因以虚线示出。
在图4中示出用于制造根据本发明第一实施方式的构件1的第四前身结构的示意性侧视图，其中，图4基本上对应于图3b的沿着第二剖切线103的剖视图，借助第四前身结构说明了第三制造步骤，其中，在第三前身结构上施加一绝缘层80，该绝缘层不仅覆盖膜片3的正面3’或者开槽掩膜8，而且分别在空穴区域2中在具有进入开口200的空穴2’内设置在支撑结构5、膜片3的背面3”、膜片3的垂直于主延伸平面100位于正面3’与背面3”之间的侧面区域3”’和衬底4上。
在图5中示出用于制造根据本发明第一实施方式的构件1的第五前身结构的示意性局部侧视图，其中，该局部侧视图包括在图4中说明的第四前身结构的一个部分区域的放大结构，第五前身结构基本上与第四前身结构相同，其中，借助第五前身结构说明了第二和第四制造步骤，在第二制造步骤中至少部分地在绝缘层80上设置第一导电层6并且在第四制造步骤中至少部分地在第一导电层6上设置第二导电层6’。第一导电层6被至少部分地设置在正面3’、背面3”、侧面区域3”’、支撑结构5和衬底4上。尤其地，第一导电层6包括多个第一分导电层，这些第一分导电层相互电绝缘并且优选在每一个焊盘区域中包括一个在背面3”的第一分导电层与正面3’的第一分导电层之间通过相应的侧面区域3”’上的第一分导电层的能导电的连接。第一金属层优选能导电地与正面3’的集成电路7连接并且起到从背面3”电接触正面3’上的集成电路7的作用。第一导电层6例如通过溅射或蒸镀或者通过化学金属沉积来构成并且接着被结构化。该结构化例如通过喷蚀工艺实现。第二制造步骤为了第一导电层6的结构化特别优选地包括：第一分步骤，其中将光刻胶施加到第一导电层6上；第二分步骤，其中使光刻胶曝光；第三分步骤，其中使光刻胶显影；和第四分步骤，其中蚀刻该第一导电层6或者光刻胶。第二导电层6’借助电镀工艺被至少部分地沉积在第一导电层6、衬底4和/或膜片3上。第一和/或第二导电层6、6’优选包括金属。
在图6中示出用于制造根据本发明第一实施方式的构件1的第六前身结构的示意性侧视图，其中，第六前身结构完全与图4中说明的第四前身结构相同，然而图6基本上对应于图3b的沿着第三剖切线104而不是按照图4的沿着第二剖切线103的剖视图，其中，借助第六前身结构同样说明了用于将绝缘层80施加到第三前身结构上的第三制造步骤，与图4不同的是，在膜片3的边缘区域中并未设有焊盘，而是使膜片3在边缘侧通过支撑结构5”’与衬底4连接，由此在图6中没有画出空穴区域2的具有用于侵入绝缘层80的进入开口200的空穴2’。因此，绝缘层80在图6中仅设置在膜片3的正面3’或开槽掩膜8上、在膜片3的侧面区域3”中、在支撑结构5的向着正面3’敞开的外侧500上以及在向着正面3’敞开的衬底4上。
在图7中示出用于制造根据本发明第一实施方式的构件的第七前身结构的示意性局部侧视图，其中，第七前身结构完全与图5中说明的第五前身结构相同，然而图7对应于沿着第三剖切线104而不是沿着第二剖切线103示出的第五前身结构，其中，借助第七前身结构同样说明了用于将第一和第二导电层6、6’施加到第四或第七前身结构上的第二和第四制造步骤，其中，与图5不同的是，在膜片3的侧面区域3”上以及在支撑结构5的外侧500上并未设置第一和第二导电层6、6’，使得正面3’与背面3”之间的形式为第一分导电层、第一导电层6和/或第二导电层6’的电触点相互电绝缘。第五和第七前身结构尤其包括根据本发明第一实施方式的构件1。
在图8中示出具有根据本发明第一实施方式的构件1的晶片复合体300的示意性侧视图，在图8中说明了第三制造步骤，其中，将根据第一实施方式的膜片3或者构件1从衬底4分开并且由此从晶片复合体300中分出来。为此通过刀具202将膜片3或者构件1从衬底4或者晶片复合体300“取下”或者说断开，其中，支撑结构5断裂。支撑结构5的断裂优选通过刀具202的分割头的振荡运动来支持，其中，该振荡运动特别优选地包括x、y和/或z方向上的超声振荡和/或x、y和/或z平面上的扭转振荡。
在图9中示出用于制造根据本发明第一实施方式的构件结构10的第八前身结构的示意性侧视图，借助第八前身结构说明了第五制造步骤，其中，构件1优选被在图8中示出的刀具202设置在形式为电路板、优选陶瓷或LCP板(Liquid Crystalline Polymers)的载体元件9上。在载体元件9上设有带状导体205，其中，在带状导体205上设有焊料204。为了构件1与载体元件9的电接触和机械固定，该构件1被这样地放置在载体元件9上，使得通过焊料204在带状导体205或者带状导体205的连接面与构件1的相应焊盘之间建立能导电的且可受机械负载的连接，其中，焊盘包括膜片3的背面3”上的第一和/或第二导电层6、6’和/或分导电层。在载体元件9上尤其设有另外的带状导体203和/或另外的电的、电子的和/或微电子的元件。变换地，在第五制造步骤中将构件1浸入到焊料池中并且将焊盘钎焊到带状导体203上。在另外的变型中，借助导电粘接剂将构件1粘接到带状导体203上，其中，特别优选借助丝网印刷、移印和/或借助分布(Dispensen)将导电粘接剂优选施加到构件1的背面和/或载体元件9上。
在图10中示出根据本发明第一实施方式的构件结构10的示意性侧视图，该构件结构10包括根据第一实施方式的设置在载体元件9上的构件1，其中，构件结构10具有在相对薄的膜片3上的集成电路7与载体元件9的带状导体205之间借助膜片3背面3”上的第一导电层6、第二导电层6’、分导电层和/或焊盘的能导电的触点，其中，膜片3背面3”上的第一导电层6、第二导电层6’、分导电层和/或焊盘借助钎焊连接可受机械负载地且能导电地通过带状导体205连接。
在图11中示出根据本发明第二实施方式的构件结构10的示意性侧视图，其中，该第二实施方式基本上与在图10中示出的第一实施方式相同，其中在构件1的背离载体元件9的侧面上，一个另外的构件1’被这样地设置在构件1上，使得构件1与该另外的构件1’垂直于主延伸平面100重合地设置在该另外的构件1’与载体元件9之间。该另外的构件1’优选与构件1结构相同地构造，其中，另外的构件1’的另外的背面3”上的另外的第一导电层60、另外的第二导电层60’、另外的分导电层和/或另外的焊盘与构件1的正面3’上的另外的焊盘、焊盘、分导电层、第一导电层6和/或第二导电层6’能导电地且可受机械负荷地尤其是通过能导电的连接元件400连接，使得不仅构件1而且另外的构件1’可从载体元件9被接触。可设想的是，以多个另外的构件1’扩展根据第二实施方式的构件结构10，由此多个重合地设置的另外的构件1’的堆栈垂直于主延伸平面100上下叠置地设置。
Claims (20)
1.用于制造构件(1)的方法，其中，
-在第一制造步骤中提供一具有衬底(4)、膜片(3)和空穴区域(2)的基本结构(1’)，其中，
-所述膜片(3)基本上平行于所述衬底(4)的主延伸平面(100)设置，并且
-所述空穴区域(2)设置在所述衬底(4)与所述膜片(3)之间，并且
-所述空穴区域(2)具有进入开口(2’)，
在第二制造步骤中至少部分地在所述空穴区域(2)中并且在所述膜片(3)的垂直于所述主延伸平面(100)面向所述衬底(4)的第二侧面(3”)上设置第一导电层(6)，
其特征在于，
在第三制造步骤中将所述膜片(3)从所述衬底(4)分开，其中，将所述膜片(3)从所述衬底(4)撕开。
2.根据权利要求1的方法，其特征在于，在第一制造步骤中给所述空穴区域(2)设置用于支撑所述膜片(3)的支撑结构(5)，在第三制造步骤中通过所述衬底(4)的、所述膜片(3)的和/或所述支撑结构(5)的振荡激励促成所述支撑结构(5)的断裂。
3.根据权利要求1或2的方法，其特征在于，在第二制造步骤中也在所述膜片(3)的垂直于所述主延伸平面(100)背离所述衬底(4)的第一侧面(3’)上设置所述第一导电层(6)，其中，使所述第一侧面(3’)上的第一导电层(6)与所述第二侧面(3”)上的第一导电层(6)部分地能导电地连接和/或在第二制造步骤中使所述第一导电层(6)结构化。
4.根据权利要求2的方法，其特征在于，在第二制造步骤中至少部分地在所述支撑结构(5)上设置所述第一导电层(6)。
5.根据权利要求1或2的方法，其特征在于，在第一制造步骤的第一分步骤中在所述膜片(3)中和/或在所述膜片的背离所述衬底(4)的第一侧面(3’)上制造微电子电路(7)和/或微机械结构，和/或在第一制造步骤的第二分步骤中在所述空穴区域(2)中蚀刻出所述进入开口(2’)。
6.根据权利要求4的方法，其特征在于，在一个另外的制造步骤中将第一绝缘层(80)设置在所述膜片(3)、所述空穴区域(2)和/或所述支撑结构(5)上，其中，所述另外的制造步骤在所述第二制造步骤之前被执行。
7.根据权利要求1或2的方法，其特征在于，在第二制造步骤中借助通过阴影掩膜的沉积并且使所述第一导电层(6)结构化。
8.根据权利要求1或2的方法，其特征在于，在时间上在所述第二制造步骤之后及在第三制造步骤之前的第四制造步骤中，在所述第一导电层(6)上设置第二导电层(6’)。
9.根据权利要求1或2的方法，其特征在于，在第一制造步骤中提供具有一个衬底(4)、多个空穴区域(2)和多个膜片(3)的晶片复合体(300)，其中，在第三制造步骤中从所述晶片复合体(300)中分出至少一个膜片(3)以将所述膜片(3)分成单个。
10.用于制造具有根据以上权利要求之一的方法制造的构件(1)的构件结构(10)的方法，其特征在于，在时间上在第三制造步骤之后的第五制造步骤中，将所述构件(1)设置在另外的构件(1’)和/或载体元件(9)上，其中，借助所述第一导电层(6)电接触所述构件(1)和所述膜片(3)所具有的微电子电路(7)和/或微机械结构。
11.根据权利要求10的方法，其特征在于，在第二导电层(6’)在一个时间上在所述第二制造步骤之后的第四制造步骤中被设置在所述第一导电层(6)上之后，借助所述第一和/或第二导电层(6、6’)电接触所述构件(1)和所述膜片(3)所具有的微电子电路(7)和/或微机械结构。
12.根据权利要求10或11的方法，其特征在于，将所述构件(1)钎焊、键合和/或粘接在另外的构件(1’)和/或载体元件(9)上，所述载体元件(9)是电路板和/或壳体。
13.按照根据权利要求1至9之一的方法制造的构件(1)，其特征在于，该构件(1)具有所述膜片(3)，其中，在所述空穴区域(2)中并且在所述膜片(3)的垂直于所述主延伸平面(100)面向所述衬底(4)的第二侧面(3”)上设有所述第一导电层(6)。
14.根据权利要求13的构件(1)，其特征在于，也在所述膜片的背离所述衬底(4)的第一侧面(3’)上设有所述第一导电层(6)。
15.根据权利要求14的构件(1)，其特征在于，所述第一导电层(6)包括至少一个在所述第一侧面(3’)与所述空穴区域(2)之间的能导电的触点，所述触点能在所述第一侧面(3’)与所述第二侧面(3”)之间导电。
16.根据权利要求15的构件，其特征在于，所述膜片(3)具有微电子电路(7)和/或微机械结构，该微电子电路和/或微机械结构可借助所述至少一个能导电的触点从所述空穴区域(2)和/或从所述第二侧面(3”)被接触。
17.按照根据权利要求10或11的方法制造的构件结构(10)，其特征在于，所述构件(1)被设置在所述另外的构件(1’)和/或所述载体元件(9)上。
18.根据权利要求17的构件结构(10)，其特征在于，所述构件(1)被钎焊、粘接和/或键合在所述另外的构件(1’)和/或所述载体元件(9)上，所述载体元件(9)包括电路板和/或壳体。
19.根据权利要求17或18的构件结构(10)，其特征在于，所述构件(1)垂直于所述主延伸平面(100)基本上重合地设置在所述另外的构件(1’)上。
20.根据权利要求19的构件结构(10)，其特征在于，所述另外的构件(1’)的另外的能导电的触点与所述构件(1)的相应的能导电的触点能导电地连接。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102008040521A DE102008040521A1 (de) | 2008-07-18 | 2008-07-18 | Verfahren zur Herstellung eines Bauelements, Verfahren zur Herstellung einer Bauelementanordnung, Bauelement und Bauelementanordnung |
| DE102008040521.3 | 2008-07-18 | ||
| PCT/EP2009/057106 WO2010006849A2 (de) | 2008-07-18 | 2009-06-09 | Verfahren zur herstellung eines bauelements, verfahren zur herstellung einer bauelementanordnung, bauelement und bauelementanordnung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102099281A CN102099281A (zh) | 2011-06-15 |
| CN102099281B true CN102099281B (zh) | 2015-07-08 |
Family
ID=41427350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200980128186.6A Expired - Fee Related CN102099281B (zh) | 2008-07-18 | 2009-06-09 | 用于制造构件的方法、用于制造构件结构的方法、构件和构件结构 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20110169107A1 (zh) |
| EP (1) | EP2313338A2 (zh) |
| CN (1) | CN102099281B (zh) |
| DE (1) | DE102008040521A1 (zh) |
| TW (1) | TWI534068B (zh) |
| WO (1) | WO2010006849A2 (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102008041942A1 (de) * | 2008-09-10 | 2010-03-11 | Robert Bosch Gmbh | Sensoranordnung, Verfahren zum Betrieb einer Sensoranordnung und Verfahren zur Herstellung einer Sensoranordnung |
| DE102009046081B4 (de) * | 2009-10-28 | 2021-08-26 | Robert Bosch Gmbh | Eutektische Bondung von Dünnchips auf einem Trägersubstrat |
| US9266721B2 (en) | 2010-11-23 | 2016-02-23 | Robert Bosch Gmbh | Eutectic bonding of thin chips on a carrier substrate |
| US8628677B2 (en) * | 2011-03-31 | 2014-01-14 | Fujifilm Corporation | Forming curved features using a shadow mask |
| US8989070B2 (en) * | 2012-07-02 | 2015-03-24 | Intel Corporation | Apparatus and method to efficiently send device trigger messages |
| DE112016007007T5 (de) | 2016-06-22 | 2019-03-07 | Intel Corporation | Kommunikationsvorrichtung und verfahren für vollduplex-disposition |
| DE102018222730A1 (de) * | 2018-12-21 | 2020-06-25 | Robert Bosch Gmbh | Mikromechanisches Bauteil und Herstellungsverfahren für ein mikromechanisches Bauteil |
| US11911904B2 (en) * | 2020-07-15 | 2024-02-27 | Micron Technology, Inc. | Apparatus and methods for enhanced microelectronic device handling |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1186337A (zh) * | 1996-12-27 | 1998-07-01 | 现代电子产业株式会社 | 半导体元件的制造方法 |
| US6142358A (en) * | 1997-05-31 | 2000-11-07 | The Regents Of The University Of California | Wafer-to-wafer transfer of microstructures using break-away tethers |
| CN1409869A (zh) * | 1999-12-10 | 2003-04-09 | 壳箱有限公司 | 生产封装集成电路装置的方法及所生产的封装集成电路装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5177661A (en) * | 1989-01-13 | 1993-01-05 | Kopin Corporation | SOI diaphgram sensor |
| FI115500B (fi) * | 2000-03-21 | 2005-05-13 | Nokia Oyj | Menetelmä kalvoanturin valmistamiseksi |
| DE10032579B4 (de) | 2000-07-05 | 2020-07-02 | Robert Bosch Gmbh | Verfahren zur Herstellung eines Halbleiterbauelements sowie ein nach dem Verfahren hergestelltes Halbleiterbauelement |
| US6787884B2 (en) * | 2002-05-30 | 2004-09-07 | Matsushita Electric Industrial Co., Ltd. | Circuit component, circuit component package, circuit component built-in module, circuit component package production and circuit component built-in module production |
| US6936491B2 (en) * | 2003-06-04 | 2005-08-30 | Robert Bosch Gmbh | Method of fabricating microelectromechanical systems and devices having trench isolated contacts |
| US7005732B2 (en) * | 2003-10-21 | 2006-02-28 | Honeywell International Inc. | Methods and systems for providing MEMS devices with a top cap and upper sense plate |
| DE102004036032A1 (de) | 2003-12-16 | 2005-07-21 | Robert Bosch Gmbh | Verfahren zur Herstellung eines Halbleiterbauelements sowie ein Halbleiterbauelement, insbesondere ein Membransensor |
| US7495462B2 (en) * | 2005-03-24 | 2009-02-24 | Memsic, Inc. | Method of wafer-level packaging using low-aspect ratio through-wafer holes |
| KR101217157B1 (ko) * | 2005-10-20 | 2012-12-31 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조 방법 |
-
2008
- 2008-07-18 DE DE102008040521A patent/DE102008040521A1/de not_active Ceased
-
2009
- 2009-06-09 CN CN200980128186.6A patent/CN102099281B/zh not_active Expired - Fee Related
- 2009-06-09 US US13/054,435 patent/US20110169107A1/en not_active Abandoned
- 2009-06-09 WO PCT/EP2009/057106 patent/WO2010006849A2/de active Application Filing
- 2009-06-09 EP EP09779687A patent/EP2313338A2/de not_active Withdrawn
- 2009-07-16 TW TW098124030A patent/TWI534068B/zh not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1186337A (zh) * | 1996-12-27 | 1998-07-01 | 现代电子产业株式会社 | 半导体元件的制造方法 |
| US6142358A (en) * | 1997-05-31 | 2000-11-07 | The Regents Of The University Of California | Wafer-to-wafer transfer of microstructures using break-away tethers |
| CN1409869A (zh) * | 1999-12-10 | 2003-04-09 | 壳箱有限公司 | 生产封装集成电路装置的方法及所生产的封装集成电路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI534068B (zh) | 2016-05-21 |
| CN102099281A (zh) | 2011-06-15 |
| WO2010006849A2 (de) | 2010-01-21 |
| EP2313338A2 (de) | 2011-04-27 |
| DE102008040521A1 (de) | 2010-01-21 |
| WO2010006849A3 (de) | 2010-12-29 |
| US20110169107A1 (en) | 2011-07-14 |
| TW201016594A (en) | 2010-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102099281B (zh) | 用于制造构件的方法、用于制造构件结构的方法、构件和构件结构 | |
| TWI446498B (zh) | 具有延伸穿越銲墊之通孔的堆疊微電子總成 | |
| US8349649B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP5232220B2 (ja) | マイクロメカニカル構成素子および製造方法 | |
| CN103508413B (zh) | 用于制造具有电覆镀通孔的构件的方法 | |
| CN101339202B (zh) | 半导体器件及其制造方法 | |
| JP2001203316A5 (zh) | ||
| US9691682B2 (en) | Optoelectronic semiconductor component having an electrically insulating element | |
| JP5538974B2 (ja) | 電子デバイスパッケージの製造方法及び電子デバイスパッケージ | |
| CN106744666B (zh) | 微机械结构元件 | |
| US7989263B2 (en) | Method for manufacturing a micromechanical chip and a component having a chip of this type | |
| US20090261416A1 (en) | Integrated mems device and control circuit | |
| TWI508240B (zh) | Laminated wiring board | |
| US20230238294A1 (en) | Semiconductor package including a chip-substrate composite semiconductor device | |
| KR101686745B1 (ko) | 파워 앰프 모듈 패키지 및 그 패키징 방법 | |
| KR100806847B1 (ko) | 마이크로 안테나 및 그 제조방법 | |
| US8008134B2 (en) | Large substrate structural vias | |
| KR20170017857A (ko) | 파워 앰프 모듈 패키지 및 그 패키징 방법 | |
| US11056635B2 (en) | Electronic component housing package, electronic device, and electronic module | |
| US7696083B2 (en) | Multi-layer device | |
| US20120126352A1 (en) | Method for manufacturing semiconductor chips, mounting method and semiconductor chip for vertical mounting onto circuit substrates | |
| JP2022546674A (ja) | センサ素子及びセンサ素子の製造方法 | |
| JP2008294733A (ja) | マイクロホン素子搭載基板およびマイクロホン装置 | |
| US8318544B2 (en) | Method for manufacturing a plurality of thin chips and correspondingly manufactured thin chip | |
| US20070290365A1 (en) | Electronic Device Including a Component Stack and Connecting Elements, and Connecting Elements, and Method for Producing the Electronic Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150708 Termination date: 20170609 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |