JP2013149760A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013149760A
JP2013149760A JP2012008528A JP2012008528A JP2013149760A JP 2013149760 A JP2013149760 A JP 2013149760A JP 2012008528 A JP2012008528 A JP 2012008528A JP 2012008528 A JP2012008528 A JP 2012008528A JP 2013149760 A JP2013149760 A JP 2013149760A
Authority
JP
Japan
Prior art keywords
semiconductor element
electrode
main
main surface
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012008528A
Other languages
English (en)
Other versions
JP6083109B2 (ja
Inventor
Isao Yoshikawa
功 吉川
Yoshinari Ikeda
良成 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2012008528A priority Critical patent/JP6083109B2/ja
Priority to PCT/JP2012/082258 priority patent/WO2013108522A1/ja
Publication of JP2013149760A publication Critical patent/JP2013149760A/ja
Application granted granted Critical
Publication of JP6083109B2 publication Critical patent/JP6083109B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/645—Bidirectional devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】両主面それぞれに制御電極および主電極を備えた半導体素子を位置精度よく実装し、良好な電気的接続を確保することができる半導体装置を提供すること。
【解決手段】半導体素子６の両主面側にそれぞれ配置された２枚の金属ベース板１，１１によって、両主面それぞれに制御電極および主電極を備えた半導体素子６が挟まれている。金属ベース板１，１１に接合された絶縁基板３，１３のそれぞれに、第１の金属層４ａ，１４ａおよび第２の金属層４ｂ，１４ｂが設けられている。第１，２の金属層４ａ，４ｂは、それぞれ第１，２の半田層５ａ，５ｂを介して半導体素子６の一方の主面の制御電極および主電極に接合される。第１，２の金属層１４ａ，１４ｂは、それぞれ第１，２の半田層１５ａ，１５ｂを介して半導体素子６の他方の主面の制御電極および主電極に接合される。各第１，２の金属層は、それぞれ外部接続用端子８ａ，８ｂ，９ａ，９ｂに接続される。
【選択図】図１

Description

この発明は、半導体装置に関する。
インバータ装置や、無停電電源装置、工作機械、産業用ロボットなどでは、その本体と独立した半導体装置（汎用モジュール）が使用されている。このように本体と独立した半導体装置として、例えば、所定の厚みを有した金属ベース板上にパワー半導体素子を搭載し、半導体素子の電極とリードフレームとを金属ワイヤによって接続したパッケージ型半導体装置が提案されている（例えば、下記特許文献１参照。）。
このパッケージ型半導体装置の構造について、図１１を参照して説明する。図１１は、従来のパッケージ型半導体装置の要部を模式的に示す図である。図１１に示すように、半導体装置１００は、金属ベース板１０１を基体とし、金属ベース板１０１上に、絶縁基板のおもて面に金属箔１０４を設けた配線基板１０３と、半導体素子１０６が形成された半導体チップ（以下、単に半導体素子とする）１０６と、樹脂ケース１０７と、複数のリードフレーム１０８〜１１０と、複数の金属ワイヤ１１１〜１１３と、を備えている。
金属ベース板１０１のおもて面は、半田層（不図示）を介して、配線基板１０３の裏面に設けられた金属接合層１０２と接合している。配線基板１０３の金属箔１０４には、半田層１０５を介して半導体素子１０６の裏面全面が接合されている。半導体素子１０６は、例えば、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）や金属−酸化物−半導体構造を有する絶縁ゲート型電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。
金属ベース板１０１の周縁には、半導体素子１０６を覆うように成形された樹脂ケース１０７が接着されている。樹脂ケース１０７は、金属ベース板１０１の周縁に接着される側部１０７ａと、この側部１０７ａの金属ベース板１０１に接着される端部に対して反対側の端部（以下、上端部とする）に連結された蓋１０７ｂとからなる。蓋１０７ｂは、金属ベース板１０１のおもて面側の上方に配置される。金属ベース板１０１の側部１０７ａには、リードフレーム１０８，１０９，１１０が内設されている。リードフレーム１０８，１０９，１１０の一方の端部は、金属ベース板１０１の側部１０７ａの上端部から樹脂ケース１０７の外部に突出している。
リードフレーム１０８の他方の端部は、金属ワイヤ１１１を介して、半導体素子１０６のおもて面に設けられた図示省略する主電極（例えば、エミッタ電極、以下、おもて面電極とする）と電気的に接続されている。リードフレーム１０９の他方の端部は、金属ワイヤ１１２を介して、半導体素子１０６のおもて面に設けられた図示省略する制御電極（例えば、ゲート電極）と電気的に接続されている。リードフレーム１１０の他方の端部は、金属ワイヤ１１３を介して、半導体素子１０６の裏面に設けられた図示省略する主電極（例えば、コレクタ電極、以下、裏面電極とする）と導通する金属箔１０４に電気的に接続されている。
樹脂ケース１０７内には、金属ワイヤ１１１〜１１３どうしの接触を防止したり、樹脂ケース１０７外部から浸入する水分、湿気および塵などから半導体素子１０６を保護するために、シリコーン系材料で構成された封止材１１４が充填されている。また、金属ベース板１０１の裏面は、グリースを介して冷却フィン（図示省略しない）と接合している。半導体装置１００では、半導体素子１０６のおもて面電極、制御電極および裏面電極とリードフレーム１０８〜１１０とが、複数の金属ワイヤ１１１〜１１３を用いたワイヤボンディングによりそれぞれ接続されている。
また、金属ワイヤを用いずに、半導体素子の各電極を半導体装置の外部に引き出したパッケージ型半導体装置として、パワー半導体素子の裏面電極を絶縁基板の導体パターンに接続固定し、絶縁基板に対向する位置に配置される配線基板の絶縁基板に対向する面に形成された配線パターンとパワー半導体素子の上面電極とを導電性ポストによって接続する装置が提案されている（例えば、下記特許文献２参照。）。
下記特許文献２に示す金属ワイヤを用いずに作製（製造）された半導体装置（以下、金属ワイヤレスの半導体装置とする）について、図１２を参照して説明する。図１２は、従来のパッケージ型半導体装置の別の一例の要部を模式的に示す図である。図１２に示すように、半導体装置２００は、金属ベース板２０１と、絶縁基板のおもて面に金属箔２０３ａ〜２０３ｄからなる回路パターンを形成した配線基板２０２と、半導体素子２０５と、プリント基板２１０と、複数の導電性部材（以下、導電性ポストとする）２１２ａ，２１２ｂと、を備えている。
金属ベース板２０１のおもて面は、半田層（不図示）を介して、配線基板２０２の裏面に設けられた金属接合層（不図示）と接合している。配線基板２０２の金属箔２０３ａは、半田層２０４ａを介して、外部装置との接続に用いられる外部接続用端子２０９と接合している。また、配線基板２０２の複数の金属箔２０３ｄには、トランス２０６、コンデンサ２０７および抵抗２０８を構成する各半導体素子がそれぞれ半田層２０４ｄを介して接合されている。
配線基板２０２の金属箔２０３ｂには、半田層２０４ｂを介して半導体素子２０５の裏面全面が接合されている。半導体素子２０５の裏面電極は、金属箔２０３ｂと導通している。半導体素子２０５のおもて面には、半田層２０４ｅを介して導電性ポスト２１２ａの一方の端部が接合されている。半導体素子２０５のおもて面電極および制御電極は、それぞれに接合された導電性ポスト２１２ａと導通している。他の導電性ポスト２１２ｂの一方の端部は、半田層２０４ｃを介して配線基板２０２の金属箔２０３ｃと接合している。
半導体素子２０５上には、配線基板２０２のおもて面と対向するようにプリント基板２１０が配置されている。また、プリント基板２１０の、半導体素子２０５に対向する面に対して反対側の面には導体パターン２１１が形成されている。そして、導電性ポスト２１２ａ，２１２ｂの他方の端部は、それぞれ、プリント基板２１０に設けられた各スルーホール２１０ａを貫通し、プリント基板２１０の所定の位置に形成された導体パターン２１１に接続されている。プリント基板２１０と配線基板２０２との間には封止材２２０が充填されている。
このように、半導体装置２００は、金属ワイヤを用いずに、導電性ポスト２１２ａ，２１２ｂによって半導体素子２０５の各電極を半導体装置２００の外部に引き出した構造となっている。また、半導体装置２００は、金属ベース板２０１とプリント基板２１０との間に半導体素子２０５等を配置し、金属ベース板２０１とプリント基板２１０との間を樹脂で封止し一体化させた構造となっている。
また、金属ワイヤレスの別の半導体装置として、次の装置が提案されている。絶縁板の第１の主面に金属箔が形成され、絶縁板の第２の主面に、少なくとも一つの別の金属箔が形成される。また、別の金属箔上に接合された少なくとも一つの半導体素子と、半導体素子が配置された絶縁板の主面に対向するようにプリント基板が配置される。そして、プリント基板の第１の主面に形成された金属箔またはプリント基板の第２の主面に形成された別の金属箔と、半導体素子の主電極とが複数のポスト電極により電気的に接続される（例えば、下記特許文献３参照。）。
下記特許文献３に示す金属ワイヤレスの半導体装置について、図１３を参照して説明する。図１３は、従来のパッケージ型半導体装置の別の一例の要部を模式的に示す図である。図１３に示すように、半導体装置３００は、金属ベース板３０１と、絶縁基板のおもて面にＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ）法によって複数の金属箔３０３ａ，３０３ｂを形成した配線基板３０２と、半導体素子３０５ａ，３０５ｂと、プリント基板３１０と、複数の導電性部材（以下、ポスト電極とする）３１０ｅと、を備えている。
金属ベース板３０１のおもて面は、半田層（不図示）を介して、配線基板３０２の裏面に設けられた金属接合層（不図示）と接合している。配線基板３０２の金属箔３０３ａ，３０３ｂには、それぞれ半田層３０４ａ，３０４ｂを介して半導体素子３０５ａ，３０５ｂの裏面全面が接合されている。半導体素子３０５ａの裏面電極（例えば、コレクタ電極）は、配線基板３０２の金属箔３０３ａと導通している。半導体素子３０５ｂの裏面電極（例えば、カソード電極）は、配線基板３０２の金属箔３０３ｂと導通している。
半導体素子３０５ａ，３０５ｂ上には、配線基板３０２のおもて面と対向するように、多層構造をなすインプラントプリント基板（以下、プリント基板とする）３１０が配置されている。プリント基板３１０は、樹脂層３１１と、樹脂層３１１の両面にそれぞれ選択的にパターン形成された金属箔３１２−１，３１２−２と、金属箔３１２−１，３１２−２を覆うように樹脂層３１１の両面に形成された保護層３１３と、で構成されている。
プリント基板３１０には、半導体素子３０５ａのおもて面電極（例えば、エミッタ電極）に対応する位置に複数のスルーホール３１４ａが設けられている。スルーホール３１４ａの側壁全面はめっきで覆われており、スルーホール３１４ａ内には筒状のめっき層が形成されている。そして、スルーホール３１４ａ内には、めっき層を介して銅が注入（インプラント）されてなる円筒状のポスト電極３１５ａが設けられている。ポスト電極３１５ａは、半導体素子３０５ａのおもて面電極の直上に配置される。
各スルーホール３１４ａ内に配置されたポスト電極３１５ａは、すべて均一な長さを有する。また、各ポスト電極３１５ａは、良好な電気的接続と機械的強度を確保する目的でスルーホール３１４ａの側壁に半田付けされており、樹脂層３１１と保護層３１３とに挟まれた金属箔３１２−１，３１２−２と導通されている。そして、各ポスト電極３１５ａの、半導体素子３０５ａ側の端部は、半田層３０６ａを介して半導体素子３０５ａのおもて面電極に電気的に接続されている。
プリント基板３１０には、半導体素子３０５ｂのおもて面電極（例えば、アノード電極）に対応する位置に複数のスルーホール３１４ｂが設けられている。各スルーホール３１４ｂ内には、半導体素子３０５ａ側のスルーホール３１４ａと同様に、それぞれめっき層を介してポスト電極３１５ｂが設けられている。ポスト電極３１５ｂは、半導体素子３０５ａ側のポスト電極３１５ａと同様の構成を有する。そして、ポスト電極３１５ｂは、半導体素子３０５ｂのおもて面電極の直上に配置される。各ポスト電極３１５ｂの、半導体素子３０５ｂ側の端部は、半田層３０６ｂを介して半導体素子３０５ｂのおもて面電極に電気的に接続されている。
このように、半導体装置３００では、半導体素子３０５ａのおもて面電極と、半導体素子３０５ｂのおもて面電極とが、ポスト電極３１５ａ，３１５ｂおよびプリント基板３１０の金属箔３１２−１，３１２−２を介して電気的に接続されている。半導体素子３０５ａの裏面電極（例えば、コレクタ電極）と、半導体素子３０５ｂの裏面電極（例えば、カソード電極）とは、配線基板３０２の金属箔３０３ａ，３０３ｂを介して電気的に接続される。配線基板３０２のおもて面側を覆うケース３７０の内は、封止材３２０が充填されている。
上述した各パッケージ型半導体装置は、おもて面にエミッタ電極などの主電極およびゲート電極などの制御電極を備え、裏面にコレクタ電極などの主電極を備えた半導体素子を実装している。そして、これらのパッケージ型半導体装置では、半導体素子のおもて面電極の接合方法は異なっているが、半導体素子の裏面電極の接合方法はいずれの装置も基本的に同様であり、半田層を介して半導体素子の裏面を配線基板の金属箔に接合する方法が用いられている。
一方、汎用モジュールとして用いられる別の半導体素子として、エミッタ電極などのおもて面電極およびゲート電極などの制御電極を、おもて面と裏面との両面にそれぞれ備えた半導体素子が提案されている（例えば、下記特許文献４参照）。下記特許文献４に示す半導体素子について、図１４を参照して説明する。図１４は、従来の半導体素子の構成を示す斜視図である。
図１４に示すように、半導体素子４００は、半導体基板の一方の主面側の第１素子領域４１１と他方の主面側の第２素子領域４１２との間に、ｎ型領域４０１とｐ型領域４０２とが交互に繰り返し接合されてなる並列ｐｎ層４０３を備える。第１素子領域４１１には、第１ｐベース領域４０５−１、第１ｎ+ソース領域４０６−１、第１ゲート電極４０７−１および第１ソース電極４０８−１などで構成された第１半導体素子が設けられている。第１ｐベース領域４０５−１は、第１ｐベース領域４０５−１と並列ｐｎ層４０３との間に設けられた第１ｎ-高抵抗領域４０４−１によって、並列ｐｎ層４０３のｐ型領域４０２と分離されている。
第２素子領域４１２には、第２ｐベース領域４０５−２、第２ｎ+ソース領域４０６−２、第２ゲート電極４０７−２および第２ソース電極４０８−２などで構成された第２半導体素子が設けられている。第２ｐベース領域４０５−２は、第２ｐベース領域４０５−２と並列ｐｎ層４０３との間に設けられた第２ｎ-高抵抗領域４０４−２によって並列ｐｎ層４０３のｐ型領域４０２と分離されている。第１ベース領域４０５−１と、第２ｐベース領域４０５−２とは、少なくとも並列ｐｎ層４０３のｎ型領域４０１および第１，２ｎ-高抵抗領域４０４−１，４０４−２によって互いに分離されている。
特開２００３−２８９１３０号公報 特開２００４−２２８４０３号公報 特開２００９−６４８５２号公報 特開２００２−２６３２０号公報
しかしながら、上述した特許文献４に示す半導体素子４００の両主面には、それぞれ、第１ゲート電極４０７−１および第１ソース電極４０８−１と、第２ゲート電極４０７−２および第２ソース電極４０８−２とが設けられている。このため、上述した特許文献１〜３に示す従来の実装方法では、半導体素子４００の各電極とパッケージ半導体装置を構成する各部材との位置合わせが困難であり、半導体素子４００を実装することが難しいという問題が生じる。
この発明は、上述した従来技術による問題点を解消するため、両主面それぞれに制御電極および主電極を備えた半導体素子を位置精度よく実装することができる半導体装置を提供することを目的とする。また、この発明は、上述した従来技術による問題点を解消するため、良好な電気的接続を確保することができる半導体装置を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、絶縁基板と、前記絶縁基板に互いに離れて設けられた複数の金属層と、主電流が流れる主電極および主電流を制御する制御電極が同一の主面に設けられ、前記主電極と前記制御電極とに前記金属層が接合されて前記絶縁基板に実装された半導体素子と、を備えることを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、前記半導体素子の一方の主面および他方の主面それぞれに、前記主電極および前記制御電極が設けられており、前記金属層が設けられた前記絶縁基板は、前記半導体素子の一方の主面側および他方の主面側にそれぞれ配置されていることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記半導体素子の両主面それぞれに前記主電極および前記制御電極が設けられており、前記半導体素子の一方の主面の前記主電極および前記制御電極はそれぞれ半田層を介して前記金属層に接合され、前記半導体素子の他方の主面の前記主電極および前記制御電極はそれぞれボンディングワイヤに接続されており、前記各ボンディングワイヤは、前記半導体素子の一方の主面の前記主電極および前記制御電極をそれぞれ前記金属層に接合する各半田層と、前記半導体素子の主面に垂直な方向に前記半導体素子を挟んで隣り合うことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記金属層は、前記半導体素子側に突出し前記主電極に接合された凸部、または前記半導体素子側に突出し前記制御電極に接合された凸部のいずれかの凸部を少なくとも有し、前記凸部の前記半導体素子に対向する面の表面積は、当該凸部に接合された前記主電極または前記制御電極の前記金属層に対向する面の表面積よりも小さいことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記金属層は、前記主電極が接合された領域を囲む凹部、または前記制御電極が接合された領域を囲む凹部のいずれかの凹部を少なくとも有し、前記凹部に囲まれた領域の前記半導体素子に対向する面の表面積は、当該凹部に囲まれた領域に接合された前記主電極または前記制御電極の前記金属層に対向する面の表面積よりも小さいことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記半導体素子の一方の主面の前記主電極および前記制御電極を前記金属層に接合する各半田層がそれぞれ当該主電極および当該制御電極を覆う面積の少なくとも一方の面積は、前記半導体素子の他方の主面の前記主電極および前記制御電極と前記ボンディングワイヤとの接合面積よりも大きいことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記半導体素子の一方の主面の前記主電極および前記制御電極の少なくとも一方の電極には半田バンプが形成され、前記半田バンプが形成された電極と前記金属層とが前記半田バンプを介して接合されており、前記半田バンプの直径は、前記半田バンプが形成された電極と前記半導体素子の主面に垂直な方向に前記半導体素子を挟んで隣り合う前記半導体素子の他方の主面の前記主電極または前記制御電極と前記ボンディングワイヤとの接合長よりも長いことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記主電極および前記制御電極の少なくとも一方の電極には半田バンプが形成され、前記半田バンプが形成された電極と前記金属層とが半田バンプを介して接合されていることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記半田バンプの高さは、前記半田バンプが形成された電極を前記金属層に接合する半田層の厚さと等しいまたはそれよりも高いことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記半導体素子の一方の主面および他方の主面それぞれに、前記半導体素子を挟んで前記半導体素子の主面に垂直な方向に隣り合うように前記主電極および前記制御電極が設けられており、前記半導体素子の一方の主面の前記主電極および前記制御電極はそれぞれ前記金属層に半田付けされ、前記半導体素子の他方の主面の前記主電極および前記制御電極にはそれぞれ半田付け以外の接続方法で他部材が接続されており、前記金属層に半田付けされた前記主電極および前記制御電極の、前記半導体素子の主面に平行な面の表面積は、それぞれ、前記他部材が接続された前記主電極および前記制御電極の、前記半導体素子の主面に平行な面の表面積と等しいまたはそれよりも小さいことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記金属層と外部接続用端子とが、ワイヤボンディング、リードフレーム、半田またはろう材によって接続されていることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記外部接続用端子は、前記半導体素子の主面に垂直な方向に引き出されていることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記外部接続用端子は、前記半導体素子の主面に水平な方向に引き出されていることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記金属層は、前記制御電極に接合された第１の金属層と、前記絶縁基板の同一の面に前記第１の金属層と離れて設けられ、前記主電極に接合された第２の金属層と、からなることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記半導体素子の一方の主面側の前記絶縁基板の、前記半導体素子側に対して反対側に配置され、当該絶縁基板の、前記半導体素子側の面に対して反対側の面に接合された金属ベース板と、前記半導体素子の他方の主面側を覆うケースと、をさらに備え、前記金属ベース板の前記絶縁基板側に対して反対側は、前記ケースの外部に露出されていることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記半導体素子の一方の主面側および他方の主面側の前記絶縁基板の、前記半導体素子側に対して反対側にそれぞれ配置され、当該絶縁基板の、前記半導体素子側の面に対して反対側の面に接合された金属ベース板と、前記半導体素子の側面側を覆うケースと、をさらに備え、前記金属ベース板の前記絶縁基板側に対して反対側は、前記ケースの外部に露出されていることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記ケースの内側の前記半導体素子が実装された領域は、ゲル状の封止材または加熱硬化型樹脂を主成分とする封止材が充填されていることを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、一方の主面および他方の主面それぞれに、主電流が流れる主電極および主電流を制御する制御電極を備えた半導体素子と、前記半導体素子の両主面側にそれぞれ配置されたプリント基板と、前記各プリント基板にそれぞれ選択的に設けられた金属箔と、前記半導体素子と前記各プリント基板との間にそれぞれ配置され、前記主電極および前記制御電極と、当該主電極および当該制御電極に対向する前記プリント基板に設けられた前記金属箔とをそれぞれ電気的に接続する複数の導電性部材と、を備えることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記金属箔は、前記プリント基板の同一主面に互いに離れて設けられた第１の金属箔と第２の金属箔とからなり、前記第１の金属箔および前記第２の金属箔には、それぞれ異なる前記導電性部材が電気的に接続されていることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記導電性部材は、前記プリント基板に半田付けされていることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記主電極および前記制御電極は、それぞれ異なる前記導電性部材に半田付けされている。
また、この発明にかかる半導体装置は、上述した発明において、一方の端部が前記半導体素子の一方の主面側に設けられた前記プリント基板の前記金属箔に電気的に接続され、他方の端部が前記半導体素子の他方の主面側に設けられた前記プリント基板を貫通する外部接続用端子をさらに備えることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記プリント基板間に挟まれた前記半導体素子が実装された領域は、ゲル状の封止材または加熱硬化型樹脂を主成分とする封止材が充填されていることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、複数の前記金属層の前記半導体素子が接合される側の各面のそれぞれ、または、前記絶縁基板の前記半導体素子が接合される側の面の複数個所に設けられた、前記半導体素子と前記金属層とを所定の位置に合わせるための複数の位置決め冶具をさらに備えることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、複数の前記位置決め冶具どうしは、前記半導体素子の実装領域の間隔をおいて設けられ、それぞれ前記半導体素子と接触することを特徴とする。
上述した発明によれば、両主面それぞれに制御電極および主電極を備えた半導体素子の少なくとも片方の主面側に、制御電極および主電極に対向するように第１，２の金属層を選択的に設けた絶縁基板を配置することで、半導体素子の両主面それぞれの制御電極および主電極と、これらの電極をそれぞれパッケージ型半導体装置の外部に引き出す外部接続用端子とを接続するための位置合わせを容易に行うことができる。また、上述した発明によれば、位置決め冶具を設けることにより、半導体素子を絶縁基板に実装するだけで半導体素子と金属層との位置合わせを行うことができる。
また、上述した発明によれば、両主面それぞれに制御電極および主電極を備えた半導体素子の少なくとも一方の主面側に、制御電極および主電極に対向するように導電性部材を配置したプリント基板を配置することで、半導体素子の両主面それぞれの制御電極および主電極と、これらの電極をそれぞれパッケージ型半導体装置の外部に引き出す外部接続用端子とを接続するための位置合わせを容易に行うことができる。また、上述した発明によれば、位置決め冶具を設けることにより、半導体素子をプリント基板に実装するだけで半導体素子と金属層との位置合わせを行うことができる。
本発明にかかる半導体装置によれば、両主面それぞれに制御電極および主電極を備えた半導体素子を位置精度よく実装することができるという効果を奏する。また、本発明にかかる半導体装置によれば、良好な電気的接続を確保することができるという効果を奏する。
実施の形態１にかかる半導体装置の構成を模式的に示す断面図である。 実施の形態１にかかる半導体装置を構成する部材の一部を模式的に示す平面図である。 実施の形態１にかかる半導体装置に実装される半導体素子の構成を模式的に示す平面図である。 実施の形態１にかかる半導体装置に実装される半導体素子の構成の別の一例を模式的に示す平面図である。 実施の形態２にかかる半導体装置の構成を模式的に示す断面図である。 実施の形態３にかかる半導体装置の構成を模式的に示す断面図である。 実施の形態４にかかる半導体装置の構成を模式的に示す断面図である。 実施の形態５にかかる半導体装置の構成を模式的に示す断面図である。 実施の形態６にかかる半導体装置の構成を模式的に示す断面図である。 実施の形態７にかかる半導体装置の構成を模式的に示す断面図である。 従来のパッケージ型半導体装置の要部を模式的に示す図である。 従来のパッケージ型半導体装置の別の一例の要部を模式的に示す図である。 従来のパッケージ型半導体装置の別の一例の要部を模式的に示す図である。 従来の半導体素子の構成を示す斜視図である。
以下に添付図面を参照して、この発明にかかる半導体装置の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態１）
図１は、実施の形態１にかかる半導体装置の構成を模式的に示す断面図である。図１に示す実施の形態１にかかる半導体装置は、両主面それぞれに制御電極（不図示）および主電極（不図示）を設けた半導体素子６を実装したパッケージ型半導体装置である。図１に示すように、実施の形態１にかかる半導体装置は、半導体素子６の一方の主面側および他方の主面側にそれぞれ配置された２枚の金属ベース板１，１１を備える。半導体素子６が形成された半導体チップ（以下、単に半導体素子６とする）は、２枚の金属ベース板１，１１に挟まれている。
半導体素子６は、例えば、双方向ＳＪ−ＭＯＳＦＥＴ（Ｓｕｐｅｒ Ｊｕｎｃｔｉｏｎ − Ｍｅｔａｌ／Ｏｘｉｄｅ／Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）や、双方向ＩＧＢＴなどである。制御電極とは、主電流を制御する電極であり、例えばゲート電極である。主電極とは、主電流が流れる電極であり、例えばソース電極やエミッタ電極、またはドレイン電極やコレクタ電極である。制御電極および主電極の平面レイアウトについては後述する。
まず、半導体素子６の一方の主面側の構成について説明する。半導体素子６の一方の主面側に配置された金属ベース板１の半導体素子６側の面には、金属接合層２を介して絶縁基板３が接合されている。絶縁基板３は、例えば、ダイレクトボンディング法（例えばＤＣＢ法）によって接着剤を用いずに金属接合層２に貼り合わされている。絶縁基板３は、例えば、酸化アルミニウム（アルミナ：Ａｌ2Ｏ3）焼結体や、窒化シリコン（ＳｉＮ）等のセラミック（登録商標）材料でできている。
絶縁基板３の半導体素子６側の面には、複数の金属層が互いに離れて設けられている。具体的には、絶縁基板３の半導体素子６側の面には、第１，２の金属層４ａ，４ｂが互いに離れて設けられている。第１，２の金属層４ａ，４ｂは、例えば、ダイレクトボンディング法によって接着剤を用いずに絶縁基板３に貼り合わされている。また、第１，２の金属層４ａ，４ｂは、それぞれ半導体素子６の制御電極および主電極に対応する位置に配置されている。例えば、第１，２の金属層４ａ，４ｂに対する半導体素子６の位置を合わせることで、第１，２の金属層４ａ，４ｂと制御電極および主電極との位置が合わせられる。
具体的には、第１の金属層（制御電極用）４ａは、半導体素子６の一方の主面に設けられた制御電極に対向し、第１の半田層５ａを介して当該制御電極に接合されている。第１の金属層４ａの、制御電極と接合される領域（以下、制御電極接合領域とする）４ａ−１が制御電極に対向していればよく、第１の金属層４ａの半導体素子６側の面の、制御電極接合領域４ａ−１以外の領域は、半導体素子６に対向していなくてもよい。
第１の金属層４ａには、凹部４ａ−２が選択的に設けられている。第１の金属層４ａの凹部４ａ−２に囲まれた領域が、制御電極接合領域４ａ−１である。制御電極接合領域４ａ−１は、凹部４ａ−２に囲まれ半導体素子６側に突出した凸部となっている。制御電極接合領域４ａ−１の、半導体素子６に対向する面の表面積（以下、単に制御電極接合領域４ａ−１の表面積とする）は、制御電極の、第１の金属層４ａに対向する面の表面積（以下、単に制御電極の表面積とする）よりも小さい。すなわち、制御電極接合領域４ａ−１の、半導体素子６に対向する面の全面が、制御電極に接合されている。
第１の金属層４ａに凹部４ａ−２が設けられ、かつ制御電極接合領域４ａ−１の表面積が制御電極の表面積よりも小さいことにより、制御電極接合領域４ａ−１に制御電極を接合する第１の半田層５ａが制御電極接合領域４ａ−１から外側にはみ出した場合であっても、はみ出した第１の半田層５ａが凹部４ａ−２に流れ込む。このため、制御電極接合領域４ａ−１から外側にはみ出した第１の半田層５ａによる耐圧不良等の問題を回避することができる。
第２の金属層（主電極用）４ｂは、半導体素子６の一方の主面に設けられた主電極に対向し、第２の半田層５ｂを介して当該主電極に接合されている。第２の金属層４ｂの、主電極と接合される領域（以下、主電極接合領域とする）４ｂ−１が主電極に対向していればよく、第２の金属層４ｂの半導体素子６側の面の、主電極接合領域４ｂ−１以外の領域は、半導体素子６に対向していなくてもよい。第２の金属層４ｂには、凹部４ｂ−２が選択的に設けられている。凹部４ｂ−２に囲まれた領域が、主電極接合領域４ｂ−１である。
主電極接合領域４ｂ−１は、凹部４ｂ−２に囲まれ半導体素子６側に突出した凸部となっている。主電極接合領域４ｂ−１の、半導体素子６に対向する面の表面積（以下、単に主電極接合領域４ｂ−１の表面積とする）は、主電極の、第２の金属層４ｂに対向する面の表面積（以下、単に主電極の表面積とする）よりも小さい。すなわち、主電極接合領域４ｂ−１の、半導体素子６に対向する面の全面が、主電極に接合されている。
第２の金属層４ｂに主電極接合領域４ｂ−１および凹部４ｂ−２が設けられていることによって得られる効果は、第１の金属層４ａに制御電極接合領域４ａ−１および凹部４ａ−２が設けられていることによって得られる効果と同様である。第１，２の金属層４ａ，４ｂは、例えば、銅（Ｃｕ）を主成分とする金属でできている。第１，２の半田層５ａ，５ｂは、例えば、錫（Ｓｎ）−銀（Ａｇ）系の鉛（Ｐｂ）をほぼ含まない（鉛フリー）半田を用いてもよい。
次に、半導体素子６の他方の主面側の構成について説明する。半導体素子６の他方の主面側に配置された金属ベース板１１の半導体素子６側の面には、半導体素子６の一方の主面側の金属ベース板１と同様に、金属接合層１２を介して絶縁基板１３が接合されている。絶縁基板１３の半導体素子６側の面には、半導体素子６の一方の主面側の絶縁基板３と同様に、第１，２の金属層１４ａ，１４ｂが選択的に設けられている。絶縁基板１３は、例えば、半導体素子６の一方の主面側の絶縁基板３と同様の材料でできている。
第１の金属層（制御電極用）１４ａは、半導体素子６の他方の主面に設けられた制御電極に対向し、第１の半田層１５ａを介して当該制御電極に接合されている。第１の金属層１４ａには、半導体素子６の一方の主面側の第１の金属層４ａと同様に、制御電極接合領域１４ａ−１および凹部１４ａ−２が設けられている。第１の金属層１４ａに設けられた制御電極接合領域１４ａ−１および凹部１４ａ−２は、半導体素子６の一方の主面側の第１の金属層４ａに設けられた制御電極接合領域４ａ−１および凹部４ａ−２と同様の構成を有する。
第２の金属層（主電極用）１４ｂは、半導体素子６の他方の主面に設けられた主電極（例えば、エミッタ電極）に対向し、第１の半田層１５ｂを介して当該主電極に接合されている。第２の金属層１４ｂには、半導体素子６の一方の主面側の第２の金属層４ｂと同様に、主電極接合領域１４ｂ−１および凹部１４ｂ−２が設けられている。第２の金属層１４ｂに設けられた主電極接合領域１４ｂ−１および凹部１４ｂ−２は、半導体素子６の一方の主面側の第２の金属層４ｂに設けられた主電極接合領域４ｂ−１および凹部４ｂ−２と同様の構成を有する。
すなわち、半導体素子６の他方の主面側に配置された金属ベース板１１、金属接合層１２、絶縁基板１３および第１，２の金属層１４ａ，１４ｂは、半導体素子６を基準にして、半導体素子６の他方の主面側に配置された金属ベース板１、金属接合層２、絶縁基板３および第１，２の金属層４ａ，４ｂと対称的に設けられている。また、半導体素子６の両主面の主電極および制御電極の少なくとも一方の電極には、半田バンプ（不図示）が形成されている。そして、半田バンプが形成された主電極と第２の金属層４ｂ，１４ｂ、または、半田バンプが形成された制御電極と第１の金属層４ａ，１４ａとは半田バンプを介して接合されている。
制御電極に形成された半田バンプの高さは、制御電極を第１の金属層４ａ，１４ａに接合する第１の半田層５ａ，１５ａの厚さよりも高い、または第１の半田層５ａ，１５ａの厚さとほぼ等しい。主電極に形成された半田バンプの高さは、主電極を第２の金属層４ｂ，１４ｂに接合する第２の半田層５ｂ，１５ｂの厚さよりも高い、または第２の半田層５ｂ，１５ｂの厚さとほぼ等しい。第１の半田層５ａ，１５ａおよび第２の半田層５ｂ，１５ｂとして、例えば半田シートを用いてもよい。このように半田バンプの高さを設定することで、接合面積（制御電極接合領域４ａ−１，１４ａ−１、主電極接合領域４ｂ−１，１４ｂ−１）が小さい制御電極および主電極の、第１の半田層５ａ，１５ａおよび第２の半田層５ｂ，１５ｂによる接合を確実に行うことができる。第１の金属層４ａ，４ｂと半導体素子の制御電極および主電極との半田による接合は、半田シートや半田バンプなど適切な方法をそれぞれ適用すればよい。後述するように半導体素子６の各主面にそれぞれ複数の制御電極が設けられている場合、半導体素子６の主面に垂直な方向に半導体素子６を挟んで隣り合う少なくとも１組の制御電極が、上述した制御電極の表面積と半田バンプの高さまたは直径との関係を有していてもよい。
樹脂ケース１６は、半導体素子６の側面（半導体素子６の主面に垂直な面）側を覆う。具体的には、樹脂ケース１６は、半導体素子６の一方の主面側の金属ベース板１の周縁に接着された第１の樹脂ケース１６ａと、半導体素子６の他方の主面側の金属ベース板１１の周縁に接着された第２の樹脂ケース１６ｂとで構成され、例えば、コの字状の断面形状を有する。第１の樹脂ケース１６ａは、例えば、半導体素子６の主面に平行に配置された底面部１６ａ−１と、底面部１６ａ−１に連結され、半導体素子６の主面に垂直に配置された側壁部１６ａ−２と、からなるＬ字状の断面形状を有する。
具体的には、底面部１６ａ−１の一方の端部は、半導体素子６の一方の主面側の金属ベース板１の周縁に接着されている。底面部１６ａ−１の他方の端部は、側壁部１６ａ−２の一方の端部に連結されている。これにより、第１の樹脂ケース１６ａは、Ｌ字状の断面形状をなす。側壁部１６ａ−２の他方の端部は、第２の樹脂ケース１６ｂの一端と嵌め合わされている。第２の樹脂ケース１６ｂの他方の端部は、半導体素子６の他方の主面側の金属ベース板１１の周縁に接着されている。第２の樹脂ケース１６ｂは、例えば、半導体素子６の主面に平行に配置されている。
このように樹脂ケース１６によって半導体素子６の側面側のみを覆うことにより、半導体素子６の一方の主面側および他方の主面側に配置された２つの金属ベース板１，１１の半導体素子６側の面に対して反対側の面が、樹脂ケース１６の外部に露出される。このため、金属ベース板１，１１の樹脂ケース１６の外部に露出した側の面にそれぞれ冷却フィルを接合することができ、半導体素子６の一方の主面側および他方の主面側の両主面側から半導体素子６を冷却することができる。これにより、半導体装置の放熱性を向上させることができる。
第１の樹脂ケース１６ａの内部には、半導体素子６の一方の主面の制御電極および主電極をそれぞれ樹脂ケース１６の外部に引き出す外部接続用端子８ａ，８ｂが埋め込まれている。外部接続用端子（制御電極用）８ａの一方の端部は、樹脂ケース１６内に露出しており、ボンディングワイヤ１０によって半導体素子６の一方の主面側の第１の金属層（制御電極用）４ａと接続されている。
外部接続用端子（主電極用）８ｂの一方の端部は、樹脂ケース１６内に露出しており、ボンディングワイヤ１０によって半導体素子６の一方の主面側の第２の金属層（主電極用）４ｂと接続されている。外部接続用端子８ａ，８ｂの他方の端部は、それぞれ、側壁部１６ａ−２の内部を半導体素子６の主面に垂直な方向に貫通し、例えば、半導体素子６の他方の主面側から樹脂ケース１６の外部に突出している。
第２の樹脂ケース１６ｂの内部には、半導体素子６の他方の主面の制御電極および主電極を樹脂ケース１６の外部に引き出す外部接続用端子９ａ，９ｂが埋め込まれている。外部接続用端子（制御電極用）９ａの一方の端部は、樹脂ケース１６内に露出しており、ボンディングワイヤ１０によって半導体素子６の他方の主面側の第１の金属層（制御電極用）１４ａと接続されている。
外部接続用端子（主電極用）９ｂの一方の端部は、樹脂ケース１６内に露出しており、ボンディングワイヤ１０によって半導体素子６の他方の主面側の第２の金属層（主電極用）１４ｂと接続されている。外部接続用端子９ａ，９ｂの他方の端部は、それぞれ、第２の樹脂ケース１６ｂの内部を半導体素子６の主面に垂直な方向に貫通し、例えば半導体素子６の他方の主面側から樹脂ケース１６の外部に突出している。
これにより、第１の金属層４ａ、第２の金属層４ｂ、第１の金属層１４ａおよび第２の金属層１４ｂにそれぞれ接合された制御電極および主電極を樹脂ケース１６の外部に引き出すことができる。樹脂ケース１６内の半導体素子６が実装された領域、すなわち樹脂ケース１６と金属ベース板１，１１とで囲まれた領域（以下、半導体装置内とする）２０は、ゲル状の封止材または加熱硬化型樹脂を主成分とするアンダーフィル材などの封止材が充填されている。
図１では、外部接続用端子（制御電極用）８ａ，９ａと外部接続用端子（主電極用）８ｂ，９ｂとが、第１の樹脂ケース１６ａの側壁部１６ａ−２の、半導体装置内２０に実装された半導体素子６を挟んで対向する部分に設けられているが、これに限らず種々変更可能である。例えば、第１の金属層４ａ，１４ａや第２の金属層４ｂ，１４ｂなど樹脂ケース１６内に引き回すことによって、外部接続用端子を自由に配置することが可能である。
また、第１の樹脂ケース１６ａと第２の樹脂ケース１６ｂとを所定の位置に嵌め合せることによって、半導体素子６の他方の主面の制御電極および主電極と、第１，２の金属層１４ａ，１４ｂとの位置合わせを行ってもよい。具体的には、まず、第１の樹脂ケース１６ａに接着された金属ベース板１に、金属接合層２、絶縁基板３、第１，２の金属層４ａ，４ｂ、第１，２の半田層５ａ，５ｂおよび半導体素子６をこの順に接合する。このときの、第１，２の金属層４ａ，４ｂと半導体素子６の一方の主面の制御電極および主電極との位置合わせ方法については後述する。また、第２の樹脂ケース１６ｂに接着された金属ベース板１１に、金属接合層１２、絶縁基板１３および第１，２金属層１４ａ，１４ｂをこの順に接合する。
そして、金属ベース板１の最表面に配置された半導体素子６の他方の主面の制御電極および主電極と、金属ベース板１１の最表面に配置された第１，２の金属層１４ａ，１４ｂとを、第１，２の半田層１５ａ，１５ｂを介して接合する。このとき、第１の樹脂ケース１６ａと第２の樹脂ケース１６ｂとを嵌め合せる位置は、予め半導体素子６の他方の主面の制御電極および主電極と第１，２の金属層１４ａ，１４ｂとの位置が合うように設定されている。したがって、第１の樹脂ケース１６ａと第２の樹脂ケース１６ｂとを嵌め合せることにより、半導体素子６の他方の主面の制御電極および主電極と第１，２の金属層１４ａ，１４ｂとの位置が合わせられる。
また、第１の樹脂ケース１６ａと第２の樹脂ケース１６ｂとを所定の位置に嵌め合せることによって、半導体素子６の一方の主面の制御電極および主電極と第１，２の金属層４ａ，４ｂとの位置合わせを行ってもよい。具体的には、まず、第１の樹脂ケース１６ａに接着された金属ベース板１に、金属接合層２、絶縁基板３および第１，２の金属層４ａ，４ｂをこの順に接合する。また、第２の樹脂ケース１６ｂに接着された金属ベース板１１に、金属接合層１２、絶縁基板１３、第１，２の金属層１４ａ，１４ｂ、第１，２の半田層１５ａ，１５ｂおよび半導体素子６をこの順に接合する。このときの、第１，２の金属層１４ａ，１４ｂと半導体素子６の他方の主面の制御電極および主電極との位置合わせ方法については後述する。
そして、金属ベース板１の最表面に配置された第１，２の金属層４ａ，４ｂと、金属ベース板１１の最表面に配置された半導体素子６の一方の主面の制御電極および主電極とを、第１，２の半田層５ａ，５ｂを介して接合する。このとき、第１の樹脂ケース１６ａと第２の樹脂ケース１６ｂとを嵌め合せる位置は、予め半導体素子６の一方の主面の制御電極および主電極と第１，２の金属層４ａ，４ｂとの位置が合うように設定されている。したがって、第１の樹脂ケース１６ａと第２の樹脂ケース１６ｂとを嵌め合せることにより、半導体素子６の一方の主面の制御電極および主電極と第１，２の金属層４ａ，４ｂとの位置が合わせられる。
第１の樹脂ケース１６ａと第２の樹脂ケース１６ｂとの嵌め合せではなく、絶縁基板３または金属ベース板１，１１に設けた棒状のポスト部（不図示）を用いてもよい。具体的には、例えば、半導体素子６の一方の主面側の絶縁基板３または金属ベース板１に設けた棒状のポスト部を、半導体素子６の他方の主面側の絶縁基板１３または金属ベース板１１に設けた貫通孔や凹部に挿入して絶縁基板３，１３の位置や金属ベース板１，１１の位置を決定する。このようにして、半導体素子６の制御電極および主電極と、絶縁基板３，１３に接合された第１，２の金属層との位置合わせを行ってもよい。
また、上述した第１の樹脂ケース１６ａと第２の樹脂ケース１６ｂとを嵌め合せる前に、予め接合される第１，２の金属層と半導体素子６の制御電極および主電極との位置合わせ方法の一例について説明する。図２は、実施の形態１にかかる半導体装置を構成する部材の一部を模式的に示す平面図である。半導体素子６の一方の主面側の絶縁基板３および第１，２の金属層４ａ，４ｂの位置合わせについて説明するが、半導体素子６の他方の主面側の絶縁基板１３および第１，２の金属層１４ａ，１４ｂについても同様の方法で位置あわせを行うことができる。
図２に示すように、第１，２の金属層４ａ，４ｂに位置決め冶具２１を設けて、半導体素子６と第１，２の金属層４ａ，４ｂとの位置合わせを行ってもよい。具体的には、第１，２の金属層４ａ，４ｂの半導体素子６側の面に、例えばポリイミド樹脂やポリイミドフィルム（カプトン：登録商標）の枠などを構成する位置決め冶具２１を設ける。位置決め冶具２１は、位置決め冶具２１で囲まれた領域内に収められた半導体素子６の制御電極および主電極が所定の位置となるように配置される。すなわち、位置決め冶具２１は、絶縁基板３に実装される半導体素子６を所定の位置に配置するための基準となる。具体的には、例えば、半導体素子６の４辺の側面にそれぞれ接触する４つの位置決め冶具２１を設けてもよい。この位置決め冶具２１は、半導体素子６を所定の位置に配置することができればよく、例えば絶縁基板３に設けられていてもよい。位置決め冶具２１を絶縁基板３に設ける構成は、例えば、絶縁基板３に半導体素子６を実装したときに半導体素子６によって第１，２の金属層４ａ，４ｂの全面が覆われる構成の半導体装置に好適である。
次に、半導体素子６の制御電極および主電極の平面レイアウトについて説明する。図３は、実施の形態１にかかる半導体装置に実装される半導体素子の構成を模式的に示す平面図である。また、図４は、実施の形態１にかかる半導体装置に実装される半導体素子の構成の別の一例を模式的に示す平面図である。図３（ａ），４（ａ）には、半導体素子６の一方の主面の制御電極および主電極の平面レイアウトを示す。図３（ｂ），４（ｂ）には、半導体素子６の他方の主面の制御電極および主電極の平面レイアウトを示す。
図３（ａ），３（ｂ）に示すように、半導体素子６は、一方の主面および他方の主面にそれぞれ活性領域６１−１，６１−２が設けられている。活性領域６１−１，６１−２は、半導体装置のオン時に主電流が流れる領域である。また、半導体素子６の一方の主面および他方の主面において、活性領域６１−１，６１−２は、それぞれ電界を緩和し耐圧を保持する終端構造部６２−１，６２−２に囲まれている。そして、半導体素子６の一方の主面の活性領域６１−１には、制御電極６３ａ−１および主電極６３ｂ−１が配置されている。
一方、半導体素子６の他方の主面の活性領域６１−２には、制御電極６３ａ−２および主電極６３ｂ−２が配置されている。半導体素子６の他方の主面の制御電極６３ａ−２および主電極６３ｂ−２は、半導体素子６を構成する半導体基板に対して、それぞれ半導体素子６の一方の主面の制御電極６３ａ−１および主電極６３ｂ−１と面対称に配置されている。また、半導体素子６の他方の主面の制御電極６３ａ−２および主電極６３ｂ−２は、それぞれ半導体素子６の一方の主面の制御電極６３ａ−１および主電極６３ｂ−１と同じ面積で半導体素子６に接する。
主電極６３ｂ−１，６３ｂ−２は、１つの連続した電極として配置されるのが好ましい。また、図４（ａ），４（ｂ）に示すように、半導体素子６の一方の主面および他方の主面に、それぞれ、複数の電極部で構成された主電極６４ｂ−１，６４ｂ−２を配置してもよい。主電極６４ｂ−１を構成する複数の電極部は、半導体素子６を構成する半導体基板に対して、それぞれ半導体素子６の他方の主面の主電極６４ｂ−２を構成する各電極部と面対称に配置されている。図４（ａ），４（ｂ）に示す半導体素子の主電極６４ｂ−１，６４ｂ−２以外の構成は、図３（ａ），３（ｂ）に示す半導体素子と同様である。
以上、説明したように、実施の形態１にかかる半導体装置によれば、両主面それぞれに制御電極および主電極を備えた半導体素子６の少なくとも片方の主面側に、制御電極および主電極に対向するように第１，２の金属層４ａ，４ｂ（または第１，２の金属層１４ａ，１４ｂ）を選択的に設けた絶縁基板３（または絶縁基板１３）を配置する。これにより、半導体素子６の両主面それぞれの制御電極および主電極と、これらの電極をそれぞれパッケージ型半導体装置の外部に引き出す外部接続用端子８ａ，８ｂ，９ａ，９ｂと、を接続するための位置合わせを容易に行うことができる。したがって、半導体素子６を位置精度よく実装することができる。また、良好な電気的接続を確保することができる。また、実施の形態１にかかる半導体装置によれば、半導体素子６の両主面それぞれに制御電極および主電極を備えることで、半導体装置内２０における配線の引き回しを、従来のパッケージ型半導体装置よりも容易に行うことができる。また、実施の形態１にかかる半導体装置によれば、位置決め冶具２１を設けることにより、半導体素子６を絶縁基板３に実装するだけで半導体素子６と第１，２の金属層４ａ，４ｂとの位置合わせを行うことができる。したがって、さらに位置精度よく半導体素子６を実装することができる。
（実施の形態２）
図５は、実施の形態２にかかる半導体装置の構成を模式的に示す断面図である。実施の形態２にかかる半導体装置が実施の形態１にかかる半導体装置と異なるのは、次の３点である。実施の形態１にかかる半導体装置との１つ目の相違点は、半導体素子の他方の主面側に金属ベース板を設けずに、絶縁基板１３の半導体素子６側に対して反対側の面に金属接合層１２を介して第２の樹脂ケース１６ｂが接合されている点である。
具体的には、図５に示すように、第２の樹脂ケース１６ｂは、半導体素子６の他方の主面側の全体を覆う。そして、半導体素子６の他方の主面側の金属接合層１２の、絶縁基板１３側に対して反対側の面の全面に接合されている。このように、実施の形態２にかかる半導体装置は、半導体素子の他方の主面側に金属ベース板を設けず、半導体素子６と、半導体素子の他方の主面側の金属接合層１２、絶縁基板１３、第１，２の金属層１４ａ，１４ｂおよび第１，２の半田層１５ａ，１５ｂなどを樹脂ケース１６に収めた構成となっている。
半導体素子の他方の主面側に実施の形態１にかかる半導体装置と同様に金属ベース板を配置し、半導体素子の一方の主面側に金属ベース板を設けない構成としてもよい。この場合、実施の形態２にかかる半導体装置は、半導体素子の一方の主面側に金属ベース板１を設けず、半導体素子６と、半導体素子の一方の主面側の金属接合層２、絶縁基板３、第１，２の金属層４ａ，４ｂおよび第１，２の半田層５ａ，５ｂなどを樹脂ケースに収めた構成となる。
このように、実施の形態２にかかる半導体装置は、半導体素子６の一方の主面側（または他方の主面側）が樹脂ケース１６に覆われ、半導体素子６の他方の主面側（または一方の主面側）に配置された金属ベース板１１（または金属ベース板１）の、半導体素子６側に対して反対側が樹脂ケース１６の外部に露出された構成となる。
実施の形態１にかかる半導体装置との２つ目の相違点は、第１の金属層４ａ、第２の金属層４ｂ、第１の金属層１４ａおよび第２の金属層１４ｂと、外部接続用端子８ａ，８ｂ，９ａ，９ｂとがそれぞれリードフレーム１７によって接続されている点である。このように、リードフレーム１７によって金属層と外部接続用端子とを接続することで、寄生インダクタンス成分を小さくすることができる。かつ、大電流耐性を向上させることができる。
図５に示す半導体装置においては、すべての金属層と外部接続用端子（第１の金属層４ａ，１４ａと外部接続用端子８ａ，９ａ、および第２の金属層４ｂ，１４ｂと外部接続用端子８ｂ，９ｂ）とがそれぞれリードフレーム１７によって接続されているが、半導体装置の構成に合わせて種々変更可能である。例えば、第１，２の金属層と外部接続用端子との接続にリードフレーム１７とボンディングワイヤとを併用してもよいし、第１，２金属層と外部接続用端子とのいずれかのリードフレーム１７による接続をワイヤボンディングに代えてもよい。
実施の形態１にかかる半導体装置との３つ目の相違点は、第１の金属層４ａ、第２の金属層４ｂ、第１の金属層１４ａおよび第２の金属層１４ｂに、それぞれ、半導体素子側に突出した凸部４ａ−３，４ｂ−３，１４ａ−３，１４ｂ−３が設けられている点である。
凸部４ａ−３，１４ａ−３は、それぞれ半導体素子の一方の主面の制御電極および他方の主面の制御電極に対向するように設けられ、第１の半田層５ａ，１５ａを介して制御電極に接合されている。凸部４ｂ−３，１４ｂ−３は、それぞれ半導体素子の一方の主面の主電極および他方の主面の主電極に対向するように設けられ、第２の半田層５ｂ，１５ｂを介して主電極に接合されている。
凸部４ａ−３，１４ａ−３の半導体素子６に対向する面の表面積は、当該凸部４ａ−３，１４ａ−３に接合された制御電極の第１の金属層４ａ，１４ａに対向する面の表面積よりも小さい。凸部４ｂ−３，１４ｂ−３の半導体素子６に対向する面の表面積は、当該凸部４ｂ−３，１４ｂ−３に接合された主電極の第２の金属層４ｂ，１４ｂに対向する面の表面積よりも小さい。
凸部４ａ−３，４ｂ−３，１４ａ−３，１４ｂ−３の高さは、各凸部にそれぞれ接する第１の半田層５ａ、第２の半田層５ｂ、第１の半田層１５ａ、第２の半田層１５ｂが半導体素子６の制御電極および主電極以外の部分にはみ出さない程度の高さに設定されている。実施の形態２にかかる半導体装置の上記３つの相違点以外の構成は、実施の形態１にかかる半導体装置と同様である。
以上、説明したように、実施の形態２にかかる半導体装置によれば、実施の形態１にかかる半導体装置と同様の効果を得ることができる。
（実施の形態３）
図６は、実施の形態３にかかる半導体装置の構成を模式的に示す断面図である。実施の形態３にかかる半導体装置が実施の形態１にかかる半導体装置と異なるのは、次の３点である。実施の形態１にかかる半導体装置との１つ目の相違点は、外部接続用端子８ａ，８ｂ，９ａ，９ｂが半導体素子６の主面に水平な方向に引き出されている点である。具体的には、図６に示すように、外部接続用端子８ａ，８ｂ，９ａ，９ｂの、半田層１８に接する端部に対して反対側の端部は、それぞれ、第１の樹脂ケース１６ａの内部（例えば側壁部１６ａ−２の内部）を半導体素子６の主面に水平に貫通し、樹脂ケース１６の外部に突出する。
これにより、外部接続用端子８ａ，８ｂ，９ａ，９ｂに接触させることなく、半導体装置の半導体素子６の主面に水平な方向の幅よりも、半導体素子６の主面に水平な方向の幅が大きい冷却体を半導体装置に取り付けることが可能となる。半導体装置の半導体素子６の主面に水平な方向の幅とは、半導体素子６の主面に水平な方向の、第１の樹脂ケース１６ａの側壁部１６ａ−２、第２の樹脂ケース１６ｂ、金属ベース板１（または金属ベース板１１）の幅の総計である。
実施の形態１にかかる半導体装置との２つ目の相違点は、第１の金属層４ａ、第２の金属層４ｂ、第１の金属層１４ａおよび第２の金属層１４ｂと外部接続用端子８ａ，８ｂ，９ａ，９ｂとがそれぞれ半田層１８によって半田付けされている点である。第１の金属層４ａ，１４ａと外部接続用端子８ａ，９ａ、および第１の金属層４ｂ，１４ｂと外部接続用端子８ａ，９ａとを、例えば半田材以外のろう材によって接続してもよい。
このように、第１の金属層４ａ、第２の金属層４ｂ、第１の金属層１４ａおよび第２の金属層１４ｂと外部接続用端子８ａ，８ｂ，９ａ，９ｂとをそれぞれ電気的に接続することができればよく、その接続方法には、例えばボンディングワイヤやリードフレーム、半田層、ろう材などいずれの方法を用いてもよい。また、第１の金属層４ａ、第２の金属層４ｂ、第１の金属層１４ａおよび第２の金属層１４ｂと外部接続用端子８ａ，８ｂ，９ａ，９ｂとのそれぞれの接続は、半導体装置の構成に合わせて種々変更可能であり、すべて同じ接続方法を用いてもよいし、それぞれ異なる接続方法を用いてもよい。
実施の形態１にかかる半導体装置との３つ目の相違点は、外部接続用端子８ａ，８ｂ，９ａ，９ｂにそれぞれ、外部接続用端子８ａ，８ｂ，９ａ，９ｂにかかる応力を緩和する応力緩和部１９が設けられている点である。具体的には、図６に示すように、外部接続用端子８ａ，８ｂ，９ａ，９ｂの樹脂ケース１６内に露出する部分に、それぞれ、例えば、当該外部接続用端子８ａ，８ｂ，９ａ，９ｂが凹状に折り曲げられることで成形された応力緩和領域１９が設けられている。
応力緩和領域１９は、外部接続用端子８ａ，８ｂ，９ａ，９ｂの樹脂ケース１６内に露出する部分の、絶縁基板３，１３および第１の樹脂ケース１６ａの底面部１６ａ−１に接していない部分に設けられている。また、応力緩和領域１９は、上述した外部接続用端子８ａ，８ｂ，９ａ，９ｂが凹状に折り曲げられてなる構成に限らず種々変更可能であり、外部接続用端子８ａ，８ｂ，９ａ，９ｂの樹脂ケース１６内に露出する部分にかかる半導体素子６の主面に水平な方向の応力を緩和することができればよい。
このように外部接続用端子８ａ，８ｂ，９ａ，９ｂに応力緩和部１９を設けることにより、例えば、第１，２の樹脂フレーム１６ａ，１６ｂや、金属ベース板１，１１、金属接合層２，１２などの各部材を構成する材料の線膨張係数の違いから生じる応力を応力緩和部１９で逃がすことができる。
実施の形態３にかかる半導体装置の上記３つの相違点以外の構成は、実施の形態１にかかる半導体装置と同様である。また、実施の形態３にかかる半導体装置において、第１，２の金属層に凹部を設けた構成に代えて、実施の形態２にかかる半導体装置のように第１，２の金属層に凸部を設けた構成としてもよい。
以上、説明したように、実施の形態３にかかる半導体装置によれば、実施の形態２にかかる半導体装置と同様の効果を得ることができる。
（実施の形態４）
図７は、実施の形態４にかかる半導体装置の構成を模式的に示す断面図である。実施の形態４にかかる半導体装置が実施の形態１にかかる半導体装置と異なるのは、半導体素子６の他方の主面の制御電極および主電極が、それぞれボンディングワイヤ１０によって外部接続用端子９ａ，９ｂに接続されている点である。半導体素子６の他方の主面側に、金属ベース板、絶縁基板、第１，２の金属層は設けられていない。
具体的には、図７に示すように、樹脂ケース７は、半導体素子６の側面側を覆う側壁部７ａと、半導体素子６の他方の主面側を覆う蓋体７ｂと、からなる。蓋体７ｂは、側壁部７ａの金属ベース板１の周縁に接着された端部に対して反対側の端部に連結されている。半導体素子６の他方の主面は蓋体７ｂに対向し、蓋体７ｂと半導体素子６との間には、半導体素子６の他方の主面の制御電極および主電極と外部接続用端子９ａ，９ｂとをそれぞれ接続する各ボンディングワイヤ１０が介在する。
半導体素子６の一方の主面側の構成は、実施の形態１にかかる半導体装置と同様である。そして、半導体素子６の他方の主面の制御電極および主電極と各ボンディングワイヤ１０との接続部分は、半導体素子６の一方の主面の制御電極および主電極にそれぞれ接する第１，２の半田層５ａ，５ｂと、半導体素子６の主面に垂直な方向に半導体素子６を挟んで隣り合う。
半導体素子６の他方の主面の制御電極および主電極の少なくとも一方の電極とボンディングワイヤ１０との接合面積は、半導体素子６の主面に垂直な方向に半導体素子６を挟んで隣り合う半導体素子６の一方の主面の電極の表面積よりも小さい。すなわち、半導体素子６の他方の主面の制御電極とボンディングワイヤ１０との接合面積は、半導体素子の一方の主面の制御電極を第１の金属層４ａに接合する第１の半田層５ａが当該制御電極を覆う面積よりも小さい。または、半導体素子６の他方の主面の主電極とボンディングワイヤ１０との接合面積は、半導体素子の一方の主面の主電極を第２の金属層４ｂに接合する第２の半田層５ｂが当該主電極を覆う面積よりも小さい。
または、半導体素子６の他方の主面の制御電極および主電極（ボンディングワイヤ１０に接続される電極）の少なくとも一方の電極の表面積が、半導体素子６の主面に垂直な方向に半導体素子６を挟んで隣り合う半導体素子６の一方の主面の電極（半田層１８が接合される電極）の表面積よりも小さくなるように、半導体素子６の他方の主面の電極を形成してもよい。また、半導体素子６の他方の主面の制御電極および主電極の少なくとも一方の電極とボンディングワイヤ１０との接合長は、半導体素子６の主面に垂直な方向に半導体素子６を挟んで隣り合う半導体素子の一方の主面の電極に形成された半田バンプの直径よりも短い。
このように、半導体素子６の他方の主面の制御電極および主電極の少なくとも一方の電極とボンディングワイヤ１０との接合面積、または、半導体素子６の他方の主面の制御電極および主電極の少なくとも一方の電極の表面積を、半導体素子６の主面に垂直な方向に半導体素子６を挟んで隣り合う半導体素子６の一方の主面の電極の表面積よりも小さくする。これにより、ボンディングワイヤ１０をボンディングする際に、半導体素子６の他方の主面側から半導体素子６にかかる応力を第１の半田層５ａ，５ｂによって緩和することができ、半導体素子６が割れることを防ぐことができる。
また、半導体素子６の一方の主面の制御電極および主電極（半田層１８が接合される電極）の少なくとも一方の電極の表面積が、半導体素子６の主面に垂直な方向に半導体素子６を挟んで隣り合う半導体素子６の他方の主面の電極（ボンディングワイヤ１０に接続される電極）とボンディングワイヤ１０との接合面積よりも大きければよい。このため、例えば、半導体素子６の一方の主面の制御電極および主電極（半田付けされた電極）の少なくとも一方の電極の表面積を、半導体素子６の主面に垂直な方向に半導体素子６を挟んで隣り合う半導体素子６の他方の主面の電極（半田付け以外の接続方法で他部材が接続された電極）の表面積と等しいまたはそれよりも小さくてもよい。半導体素子６の各主面にそれぞれ複数の制御電極が設けられている場合、半導体素子６の主面に垂直な方向に半導体素子６を挟んで隣り合う少なくとも１組の制御電極が、上述した制御電極および他部材の接合面積または接合長との関係を有していてもよい。
樹脂ケース７内の半導体素子６が実装された領域、すなわち樹脂ケース７と金属ベース板１とで囲まれた領域（半導体装置内）２０は、ゲル状の封止材または加熱硬化型樹脂を主成分とするアンダーフィル材などの封止材が充填されている。
実施の形態４にかかる半導体装置の上記相違点以外の構成は、実施の形態１にかかる半導体装置と同様である。また、実施の形態４にかかる半導体装置において、半導体素子６の一方の主面側（制御電極および主電極がそれぞれ第１，２の金属層４ａ，４ｂに接合された側）の構成を、実施の形態２，３にかかる半導体装置と同様の構成としてもよい。また、半導体素子６の主面に水平な方向に外部接続用端子を引き出してもよい。
以上、説明したように、実施の形態４にかかる半導体装置によれば、実施の形態１〜３にかかる半導体装置と同様の効果を得ることができる。
（実施の形態５）
図８は、実施の形態５にかかる半導体装置の構成を模式的に示す断面図である。実施の形態５にかかる半導体装置が実施の形態１にかかる半導体装置と異なるのは、半導体素子６の他方の主面側を覆うように配置されたインプラントプリント基板（プリント基板）５０を介して、半導体素子６の他方の主面の制御電極および主電極が外部接続用端子に接続されている点である。半導体素子６の他方の主面側に、金属ベース板、絶縁基板、第１，２の金属層は設けられていない。半導体素子６の一方の主面側の構成は、実施の形態１にかかる半導体装置と同様である。
具体的には、図８に示すように、樹脂ケース７０は、半導体素子６の側面側を覆う側壁部７０ａと、半導体素子６の他方の主面側を覆う蓋体７０ｂと、からなる。蓋体７０ｂは、側壁部７０ａの金属ベース板１の周縁に接着された端部に対して反対側の端部に連結されている。そして、蓋体７０ｂと半導体素子６の他方の主面との間には、プリント基板５０のみが配置されている。プリント基板５０の側面は、側壁部７０ａに接合されている。インプラントプリント基板とは、例えば導電性材料が注入された多層構造の絶縁基板である。
プリント基板５０は、例えば、樹脂層５０ａと、金属箔５０ｂ，５０ｃと、保護層５１と、を備える。樹脂層５０ａは、例えば、ポリイミド樹脂や、エポキシ樹脂等でできている。樹脂層５０ａは、内部にガラス繊維で構成されたガラスクロスが含まれていてもよい。保護層５１は、樹脂層５０ａの両面にそれぞれ樹脂層５０ａ表面を覆うように設けられ、樹脂層５０ａ両面にそれぞれ選択的に設けられた金属箔５０ｂ，５０ｃを保護する。保護層５１は、例えば、樹脂でできている。
樹脂層５０ａの半導体素子６側に対して反対側の面と保護層５１との間には、少なくとも一つの金属箔５０ｂが選択的に設けられている。プリント基板５０の半導体素子６側の面と保護層５１との間には、少なくとも一つの金属箔５０ｃが選択的に設けられている。樹脂層５０ａの半導体素子６側に対して反対側の面に設けられた金属箔５０ｂと、樹脂層５０ａの半導体素子６側の面に設けられた金属箔５０ｃとは、半導体素子６の主面に垂直な方向に樹脂層５０ａを挟んで隣り合う。
具体的には、金属箔５０ｂ，５０ｃは、樹脂層５０ａの、半導体素子６の他方の主面の制御電極に対向する部分と、半導体素子６の他方の主面の主電極に対向する部分とに配置されている。制御電極に対向する部分に配置された金属箔（第１の金属箔）５０ｂ，５０ｃと、主電極に対向する部分に配置された金属箔（第２の金属箔）５０ｂ，５０ｃとは、互いに離れて配置されている。金属箔５０ｂ，５０ｃは、例えば、銅を主成分とした材料でできている。
プリント基板５０の、半導体素子６の他方の主面の制御電極に対向する領域に、１つのスルーホール５０ｄが設けられている。また、プリント基板５０の、半導体素子６の他方の主面の主電極に対向する領域に、複数のスルーホール５０ｄが設けられている。各スルーホール５０ｄは、それぞれ、樹脂層５０ａの半導体素子６側の面に設けられた保護層５１および金属箔５０ｃと樹脂層５０ａとを貫通し、樹脂層５０ａの半導体素子６側に対して反対側の面に設けられた金属箔５０ｂに接する。
また、各スルーホール５０ｄ内には、薄厚の筒状のめっき層（以下、筒状めっき層とする、不図示）が設けられており、円筒状の導電性部材（以下、ポスト電極とする）５０ｅが筒状めっき層を介して注入（インプラント）されている。各ポスト電極５０ｅは、スルーホール５０ｄ内で半田付けされ、プリント基板５０を構成する樹脂層５０ａ表面に配置された金属箔５０ｂ，５０ｃと導通されている。
半導体素子６の他方の主面の主電極に対向するスルーホール５０ｄ内に半田付けされた複数のポスト電極５０ｅは、略均一なピッチで配置され、金属箔５０ｂ，５０ｃを介して互いに導通されている。このようにプリント基板５０の両主面側に金属箔５０ｂ，５０ｃを設ける場合、筒状めっき層を介してポスト電極５０ｅを注入し当該ポスト電極５０ｅをスルーホール５０ｄ内に半田付けすることで、良好な電気的接続と機械的強度とを確保することができる。
樹脂層５０ａの両面に金属箔５０ｂ，５０ｃを設ける構成に代えて、樹脂層５０ａの半導体素子６側の面のみに比較的肉厚な金属箔５０ｃを設け、樹脂層５０ａの半導体素子６側の金属箔５０ｃのみにポスト電極５０ｅを接続してもよい。この場合、スルーホール５０ｄ内に筒状めっき層を設けることや、スルーホール５０ｄ内にポスト電極５０ｅを半田付けすることを省略してもよい。比較的肉厚な金属箔とは、樹脂層５０ａの両面に金属箔５０ｂ，５０ｃを設けた場合の金属箔よりも厚い金属箔である。
ポスト電極５０ｅのスルーホール５０ｄに接続された端部に対して反対側の端部は、半田層５２を介して、当該スルーホール５０ｄに対向する制御電極または主電極に電気的に接続されている。例えば、主電極が複数の電極部で構成される場合、主電極に電気的に接続された各ポスト電極５０ｅは、主電極を構成する各電極部にそれぞれ接続されていてもよい。
プリント基板５０の内部には、半導体素子６の他方の主面の制御電極および主電極（例えば、エミッタ電極）をそれぞれ半導体装置の外部に引き出す各外部接続用端子（不図示）が設けられている。プリント基板５０に設けられた外部接続用端子は、それぞれ、金属箔５０ｂ，５０ｃおよびポスト電極５０ｅを介して半導体素子６の他方の主面の制御電極および主電極に電気的に接続されている。プリント基板５０内に配置された外部接続用端子は、蓋体７０ｂを貫通して樹脂ケース７０の外部に突出する。
金属ベース板１の半導体素子６側の面には、半導体素子６を実装する絶縁基板３と同様に、金属接合層２２ａ，２２ｂを介して絶縁基板２３ａ，２３ｂが接合されている。絶縁基板２３ａ，２３ｂの、金属ベース板１側の面に対して反対側の面には、第１，２の金属層４ａ，４ｂと同様に、第３，４の金属層２４ａ，２４ｂが接合されている。第３，４の金属層２４ａ，２４ｂは、それぞれ離れて設けられている。
第３の金属層２４ａは、リードフレーム１７を介して、半導体素子６の一方の主面の制御電極に接合された第１の金属層４ａに電気的に接続されている。また、第３の金属層２４ａには、第３の半田層２５ａを介して外部接続用端子（制御電極用）８０ａの一方の端部が接合されている。外部接続用端子８０ａの他方の端部は、プリント基板５０の貫通孔５３および蓋体７０ｂを貫通し、樹脂ケース７０の外部に突出している。
第４の金属層２４ｂには、リードフレーム１７を介して、半導体素子６の一方の主面の主電極に接合された第１の金属層４ｂに電気的に接続されている。また、第４の金属層２４ｂには、第４の半田層２５ｂを介して外部接続用端子８０ｂの一方の端部が接合されている。外部接続用端子８０ｂの他方の端部は、プリント基板５０の貫通孔５３および蓋体７０ｂを貫通し、樹脂ケース７０の外部に突出している。
第１，２の金属層４ａ，４ｂをそれぞれ外部接続用端子８０ａ，８０ｂが配置される領域まで延在させ、外部接続用端子８０ａ，８０ｂを第１，２の金属層４ａ，４ｂに直接接合させてもよい。樹脂ケース７０内の半導体素子６が実装された領域、すなわち樹脂ケース７０とプリント基板５０と金属ベース板１とで囲まれた領域（半導体装置内）６０は、ゲル状の封止材または加熱硬化型樹脂を主成分とするアンダーフィル材などの封止材が充填されている。
実施の形態５にかかる半導体装置の上記相違点以外の構成は、実施の形態１にかかる半導体装置と同様である。また、実施の形態５にかかる半導体装置において、半導体素子６の一方の主面側（制御電極および主電極がそれぞれ第１，２の金属層４ａ，４ｂに接合された側）の構成を、実施の形態２，３にかかる半導体装置と同様の構成としてもよい。また、プリント基板５０の主面に水平な方向に外部接続用端子を引き出してもよい。
以上、説明したように、実施の形態５にかかる半導体装置によれば、実施の形態１にかかる半導体装置と同様の効果を得ることができる。
（実施の形態６）
図９は、実施の形態６にかかる半導体装置の構成を模式的に示す断面図である。実施の形態６にかかる半導体装置が実施の形態５にかかる半導体装置と異なるのは、半導体素子６の一方の主面側を覆うように配置されたプリント基板４０を介して、半導体素子６の一方の主面の制御電極および主電極が外部接続用端子に接続されている点である。すなわち、半導体素子６の一方の主面側にも、金属ベース板、絶縁基板、第１，２の金属層は設けられていない。
具体的には、図９に示すように、実施の形態６にかかる半導体装置は、半導体素子６の一方の主面側および他方の主面側にそれぞれ配置された２枚のプリント基板４０，５０を備え、２枚の金属ベース板１，１１によって半導体素子６を挟み込んでいる。プリント基板５０の構成は、実施の形態５にかかる半導体装置のプリント基板と同様である。プリント基板４０は、プリント基板５０と同様の構成を有する。具体的には、プリント基板４０は、プリント基板５０の樹脂層５０ａ、金属箔５０ｂ，５０ｃおよび保護層５１と同様に、樹脂層４０ａ、金属箔４０ｂ，４０ｃおよび保護層４１で構成されている。
また、プリント基板４０には、プリント基板５０のスルーホール５０ｄと同様に、半導体素子６の一方の主面の制御電極および主電極に対向する領域に、スルーホール４０ｄが設けられている。そして、各スルーホール４０ｄ内には、プリント基板５０のポスト電極５０ｅと同様に、それぞれポスト電極４０ｅが半田付けされ金属箔４０ｂ，４０ｃと導通されている。
半導体素子６の一方の主面の主電極に対向するスルーホール４０ｄ内に半田付けされた複数のポスト電極４０ｅは、略均一なピッチで配置され、金属箔（第２の金属箔）４０ｂ，４０ｃを介して互いに導通されている。プリント基板４０に金属箔４０ｂ，４０ｃを設ける構成に代えて、樹脂層４０ａの半導体素子６側の主面のみに金属箔４０ｃよりも肉厚な金属箔を設け、樹脂層４０ａの半導体素子６側の金属箔４０ｃのみにポスト電極４０ｅを接続してもよい。
ポスト電極４０ｅのスルーホール４０ｄに接続された端部に対して反対側の端部は、半田層４２を介して、当該スルーホール４０ｄに対向する制御電極または主電極に電気的に接続されている。また、プリント基板５０には、半導体素子６の他方の主面の制御電極および主電極をそれぞれ半導体装置の外部に引き出す制御電極用の外部接続用端子および主電極用の外部接続用端子（不図示）が設けられている。
ポスト電極４０ｅとポスト電極５０ｅとは、半導体素子６に対して面対称に配置される。具体的には、例えば、半導体素子６の他方の主面の主電極（例えば、エミッタ電極）に接続された複数のポスト電極５０ｅは、半導体素子６の一方の主面の主電極（例えば、コレクタ電極）に接続された複数のポスト電極４０ｅと、半導体素子６の主面に水平な方向の同じ位置に配置される。
樹脂ケース７０は、プリント基板４０，５０を囲むように配置されている。具体的には、樹脂ケース７０は、半導体素子６の側面側を覆う側壁部７０ａと、半導体素子６の他方の主面側を覆う蓋体（以下、第１の蓋体とする）７０ｂと、半導体素子６の一方の主面側を覆う蓋体（以下、第２の蓋体７０ｃとする）と、からなる。
第１の蓋体７０ｂは、側壁部７０ａの一方の端部に連結されている。第１の蓋体７０ｂと半導体素子６の他方の主面との間には、プリント基板５０が配置されている。プリント基板５０の側面は、側壁部７０ａに接合されている。第２の蓋体７０ｃは、側壁部７０ａの他方の端部に連結されている。第２の蓋体７０ｃと半導体素子６の一方の主面との間には、プリント基板４０が配置されている。プリント基板４０の側面は、側壁部７０ａに接合されている。
外部接続用端子８０ａ（制御電極用）の一方の端部は、プリント基板４０を貫通し、金属箔４０ｂ，４０ｃおよびポスト電極４０ｅを介して、半導体素子６の一方の主面の制御電極に電気的に接続されている。また、外部接続用端子８０ｂ（例えば、コレクタ電極用）の一方の端部は、プリント基板４０を貫通し、金属箔４０ｂ，４０ｃおよびポスト電極４０ｅを介して、半導体素子６の一方の主面の主電極（例えば、コレクタ電極）に電気的に接続されている。
外部接続用端子８０ａ，８０ｂの他方の端部は、プリント基板５０に形成された貫通孔５３および第１の蓋体７０ｂを貫通し、樹脂ケース７０の外部に突出している。プリント基板５０の内部には、実施の形態５にかかる半導体装置と同様に、半導体素子６の他方の主面の制御電極および主電極（例えば、エミッタ電極）をそれぞれ半導体装置の外部に引き出す各外部接続用端子（不図示）が設けられている。
樹脂ケース７０内の半導体素子６が実装された領域、すなわち、樹脂ケース７０とプリント基板４０，５０とで囲まれた領域（半導体装置内）６０は、ゲル状の封止材または加熱硬化型樹脂を主成分とするアンダーフィル材などの封止材が充填されている。
以上、説明したように、実施の形態６にかかる半導体装置によれば、実施の形態５にかかる半導体装置と同様の効果を得ることができる。
（実施の形態７）
図１０は、実施の形態７にかかる半導体装置の構成を模式的に示す断面図である。図１０に示す実施の形態７にかかる半導体装置は、実施の形態１〜６にかかる半導体装置の別の一例である。実施の形態７にかかる半導体装置が実施の形態１〜６にかかる半導体装置と異なるのは、複数の半導体素子を実装し、各半導体素子の片面にのみ制御電極および主電極が設けられている点である。
具体的には、図１０に示すように、実施の形態７にかかる半導体装置を双方向スイッチとして機能させるために、半導体装置内２０に、例えば、２つの半導体素子（以下、第１，２の半導体素子とする）６ａ，６ｂを実装している。第１，２の半導体素子６ａ，６ｂが逆並列に配置されることで、逆耐圧を実現している。
第１，２の半導体素子６ａ，６ｂの一方の主面側の第１の金属層４ａは、実施の形態１〜６にかかる半導体装置と同様に、第１の半導体素子６ａの一方の主面の制御電極に接合されている。第１の半導体素子６ａの一方の主面側の第２の金属層４ｂは、実施の形態１〜６にかかる半導体装置と同様に、第１の半導体素子６ａの一方の主面の主電極に接合され、かつ第２の半導体素子６ｂの一方の主面に設けられた金属電極５ｃを介して第２の半導体素子６ｂと導通されている。
一方、第１，２の半導体素子６ａ，６ｂの他方の主面側の第１の金属層１４ａは、実施の形態１〜６にかかる半導体装置と同様に、第２の半導体素子６ｂの他方の主面の制御電極に接合されている。第１の半導体素子６ａの他方の主面側の第２の金属層１４ｂは、実施の形態１〜６にかかる半導体装置と同様に、第２の半導体素子６ｂの一方の主面の主電極に接合され、かつ第１の半導体素子６ａの他方の主面に設けられた金属電極１５ｃを介して第１の半導体素子６ａと導通されている。
実施の形態７にかかる半導体装置の第１，２の半導体素子６ａ，６ｂの構成以外の構成は、実施の形態１〜６にかかる半導体装置と同様である。図１０では、実施の形態１〜３にかかる半導体装置を種々組み合わせた構成の半導体装置を図示しているが、実施の形態１〜６にかかる半導体装置のいずれの構成を組み合わせてもよい。
以上、説明したように、実施の形態７にかかる半導体装置によれば、実施の形態１にかかる半導体装置と同様の効果を得ることができる。また、実施の形態７にかかる半導体装置によれば、半導体装置内２０に配線を引き回すことなく第１，２の半導体素子６ａ，６ｂを逆並列に配置して接続することができる。これにより、配線インダクタンスを小さくしたり、半導体装置を小型化することができる。
以上において本発明では、上述した各実施の形態にかかる半導体装置内の構成を種々組み合わせて構成することが可能である。具体的には、例えば、半導体素子の一方の主面側の第１，２の金属層と半導体素子の他方の主面側の第１，２の金属層、または第１の金属層と第２の金属層とで凹部および凸部の設け方は種々変更可能である。また、実施の形態１〜６にかかる半導体装置に、複数の半導体素子を実装してもよい。
以上のように、本発明にかかる半導体装置は、両面に電極が設けられた半導体素子が実装された大電流または高耐圧を制御するパワー半導体装置に有用である。
１，１１ 金属ベース板
２，１２ 金属接合層
３，１３ 絶縁基板
４ａ，１４ａ 第１の金属層（制御電極用）
４ｂ，１４ｂ 第２の金属層（主電極用）
５ａ，１５ａ 第１の半田層（制御電極用）
５ｂ，１５ｂ 第２の半田層（主電極用）
６ 半導体素子
７ 樹脂ケース
８ａ，９ａ 外部接続用端子（制御電極用）
８ｂ，９ｂ 外部接続用端子（主電極用）
１６ 樹脂ケース
１６ａ 第１の樹脂ケース
１６ｂ 第２の樹脂ケース
１７ リードフレーム
２０ 半導体装置内部

Claims (25)

  1. 絶縁基板と、
    前記絶縁基板に互いに離れて設けられた複数の金属層と、
    主電流が流れる主電極および主電流を制御する制御電極が同一の主面に設けられ、前記主電極と前記制御電極とに前記金属層が接合されて前記絶縁基板に実装された半導体素子と、
    を備えることを特徴とする半導体装置。
  2. 前記半導体素子の一方の主面および他方の主面それぞれに、前記主電極および前記制御電極が設けられており、
    前記金属層が設けられた前記絶縁基板は、前記半導体素子の一方の主面側および他方の主面側にそれぞれ配置されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記半導体素子の一方の主面および他方の主面それぞれに、前記主電極および前記制御電極が設けられており、
    前記半導体素子の一方の主面の前記主電極および前記制御電極はそれぞれ半田層を介して前記金属層に接合され、前記半導体素子の他方の主面の前記主電極および前記制御電極はそれぞれボンディングワイヤに接続されており、
    前記各ボンディングワイヤは、前記半導体素子の一方の主面の前記主電極および前記制御電極をそれぞれ前記金属層に接合する各半田層と、前記半導体素子の主面に垂直な方向に前記半導体素子を挟んで隣り合うことを特徴とする請求項１に記載の半導体装置。
  4. 前記金属層は、前記半導体素子側に突出し前記主電極に接合された凸部、または前記半導体素子側に突出し前記制御電極に接合された凸部のいずれかの凸部を少なくとも有し、
    前記凸部の前記半導体素子に対向する面の表面積は、当該凸部に接合された前記主電極または前記制御電極の前記金属層に対向する面の表面積よりも小さいことを特徴とする請求項１〜３のいずれか一つに記載の半導体装置。
  5. 前記金属層は、前記主電極が接合された領域を囲む凹部、または前記制御電極が接合された領域を囲む凹部のいずれかの凹部を少なくとも有し、
    前記凹部に囲まれた領域の前記半導体素子に対向する面の表面積は、当該凹部に囲まれた領域に接合された前記主電極または前記制御電極の前記金属層に対向する面の表面積よりも小さいことを特徴とする請求項１〜３のいずれか一つに記載の半導体装置。
  6. 前記半導体素子の一方の主面の前記主電極および前記制御電極を前記金属層に接合する各半田層がそれぞれ当該主電極および当該制御電極を覆う面積の少なくとも一方の面積は、前記半導体素子の他方の主面の前記主電極および前記制御電極と前記ボンディングワイヤとの接合面積よりも大きいことを特徴とする請求項３〜５のいずれか一つに記載の半導体装置。
  7. 前記半導体素子の一方の主面の前記主電極および前記制御電極の少なくとも一方の電極には半田バンプが形成され、前記半田バンプが形成された電極と前記金属層とが前記半田バンプを介して接合されており、
    前記半田バンプの直径は、前記半田バンプが形成された電極と前記半導体素子の主面に垂直な方向に前記半導体素子を挟んで隣り合う前記半導体素子の他方の主面の前記主電極または前記制御電極と前記ボンディングワイヤとの接合長よりも長いことを特徴とする請求項３〜６のいずれか一つに記載の半導体装置。
  8. 前記主電極および前記制御電極の少なくとも一方の電極には半田バンプが形成され、前記半田バンプが形成された電極と前記金属層とが半田バンプを介して接合されていることを特徴とする請求項１〜６のいずれか一つに記載の半導体装置。
  9. 前記半田バンプの高さは、前記半田バンプが形成された電極を前記金属層に接合する半田層の厚さと等しいまたはそれよりも高いことを特徴とする請求項７または８に記載の半導体装置。
  10. 前記半導体素子の一方の主面および他方の主面それぞれに、前記半導体素子を挟んで前記半導体素子の主面に垂直な方向に隣り合うように前記主電極および前記制御電極が設けられており、
    前記半導体素子の一方の主面の前記主電極および前記制御電極はそれぞれ前記金属層に半田付けされ、前記半導体素子の他方の主面の前記主電極および前記制御電極にはそれぞれ半田付け以外の接続方法で他部材が接続されており、
    前記金属層に半田付けされた前記主電極および前記制御電極の、前記半導体素子の主面に平行な面の表面積は、それぞれ、前記他部材が接続された前記主電極および前記制御電極の、前記半導体素子の主面に平行な面の表面積と等しいまたはそれよりも小さいことを特徴とする請求項１に記載の半導体装置。
  11. 前記金属層と外部接続用端子とが、ワイヤボンディング、リードフレーム、半田またはろう材によって接続されていることを特徴とする請求項１〜１０のいずれか一つに記載の半導体装置。
  12. 前記外部接続用端子は、前記半導体素子の主面に垂直な方向に引き出されていることを特徴とする請求項１１に記載の半導体装置。
  13. 前記外部接続用端子は、前記半導体素子の主面に水平な方向に引き出されていることを特徴とする請求項１１に記載の半導体装置。
  14. 前記金属層は、
    前記制御電極に接合された第１の金属層と、
    前記絶縁基板の同一の面に前記第１の金属層と離れて設けられ、前記主電極に接合された第２の金属層と、からなることを特徴とする請求項１〜１３のいずれか一つに記載の半導体装置。
  15. 前記半導体素子の一方の主面側の前記絶縁基板の、前記半導体素子側に対して反対側に配置され、当該絶縁基板の、前記半導体素子側の面に対して反対側の面に接合された金属ベース板と、
    前記半導体素子の他方の主面側を覆うケースと、
    をさらに備え、
    前記金属ベース板の前記絶縁基板側に対して反対側は、前記ケースの外部に露出されていることを特徴とする請求項１〜１４のいずれか一つに記載の半導体装置。
  16. 前記半導体素子の一方の主面側および他方の主面側の前記絶縁基板の、前記半導体素子側に対して反対側にそれぞれ配置され、当該絶縁基板の、前記半導体素子側の面に対して反対側の面に接合された金属ベース板と、
    前記半導体素子の側面側を覆うケースと、
    をさらに備え、
    前記金属ベース板の前記絶縁基板側に対して反対側は、前記ケースの外部に露出されていることを特徴とする請求項１〜１４のいずれか一つに記載の半導体装置。
  17. 前記ケースの内側の前記半導体素子が実装された領域は、ゲル状の封止材または加熱硬化型樹脂を主成分とする封止材が充填されていることを特徴とする請求項１５または１６に記載の半導体装置。
  18. 一方の主面および他方の主面それぞれに、主電流が流れる主電極および主電流を制御する制御電極を備えた半導体素子と、
    前記半導体素子の両主面側にそれぞれ配置されたプリント基板と、
    前記各プリント基板にそれぞれ選択的に設けられた金属箔と、
    前記半導体素子と前記各プリント基板との間にそれぞれ配置され、前記主電極および前記制御電極と、当該主電極および当該制御電極に対向する前記プリント基板に設けられた前記金属箔とをそれぞれ電気的に接続する複数の導電性部材と、
    を備えることを特徴とする半導体装置。
  19. 前記金属箔は、前記プリント基板の同一主面に互いに離れて設けられた第１の金属箔と第２の金属箔とからなり、
    前記第１の金属箔および前記第２の金属箔には、それぞれ異なる前記導電性部材が電気的に接続されていることを特徴とする請求項１８に記載の半導体装置。
  20. 前記導電性部材は、前記プリント基板に半田付けされていることを特徴とする請求項１８または１９に記載の半導体装置。
  21. 前記主電極および前記制御電極は、それぞれ異なる前記導電性部材に半田付けされていることを特徴とする請求項１８〜２０のいずれか一つに記載の半導体装置。
  22. 一方の端部が前記半導体素子の一方の主面側に設けられた前記プリント基板の前記金属箔に電気的に接続され、他方の端部が前記半導体素子の他方の主面側に設けられた前記プリント基板を貫通する外部接続用端子をさらに備えることを特徴とする請求項１８〜２１のいずれか一つに記載の半導体装置。
  23. 前記プリント基板間に挟まれた前記半導体素子が実装された領域は、ゲル状の封止材または加熱硬化型樹脂を主成分とする封止材が充填されていることを特徴とする請求項１８〜２２のいずれか一つに記載の半導体装置。
  24. 複数の前記金属層の前記半導体素子が接合される側の各面のそれぞれ、または、前記絶縁基板の前記半導体素子が接合される側の面の複数個所に設けられた、前記半導体素子と前記金属層とを所定の位置に合わせるための複数の位置決め冶具をさらに備えることを特徴とする請求項１〜２３のいずれか一つに記載の半導体装置。
  25. 複数の前記位置決め冶具どうしは、前記半導体素子の実装領域の間隔をおいて設けられ、それぞれ前記半導体素子と接触することを特徴とする請求項２４に記載の半導体装置。
JP2012008528A 2012-01-18 2012-01-18 半導体装置 Expired - Fee Related JP6083109B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012008528A JP6083109B2 (ja) 2012-01-18 2012-01-18 半導体装置
PCT/JP2012/082258 WO2013108522A1 (ja) 2012-01-18 2012-12-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012008528A JP6083109B2 (ja) 2012-01-18 2012-01-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2013149760A true JP2013149760A (ja) 2013-08-01
JP6083109B2 JP6083109B2 (ja) 2017-02-22

Family

ID=48798959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012008528A Expired - Fee Related JP6083109B2 (ja) 2012-01-18 2012-01-18 半導体装置

Country Status (2)

Country Link
JP (1) JP6083109B2 (ja)
WO (1) WO2013108522A1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016009718A (ja) * 2014-06-23 2016-01-18 富士電機株式会社 半導体装置およびその製造方法
KR101686745B1 (ko) * 2015-08-07 2016-12-15 재단법인 다차원 스마트 아이티 융합시스템 연구단 파워 앰프 모듈 패키지 및 그 패키징 방법
KR20170017857A (ko) * 2015-08-07 2017-02-15 재단법인 다차원 스마트 아이티 융합시스템 연구단 파워 앰프 모듈 패키지 및 그 패키징 방법
WO2017090413A1 (ja) * 2015-11-25 2017-06-01 三菱電機株式会社 電力用半導体装置
JPWO2017077729A1 (ja) * 2015-11-05 2017-11-02 三菱電機株式会社 半導体モジュール及びその製造方法
JP2017228630A (ja) * 2016-06-22 2017-12-28 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP2019029410A (ja) * 2017-07-26 2019-02-21 トヨタ自動車株式会社 半導体モジュール
JP2020113582A (ja) * 2019-01-08 2020-07-27 トヨタ自動車株式会社 半導体装置
EP3823019A2 (en) 2019-11-11 2021-05-19 Hitachi Power Semiconductor Device, Ltd. Vertical power semiconductor device
JP2021114511A (ja) * 2020-01-17 2021-08-05 三菱電機株式会社 電力変換装置
JP2021132111A (ja) * 2020-02-19 2021-09-09 株式会社デンソー 半導体モジュール
JP2021177516A (ja) * 2020-05-08 2021-11-11 アオイ電子株式会社 半導体装置
WO2022130889A1 (ja) * 2020-12-15 2022-06-23 ローム株式会社 半導体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6421055B2 (ja) * 2015-03-05 2018-11-07 日立オートモティブシステムズ株式会社 電力変換装置
JP7074046B2 (ja) * 2018-12-21 2022-05-24 株式会社デンソー 半導体装置とその製造方法
JP7234858B2 (ja) * 2019-08-22 2023-03-08 三菱電機株式会社 半導体装置及びインバータ

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026320A (ja) * 2000-07-12 2002-01-25 Fuji Electric Co Ltd 双方向超接合半導体素子およびその製造方法
JP2003218306A (ja) * 2002-01-28 2003-07-31 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2004228403A (ja) * 2003-01-24 2004-08-12 Fuji Electric Holdings Co Ltd 半導体モジュールおよびその製造方法並びにスイッチング電源装置
JP2005051084A (ja) * 2003-07-30 2005-02-24 Fuji Electric Holdings Co Ltd 半導体チップおよびこれを用いた半導体装置
JP2005136332A (ja) * 2003-10-31 2005-05-26 Toyota Motor Corp 半導体装置
JP2005150596A (ja) * 2003-11-19 2005-06-09 Nissan Motor Co Ltd 半導体装置及びその製造方法
JP2007042827A (ja) * 2005-08-03 2007-02-15 Hitachi Ltd パワー半導体装置
JP2011138851A (ja) * 2009-12-28 2011-07-14 Hitachi Ltd 半導体装置
JP2011193031A (ja) * 2011-07-04 2011-09-29 Mitsubishi Electric Corp 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7999369B2 (en) * 2006-08-29 2011-08-16 Denso Corporation Power electronic package having two substrates with multiple semiconductor chips and electronic components

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026320A (ja) * 2000-07-12 2002-01-25 Fuji Electric Co Ltd 双方向超接合半導体素子およびその製造方法
JP2003218306A (ja) * 2002-01-28 2003-07-31 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2004228403A (ja) * 2003-01-24 2004-08-12 Fuji Electric Holdings Co Ltd 半導体モジュールおよびその製造方法並びにスイッチング電源装置
JP2005051084A (ja) * 2003-07-30 2005-02-24 Fuji Electric Holdings Co Ltd 半導体チップおよびこれを用いた半導体装置
JP2005136332A (ja) * 2003-10-31 2005-05-26 Toyota Motor Corp 半導体装置
JP2005150596A (ja) * 2003-11-19 2005-06-09 Nissan Motor Co Ltd 半導体装置及びその製造方法
JP2007042827A (ja) * 2005-08-03 2007-02-15 Hitachi Ltd パワー半導体装置
JP2011138851A (ja) * 2009-12-28 2011-07-14 Hitachi Ltd 半導体装置
JP2011193031A (ja) * 2011-07-04 2011-09-29 Mitsubishi Electric Corp 半導体装置

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016009718A (ja) * 2014-06-23 2016-01-18 富士電機株式会社 半導体装置およびその製造方法
US10504748B2 (en) 2015-08-07 2019-12-10 Center For Integrated Smart Sensors Foundation Method of packaging a power amplifier module having a unified pattern and ceramic sidewall
KR101686745B1 (ko) * 2015-08-07 2016-12-15 재단법인 다차원 스마트 아이티 융합시스템 연구단 파워 앰프 모듈 패키지 및 그 패키징 방법
KR20170017857A (ko) * 2015-08-07 2017-02-15 재단법인 다차원 스마트 아이티 융합시스템 연구단 파워 앰프 모듈 패키지 및 그 패키징 방법
KR102348252B1 (ko) * 2015-08-07 2022-01-07 주식회사 워프솔루션 파워 앰프 모듈 패키지 및 그 패키징 방법
JPWO2017077729A1 (ja) * 2015-11-05 2017-11-02 三菱電機株式会社 半導体モジュール及びその製造方法
WO2017090413A1 (ja) * 2015-11-25 2017-06-01 三菱電機株式会社 電力用半導体装置
JPWO2017090413A1 (ja) * 2015-11-25 2018-06-21 三菱電機株式会社 電力用半導体装置
CN108292642A (zh) * 2015-11-25 2018-07-17 三菱电机株式会社 电力用半导体装置
CN107527892A (zh) * 2016-06-22 2017-12-29 富士电机株式会社 半导体装置及半导体装置的制造方法
JP2017228630A (ja) * 2016-06-22 2017-12-28 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP2019029410A (ja) * 2017-07-26 2019-02-21 トヨタ自動車株式会社 半導体モジュール
JP7180385B2 (ja) 2019-01-08 2022-11-30 株式会社デンソー 半導体装置
JP2020113582A (ja) * 2019-01-08 2020-07-27 トヨタ自動車株式会社 半導体装置
EP3823019A2 (en) 2019-11-11 2021-05-19 Hitachi Power Semiconductor Device, Ltd. Vertical power semiconductor device
KR20210056911A (ko) 2019-11-11 2021-05-20 가부시키가이샤 히타치 파워 디바이스 반도체 장치
US11652023B2 (en) 2019-11-11 2023-05-16 Hitachi Power Semiconductor Device, Ltd. Semiconductor device including a semiconductor element with a gate electrode on only one surface
JP2021114511A (ja) * 2020-01-17 2021-08-05 三菱電機株式会社 電力変換装置
JP2021132111A (ja) * 2020-02-19 2021-09-09 株式会社デンソー 半導体モジュール
JP7306294B2 (ja) 2020-02-19 2023-07-11 株式会社デンソー 半導体モジュール
JP2021177516A (ja) * 2020-05-08 2021-11-11 アオイ電子株式会社 半導体装置
WO2021225006A1 (ja) * 2020-05-08 2021-11-11 アオイ電子株式会社 半導体装置
TWI825372B (zh) * 2020-05-08 2023-12-11 日商青井電子股份有限公司 半導體裝置
WO2022130889A1 (ja) * 2020-12-15 2022-06-23 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JP6083109B2 (ja) 2017-02-22
WO2013108522A1 (ja) 2013-07-25

Similar Documents

Publication Publication Date Title
JP6083109B2 (ja) 半導体装置
JP5241177B2 (ja) 半導体装置及び半導体装置の製造方法
JP5176507B2 (ja) 半導体装置
JP7137558B2 (ja) 半導体装置
KR101614669B1 (ko) 전력용 반도체 장치
US11088042B2 (en) Semiconductor device and production method therefor
JP6439389B2 (ja) 半導体装置
JP2005302951A (ja) 電力用半導体装置パッケージ
JP7428018B2 (ja) 半導体モジュール
US9852968B2 (en) Semiconductor device including a sealing region
US11881444B2 (en) Semiconductor device
CN100435333C (zh) 电力半导体装置
JP5525024B2 (ja) 半導体装置及び半導体装置の製造方法
KR102586458B1 (ko) 반도체 서브 어셈블리 및 반도체 파워 모듈
JP6054345B2 (ja) 半導体装置及び半導体装置の製造方法
JP2016163024A (ja) パワーモジュール
TW201533885A (zh) 半導體裝置
WO2019235146A1 (ja) 半導体モジュール
JP5826234B2 (ja) 半導体装置及び半導体装置の製造方法
WO2020218298A1 (ja) 半導体装置
JP5533983B2 (ja) 半導体装置
US11658231B2 (en) Semiconductor device
JP2023156806A (ja) 半導体モジュール
JP5682511B2 (ja) 半導体モジュール
JP2019129228A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170109

R150 Certificate of patent or registration of utility model

Ref document number: 6083109

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees