JP4511278B2 - セラミックパッケージ - Google Patents

セラミックパッケージ Download PDF

Info

Publication number
JP4511278B2
JP4511278B2 JP2004234590A JP2004234590A JP4511278B2 JP 4511278 B2 JP4511278 B2 JP 4511278B2 JP 2004234590 A JP2004234590 A JP 2004234590A JP 2004234590 A JP2004234590 A JP 2004234590A JP 4511278 B2 JP4511278 B2 JP 4511278B2
Authority
JP
Japan
Prior art keywords
ceramic package
ceramic
sealing
electrode
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004234590A
Other languages
English (en)
Other versions
JP2006054304A (ja
Inventor
奈津代 長野
隆 小倉
政紀 本郷
正美 福山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004234590A priority Critical patent/JP4511278B2/ja
Priority to CN200510081999A priority patent/CN100581053C/zh
Priority to US11/198,135 priority patent/US7432590B2/en
Publication of JP2006054304A publication Critical patent/JP2006054304A/ja
Application granted granted Critical
Publication of JP4511278B2 publication Critical patent/JP4511278B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Description

本発明は、１つ又は複数のセラミック層からなるセラミックパッケージに弾性表面波フィルタ素子などの電子部品を搭載し、更にフタ体によって封止した、例えばアンテナ共用器のような電子デバイス装置に使用されるセラミックパッケージ、及び連接部で前記セラミックパッケージとなるべきセラミックパッケージ部を２次元的に連接したセラミックパッケージ集合基板に関するものである。
（従来例１）
従来例１のセラミックパッケージを具備したアンテナ共用器は、図１４に示す如く複数のセラミック層１１、１２、１３、１４を積層したセラミックパッケージ１と、弾性表面波フィルタ素子８と、ボンディングワイヤ９と、フタ体２とを備えている。
セラミックパッケージ１は、第１のセラミック層１１の内壁１０９及び第２のセラミック層１２の上面１２１とで形成されるキャビティ１２０を有している。弾性表面波フィルタ素子８は導電性接着剤７により第２のセラミック層１２上の上面１２１に設けられたＧＮＤ電極１１５に接着固定されている。弾性表面波フィルタ素子８の複数の入出力電極（図示せず）及び複数のＧＮＤ電極（図示せず）は、ボンディングワイヤ９を介して第１のセラミック層１１上の上面１０８に配設されたワイヤボンディング用パッド１０１と接続している。
セラミック層１３、１４の表面にはインダクタ、コンデンサ等の内部電極１１１が形成されており、導電材料が充填されたＶｉａホール１１２を介して、前記ワイヤボンディング用パッド１０１と接続している。内部電極１１１のうちのいくつかはセラミック層の周縁にまで延伸し、セラミックパッケージ１の側面１１０に形成された側面電極１１４と繋がっており、更に、セラミックパッケージ１の底面に設けられた底面電極１１３と接続している。前記底面電極１１３はアンテナ共用器をマザー基板に半田等により取り付けるためのものである。
フタ体２の開口面２１には、銀−スズ等の封止部材３が予め具備されている。フタ体２の開口面２１、即ち封止部材３をセラミックパッケージ１の第１のセラミック層１１上に設けられた封止用電極１０２の上に所定の荷重で当接させた状態で、リフロー炉に通して窒素雰囲気中で加熱・冷却することにより、開口面２１と封止用電極１０２を封止部材３により融着固定させて封止が完了する。尚、封止用電極１０２はＧＮＤ用の内部電極、側面電極、及び底面電極と接続している。又、セラミックパッケージ１における電極、ワイヤボンディング用パッド１０１、及びＶｉａホール１１２は例えば銀、銀−パラジウム等の導電材料により形成されている。
（従来例２）
例えばアンテナ共用器の従来例２は、図１５に示す如く複数のセラミック層１１、１２、１３を積層したセラミックパッケージ１と、弾性表面波フィルタ素子８と、金属製フタ体２とを備えている。尚、従来例１と同じ部品・部分には従来例１と同じ参照符号を付すこととする。
従来例１との主な相異点は、弾性表面波フィルタ素子８とセラミックパッケージ１との電気的接続を、ワイヤボンディングではなく、フリップチップ実装により行っていることと、セラミックパッケージ１がキャビティを有していないことである。
弾性表面波フィルタ素子８は、その底面に設けられた複数の入出力電極（図示せず）及び複数のＧＮＤ電極（図示せず）上に金バンプ８１が予め備えられ、第１のセラミック層１１の上面１０８上に設けられたフリップチップ実装用パッド１１６にフリップチップ実装されている。
セラミック層１２、１３の表面にはインダクタ、コンデンサ等の内部電極１１１が形成されており、導電材料が充填されたＶｉａホール１１２を介して、前記フリップチップ実装用パッド１１６と接続している。内部電極１１１のうちのいくつかはセラミック層の周縁にまで延伸し、セラミックパッケージ１の側面１１０に形成された側面電極１１４と繋がっており、更に、セラミックパッケージ１の底面に設けられた底面電極１１３と接続している。前記底面電極１１３はアンテナ共用器をマザー基板に半田等により取り付けるためのものである。
フタ体２の開口面２１には、銀−スズ等の封止部材３が予め具備されている。フタ体２の開口面２１、即ち封止部材３をセラミックパッケージ１の第１のセラミック層１１上に設けられた封止用電極１０２の上に所定の荷重で押接させた状態で、リフロー炉に通して窒素雰囲気中で加熱・冷却することにより、開口面２１と封止用電極１０２を封止部材３により融着固定させて封止が完了する。尚、封止用電極１０２はＧＮＤ用の内部電極、側面電極、及び底面電極と接続している。又、セラミックパッケージ１における電極、フリップチップ実装用パッド１１６、及びＶｉａホール１１２は例えば銀、銀−パラジウム等の導電材料により形成されている(特許文献１参照)。
特開平１０−３３５９６４号公報
携帯電話等の移動体通信端末は市場からの小型軽量化の要望が大きく、移動体通信端末に使用されるアンテナ共用器等の電子デバイス装置も小型軽量化が求められている。
従来例１のアンテナ共用器では、小型軽量化に対応するべく、セラミックパッケージ１の幅及び奥行き寸法を小さくするために、第１のセラミック層１１の内壁１０９と側面１１０の肉厚を薄くするようになってきており、ワイヤボンディング用パッド１０１と封止用電極１０２が接近することとなっている。図１６（ａ）にフタ体をセラミックパッケージに押接させたフタ体封止前の封止部要部を示し、同図（ｂ）にフタ体封止後の封止部要部を示す。同図（ａ）を見れば分かるように、第１のセラミック層１１の上面１０８に設けられているワイヤボンディング用パッド１０１と封止用電極１０２が接近している。このため、同図（ｂ）に示すように、封止時にはみ出した封止部材３が流れて入出力電極用のワイヤボンディング用パッド１０１に到達して、ショート不良となる虞が大きくなっている。
又、従来例２のアンテナ共用器についても同様に、小型軽量化に対応するべく、セラミックパッケージ１の幅及び奥行き寸法を小さくするために、セラミックパッケージ１の側面１１０と弾性表面波フィルタ素子８の側面との間隔を狭くするようになってきており、フリップチップ実装用パッド１１６と封止用電極１０２が接近することとなっている。図１７（ａ）にフタ体をセラミックパッケージに押接させたフタ体封止前の封止部要部を示し、同図（ｂ）にフタ体封止後の封止部要部を示す。同図（ａ）を見れば分かるように、第１のセラミック層１１の上面に設けられているフリップチップ実装用パッド１１６と封止用電極１０２が接近している。このため、同図（ｂ）に示すように、封止時にはみ出した封止部材３が流れて入出力電極用のフリップチップ実装用パッド１１６に到達して、ショート不良となる虞が大きくなっている。
そこで、本発明は、小型軽量化が進んでも、セラミックパッケージの入出力電極用パッドとＧＮＤ電位であるフタ体との間のショート不良発生率を大きく低減することができるセラミックパッケージ、及びその製造方法を提供することを目的とするものである。更に、本発明の他の目的は、小型軽量化が進んでも、セラミックパッケージ部の入出力電極用パッドとＧＮＤ電位であるフタ体との間のショート不良発生率を大きく低減することができるセラミックパッケージ集合基板、及びその製造方法を提供することである。
１つ又は複数のセラミック層からなり、その表面に電子部品及びフタ体を固着することができるセラミックパッケージにおいて、
該セラミックパッケージは、第２のセラミック層および環状をした第１のセラミック層を備え、前記第１のセラミック層の内壁と前記第２のセラミック層の上面とで形成されるキャビティを有し、
前記第１のセラミック層の端部には、前記電子部品の入出力電極とＧＮＤ電極のうちの少なくとも１つと接続されるパッド、及び封止部材を介して前記フタ体を接合するための封止用電極が設けられ、前記端部の表面は前記封止部材の流れを阻止するための段差側壁を境界として、前記パッドを配設した内側部と、前記封止用電極を配設した外側部とに分けられ、前記内側部は前記外側部に対して前記内側部が突き出していることを特徴とするセラミックパッケージである。
第１の発明によれば、以下の効果が得られる。セラミックパッケージのセラミック層上に設けられた封止用電極を上に向けて治具にセラミックパッケージを固定し、フタ体の開口面、即ち封止部材が封止用電極と対向するようにフタ体を載置し、フタ体を所定の荷重で封止用電極に押接させた場合、フタ体を封止用電極に押接させた状態で、リフロー炉に通して窒素雰囲気中で加熱すると、融解した封止部材は、フタ体に加えられている荷重によってセラミックパッケージの封止用電極とフタ部材の開口面の間からはみ出してパッドの方向に流れる。しかし、パッドは封止用電極に対して凸設されているので、段差側壁で封止部材の流れを阻止できる。冷却後には封止部材がパッドまで到達することなく凝固する。
逆に、フタ体の開口面に具備された封止部材を上に向けて治具にフタ体を固定し、セラミックパッケージのセラミック層上に設けられた封止用電極が封止部材と対向するようにセラミックパッケージを載置し、セラミックパッケージを所定の荷重で封止部材３に押接させた場合、セラミックパッケージを封止部材に押接させた状態で、リフロー炉に通して窒素雰囲気中で加熱すると、融解した封止部材は、セラミックパッケージに加えられている荷重によってセラミックパッケージの封止用電極とフタ部材の開口面の間からはみ出してパッドの方向に流れる。しかし、パッドは封止用電極に対して高い位置となっているので、段差側壁で封止部材の流れを阻止できる。冷却後には封止部材がパッドまで到達することなく凝固する。
従って、いずれの場合でもセラミックパッケージの入出力電極用のパッドとＧＮＤ電位であるフタ体との間のショート不良発生率を大きく低減することができる。
電子部品の入出力電極及び／若しくはＧＮＤ電極とボンディングワイヤを介して接続されるワイヤボンディング用パッド、又は電子部品の入出力電極及び／若しくはＧＮＤ電極とフリップチップ実装されるフリップチップ実装用パッド等を備えたセラミックパッケージに第１の発明を実施することができる。
第２の発明によれば、以下の効果が得られる。セラミックパッケージ集合基板は連接部で第１の発明に係るセラミックパッケージとなるべきセラミックパッケージ部を２次元的に連接したものである。従って、前述した第１の発明の効果を享受することができる。
又、後の工程において、セラミックパッケージ集合基板をブレーク溝に沿って分断すると、複数のセラミックパッケージが取れることとなるが、分断する前の状態でセラミックパッケージ集合基板に電子部品やフタ体を実装し、その後に分断すれば、個々のセラミックパッケージに前記電子部品やフタ体を実装するよりも実装工程を効率化させることができる。従って、ユーザでの実装工程の効率化という見地のみからすれば、第１の発明のセラミックパッケージよりも第２のセラミックパッケージ集合基板のほうが優位性があると言える。
第３及び第４の発明によれば、外側部と内側部のうちの突き出させるべき部分に対応する凹部を有し、前記凹部の底面は略平面状をなす段差形成用マスクを、１つ又は複数のグリーンシートを位置決めしてなる未プレス体上に位置決め固定し、静水圧プレスをするという簡単な方法により、容易に所望の形状をセラミックパッケージ及びセラミックパッケージ部の表面に設けることができる。
従来技術で第１の発明の形状をしたセラミックパッケージを作製しようとすれば、研削による機械加工に頼るしかなかったが、セラミックは硬く研削には時間がかかるため工数アップとなり、又、欠けやヒビが発生してしまうため歩留まり・信頼性の低下の原因となる。又、従来技術で第２の発明の形状をしたセラミックパッケージ集合基板を作製しようとすれば、研削による機械加工に頼るしかなかったが、上述したような工数アップ、欠け、ヒビの問題の他、セラミックパッケージ集合基板がブレーク溝に沿って割れる可能性があり、さらに歩留まり・信頼性の低下の原因となる。第３及び第４の発明の製造方法では研削は不要であるため、研削加工に比較して工数削減、欠け・ヒビ・割れ不良の改善等の効果を得ることが可能となる。
本発明の上述の目的，その他の目的，特徴，および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。
(実施例１)
図１は第１の発明に係る実施例１のセラミックパッケージを具備したアンテナ共用器の断面図である。アンテナ共用器は、図１に示す如く４つのセラミック層１１、１２、１３、１４を積層したセラミックパッケージ１と、弾性表面波フィルタ素子８と、ボンディングワイヤ９と、金属製フタ体２とを備えている。
セラミックパッケージ１は、第１のセラミック層１１の内壁１０９及び第２のセラミック層１２の上面１２１とで形成されるキャビティ１２０を有している。弾性表面波フィルタ素子８は導電性接着剤７により第２のセラミック層１２の上面１２１に設けられたＧＮＤ電極１１５に接着固定されている。弾性表面波フィルタ素子８の複数の入出力電極（図示せず）及び複数のＧＮＤ電極（図示せず）は、ボンディングワイヤ９を介して第１のセラミック層１１の上面１０８に配設された複数のワイヤボンディング用パッド１０１と接続している。
セラミック層１３、１４の表面にはインダクタ、コンデンサ等の内部電極１１１が形成されており、導電材料が充填されたＶｉａホール１１２を介して、前記ワイヤボンディング用パッド１０１と接続している。内部電極１１１のうちのいくつかはセラミック層の周縁にまで延伸し、セラミックパッケージ１の側面１１０に形成された側面電極１１４と繋がっており、更に、セラミックパッケージ１の底面に設けられた底面電極１１３と接続している。前記底面電極１１３はアンテナ共用器をマザー基板に半田等により取り付けるためのものである。尚、封止用電極１０２はＧＮＤ用の内部電極、側面電極、及び底面電極と接続している。又、セラミックパッケージ１における電極、ワイヤボンディング用パッド１０１、及びＶｉａホール１１２に使用される導電材料としては銀を用いた。
封止部材３の動きを説明するために、図２（ａ）〜（ｃ）に、第１のセラミック層１１の上面１０８及びフタ体２の開口面２１の近傍の切欠部分拡大図を示す。
まず、弾性表面波フィルタ素子８を接着固定後にワイヤボンディングをしたセラミックパッケージ１と、フタ体２を用意する。図２（ａ）に示すように、第１のセラミック層１１の上面１０８は段差を有しており、段差側壁１０３を境界として外側部１０８ａと内側部１０８ｂに分けられる。外側部１０８ａ、内側部１０８ｂはともにその表面は略平面状をしており、その幅はいずれも０．３ｍｍである。又、内側部１０８ｂは外側部１０８ａに対して０．０６ｍｍ突き出しており、外側部１０８ａには封止用電極１０２が、内側部１０８ｂにはワイヤボンディング用パッド１０１が設けられている。封止用電極１０２及びワイヤボンディング用パッド１０１にはその表面側から金メッキ膜、ニッケルメッキ膜が形成されている。又、フタ体２の開口面２１には、銀−スズからなる封止部材３が予め具備されている。
次に、同図（ｂ）に示すように、セラミックパッケージ１の第１のセラミック層１１上に設けられた封止用電極１０２を上に向けて治具等（図示せず）にセラミックパッケージ１を固定し、フタ体２の開口面２１、即ち封止部材３が封止用電極１０２と対向するようにフタ体２を載置し、フタ体２を所定の荷重で封止用電極１０２に押接させる。
フタ体２を封止用電極１０２に押接させた状態で、リフロー炉に通して窒素雰囲気中で加熱・冷却すると、開口面２１と封止用電極１０２が封止部材３により融着固定されて封止が完了する。同図（ｃ）に封止後の状態を示す。封止部材３はリフロー炉で加熱されることにより融解するが、フタ体２に加えられている荷重によってセラミックパッケージ１の封止用電極１０２とフタ部材２の開口面２１の間からはみ出してワイヤボンディング用パッド１０１の方向に流れたとしても、ワイヤボンディング用パッド１０１は封止用電極１０２に対して凸設されているので、段差側壁１０３で封止部材３の流れを阻止できる。冷却後には封止部材３がワイヤボンディング用パッド１０１まで到達することなく凝固する。従って、セラミックパッケージの入出力電極用のワイヤボンディング用パッドとＧＮＤ電位であるフタ体との間のショート不良発生率を大きく低減することができる。
尚、本実施例では突き出し量を０．０６ｍｍとしたが、封止部材３の体積と外側部１０８ａの幅を考慮して、融解した封止部材が段差側壁をのり越えない程度に突き出し量を設定すれば良い。
(参考例２)
図３は参考例２のセラミックパッケージを具備したアンテナ共用器の断面図である。アンテナ共用器は、図３に示す如く３つのセラミック層１１、１２、１３を積層したセラミックパッケージ１と、弾性表面波フィルタ素子８と、金属製フタ体２とを備えている。尚、実施例１と同じ部品・部分には実施例１と同じ参照符号を付すこととする。
実施例１との主な相異点は、弾性表面波フィルタ素子８とセラミックパッケージ１との電気的接続を、ワイヤボンディングではなく、フリップチップ実装により行っていることと、セラミックパッケージ１がキャビティを有していないことである。弾性表面波フィルタ素子８は、その底面に設けられた複数の入出力電極（図示せず）及び複数のＧＮＤ電極（図示せず）上に金バンプ８１が予め備えられ、第１のセラミック層１１上のフリップチップ実装用パッド１１６にフリップチップ実装されている。
セラミック層１２、１３の表面にはインダクタ、コンデンサ等の内部電極１１１が形成されており、導電材料が充填されたＶｉａホール１１２を介して、前記フリップチップ実装用パッド１１６と接続している。内部電極１１１のうちのいくつかはセラミック層の周縁にまで延伸し、セラミックパッケージ１の側面１１０に形成された側面電極１１４と繋がっており、更に、セラミックパッケージ１の底面に設けられた底面電極１１３と接続している。前記底面電極１１３はアンテナ共用器をマザー基板に半田等により取り付けるためのものである。尚、封止用電極１０２はＧＮＤ用の内部電極、側面電極、及び底面電極と接続している。又、セラミックパッケージ１における電極、フリップチップ実装用パッド１１６、及びＶｉａホール１１２に使用される導電材料としては銀を用いた。
封止部材３の動きを説明するために、図４（ａ）〜（ｃ）に、第１のセラミック層１１の上面１０８及びフタ体２の開口面２１の近傍の切欠部分拡大図を示す。
まず、弾性表面波フィルタ素子８をフリップチップ実装したセラミックパッケージ１と、フタ体２を用意する。図４（ａ）に示すように、第１のセラミック層１１の上面１０８は段差を有しており、段差側壁１０３を境界として外側部１０８ａと内側部１０８ｂに分けられる。外側部１０８ａ、内側部１０８ｂはともにその表面は略平面状をしており、外側部１０８ａの幅は０．３ｍｍである。段差側壁１０３とフリップチップ実装用パッド１１６との距離は０．３ｍｍである。又、内側部１０８ｂは外側部１０８ａに対して０．０６ｍｍ突き出しており、外側部１０８ａには封止用電極１０２が、内側部１０８ｂにはフリップチップ実装用パッド１１６が設けられている。封止用電極１０２及びフリップチップ実装用パッド１１６にはその表面側から金メッキ膜、ニッケルメッキ膜が形成されている。又、フタ体２の開口面２１には、銀−スズからなる封止部材３が予め具備されている。
次に、同図（ｂ）に示すように、セラミックパッケージ１の第１のセラミック層１１上に設けられた封止用電極１０２を上に向けて治具等（図示せず）にセラミックパッケージ１を固定し、フタ体２の開口面２１、即ち封止部材３が封止用電極１０２と対向するようにフタ体２を載置し、フタ体２を所定の荷重で封止用電極１０２に押接させる。
フタ体２を封止用電極１０２に押接させた状態で、リフロー炉に通して窒素雰囲気中で加熱・冷却すると、開口面２１と封止用電極１０２が封止部材３により融着固定されて封止が完了する。同図（ｃ）に封止後の状態を示す。封止部材３はリフロー炉で加熱されることにより融解するが、フタ体２に加えられている荷重によってセラミックパッケージ１の封止用電極１０２とフタ部材２の開口面２１の間からはみ出してフリップチップ実装用パッド１１６の方向に流れたとしても、フリップチップ実装用パッド１１６は封止用電極１０２に対して凸設されているので、段差側壁１０３で封止部材３の流れを阻止できる。冷却後には封止部材３がフリップチップ実装用パッド１１６まで到達することなく凝固する。従って、セラミックパッケージの入出力電極用のフリップチップ実装用パッドとＧＮＤ電位であるフタ体との間のショート不良発生率を大きく低減することができる。
(参考例３)
参考例３のセラミックパッケージについて説明する。実施例１、参考例２のセラミックパッケージ１では、封止用電極１０２に対して、ワイヤボンディング用パッド１０１及びフリップチップ実装用パッド１１６が凸設されていた。参考例３のセラミックパッケージ１では、逆に封止用電極１０２に対して、フリップチップ実装用パッド１１６が凹設されており、それ以外は参考例２と同様である。
以下に、封止工程を説明するために、図５（ａ）〜（ｃ）に、第１のセラミック層１１の上面１０８及びフタ体２の開口面２１の近傍の切欠部分拡大図を示す。
まず、弾性表面波フィルタ素子８をフリップチップ実装したセラミックパッケージ１と、フタ体２を用意する。図５（ａ）に示すように、第１のセラミック層１１の上面１０８は段差を有しており、段差側壁１０３を境界として外側部１０８ａと内側部１０８ｂに分けられる。外側部１０８ａ、内側部１０８ｂはともにその表面は略平面状をしており、外側部１０８ａの幅は０．３ｍｍである。段差側壁１０３とフリップチップ実装用パッド１１６との距離は０．３ｍｍである。又、外側部１０８ａは内側部１０８ｂに対して０．０６ｍｍ突き出しており、外側部１０８ａには封止用電極１０２が、内側部１０８ｂにはフリップチップ実装用パッド１１６が設けられている。封止用電極１０２及びフリップチップ実装用パッド１１６にはその表面側から金メッキ膜、ニッケルメッキ膜が形成されている。又、フタ体２の開口面２１には、銀−スズからなる封止部材３が予め具備されている。
次に、同図（ｂ）に示すように、フタ体２の開口面２１に具備された封止部材３を上に向けて治具等（図示せず）にフタ体２を固定し、セラミックパッケージ１の第１のセラミック層１１上に設けられた封止用電極１０２が封止部材３と対向するようにセラミックパッケージ１を載置し、セラミックパッケージ１を所定の荷重で封止部材３に押接させる。
セラミックパッケージ１を封止部材３に押接させた状態で、リフロー炉に通して窒素雰囲気中で加熱・冷却すると、封止用電極１０２と開口面２１が封止部材３により融着固定されて封止が完了する。同図（ｃ）に封止後の状態を示す。封止部材３はリフロー炉で加熱されることにより融解するが、セラミックパッケージ１に加えられている荷重によってセラミックパッケージ１の封止用電極１０２とフタ部材２の開口面２１の間からはみ出してフリップチップ実装用パッド１１６の方向に流れたとしても、フリップチップ実装用パッド１１６は封止用電極１０２に対して高い位置となっているので、段差側壁１０３で封止部材３の流れを阻止できる。冷却後には封止部材３がフリップチップ実装用パッド１１６まで到達することなく凝固する。従って、セラミックパッケージ１の入出力電極用のフリップチップ実装用パッドとＧＮＤ電位であるフタ体との間のショート不良発生率を大きく低減することができる。
尚、実施例１のようなワイヤボンディングで弾性表面波フィルタ素子８と接続するセラミックパッケージ１についても、本実施例と同様に第１のセラミック層１１の上面１０８の外側部１０８ａ（封止用電極１０２を配設）を内側部１０８ｂ（ワイヤボンディング用パッド１０１を配設）に対して突き出させる構造を有することにより、同様の効果をもたらすことは言うまでもない。
(参考例４)
実施例１、参考例２、３は個々のセラミックパッケージに関するものであったが、この参考例４は個々のセラミックパッケージが切り離されておらず、セラミックパッケージとなるべきセラミックパッケージ部が２次元的に連接されているセラミックパッケージ集合基板に関するものである。図６（ａ）に４個のセラミックパッケージ部１Ｂが連接しているセラミックパッケージ集合基板１Ａの上面図を、同図（ｂ）に前記セラミックパッケージ集合基板１Ａを線Ａ−Ａに沿って切断した断面図である。尚、説明を簡単にするため、セラミックパッケージ基材のみを図示し、電極等は省略している。
同図（ｃ）を見ると分かるように、セラミックパッケージ集合基板１Ａをブレーク溝１９０に沿って分断すれば、参考例２で示したセラミックパッケージが４つ取れることとなる。即ち、セラミックパッケージ集合基板１Ａは、個々のセラミックパッケージとなるべきセラミックパッケージ部１Ｂ同士が連接部１９１で連接しているものである。分断する前の状態でセラミックパッケージ集合基板１Ａに電子部品やフタ体を実装し、その後に分断することにより、個々のセラミックパッケージに前記電子部品やフタ体を実装するよりも実装工程を効率化させることができる。尚、セラミックパッケージ部１Ｂ上面の形状は参考例２と同じであるため、詳細な説明は省略する。
(参考例５)
以下にセラミックパッケージの製造方法についての参考例を説明する。通常は□５０ｍｍ〜□２００ｍｍサイズのグリーンシート当たり数十〜数百単位のセラミックパッケージが取れるように設計されているが、ここでは説明を簡単にするためグリーンシート当たり１つのセラミックパッケージのみが取れるように設計されているものとして説明する。
まず、所定の位置にキャビティ用貫通孔１２０ａ、Ｖｉａホール用貫通穴、側面電極用貫通穴等を穿孔したグリーンシートと、所定の位置にＶｉａホール用貫通穴、側面電極用貫通穴等を穿孔したグリーンシートとを所定の枚数用意する。次いで、スクリーン印刷法により導電性材料である銀ペーストを前記穿孔済みグリーンシートに塗布し、インダクタやコンデンサ等の内部電極及びその他の電極の形成、Ｖｉａホールへの銀ペーストの充填等を行う。これらの印刷済みグリーンシートを金属製積層治具５の上に順次位置決めしながら載置して、未プレス体１６を作製する。ここまでの工程は、周知の製造方法に基づくものであるので詳細な説明は省略する。
図７（ａ）から（ｅ）に上記の位置決め載置工程から第３の発明に係る一体化プレス工程を経て完成するまでの模式図を示す。同図（ａ）では、積層治具５上に４層のグリーンシートからなる未プレス体１６が位置決めピンにより位置決め固定されている。尚、同図（ａ）から（ｅ）には第３の発明に実質的に関係する要素のみを記載し、それ以外のもの（例えば内部電極、位置決め用のピン等）は説明を簡単にするため省略している。
次に、第３の発明に係る一体化プレス工程へと移る。ここで、最終的にセラミックパッケージ上面に段差を形成するための段差形成用マスク４を準備する。図８（ａ）は前記段差形成用マスク４の上面図、同図（ｂ）は前記段差形成用マスク４を線Ｂ−Ｂに沿って切断した断面図である。ステンレスからなる弾性を有する前記段差形成用マスク４には、キャビティ用貫通孔１２０ａの寸法と略同一の大きさをした開口部４１と、底面４４が略平面状の凹部４２と、積層治具５の位置決めピンを挿通するための位置決め孔４８が設けられている。凹部４２は焼成後にセラミックパッケージ上面の内側部となる部分を形成するためのものであるが、その作用については後で詳細に説明する。又、段差形成用マスク４の全厚は０．２ｍｍ、凹部４２の深さは０．０７ｍｍとなっている。この段差形成用マスク４はエッチング等により容易に作製することができる。
図７（ｂ）に示すように、積層治具５の位置決めピンに段差形成用マスク４の位置決め孔４８（図示せず）を通すことにより、未プレス体１６の所定の位置に段差形成用マスク４を位置決めして固定する。次いで未プレス体１６、段差形成用マスク４、及び積層治具５を覆うようにシリコンゴム等の弾性部材（真空パックの破裂防止用、図示せず）を用いて挟み込み、更に真空パック用袋（図示せず）に入れて真空パックし、真空パック体を得る。前記真空パック体を所定の温水中に浸漬し、未プレス体１６を温水により加熱して軟化させる。次に、温水中で所定のプレス圧、時間で静水圧プレスを行う。同図（ｃ）で示した矢印のように静水圧が段差形成用マスク４、積層治具５、および弾性部材を介して未プレス体に均一に加わり、個々のグリーンシートは圧縮されて一体化し、セラミック積層体１７が形成される。
同図（ｄ）に、冷却後、真空パックを開封し、取り出したセラミック積層体１７を示す。段差形成用マスク４が当接していた未プレス体１６上面は、軟化した状態で加圧されたため、一体化プレス後のセラミック積層体１７上面の形状は図を見れば分かるように段差形成用マスク４に沿った形状となっている。
即ち、図８（ｂ）で示す段差形成用マスク４の面４３、４４、４５により、それぞれ図７（ｄ）で示すセラミック積層体１７上面の外側部１０８ｃ、内側部１０８ｄ、段差側壁１０３ａが形成されており、内側部１０８ｄが外側部１０８ｃに対して突き出している。
以降の工程は周知の製造方法に基づくものであるので詳細な説明は省略するが、このセラミック積層体１７をカッター刃切断機又はダイサーで所定の切断位置（点線）で切断し、焼成、メッキを施して同図（ｅ）に示すセラミックパッケージ１が完成する。同図（ｅ）を見れば分かるように、セラミックパッケージ１の上面には同図（ｄ）の外側部１０８ｃ、内側部１０８ｄ、段差側壁１０３ａにそれぞれ対応する外側部１０８ａ、内側部１０８ｂ、段差側壁１０３が形成されている。
(参考例６)
以下にセラミックパッケージの製造方法についての別の参考例を説明する。参考例６のセラミックパッケージ１は３つのセラミック層からなり、キャビティを有さない平板タイプであるが、それ以外は参考例５と同じ構成である。又、参考例５と同じ部品・部分には参考例５と同じ参照符号を付すこととする。
グリーンシートへの穿孔からグリーンシート位置決め載置までは、所定の位置にＶｉａホール用貫通穴、側面電極用貫通穴等を穿孔したグリーンシートのみを所定の枚数用意することを除いては参考例５と同じ手順であるので、説明は省略する。
図９（ａ）から（ｅ）に位置決め載置工程から第３の発明に係る一体化プレス工程を経て完成するまでの模式図を示す。同図（ａ）では、積層治具５上に３層のグリーンシートからなる未プレス体１６が位置決めピンにより位置決め固定されている。尚、同図（ａ）から（ｅ）には第３の発明に実質的に関係する要素のみを記載し、それ以外のもの（例えば内部電極、位置決め用のピン等）は説明を簡単にするため省略している。
次に、第３の発明に係る一体化プレス工程へと移る。ここで、最終的にセラミックパッケージ上面に段差を形成するための段差形成用マスク４を準備する。図１０（ａ）は前記段差形成用マスク４の上面図、同図（ｂ）は前記段差形成用マスク４を線Ｃ−Ｃに沿って切断した断面図である。ステンレスからなる弾性を有する前記段差形成用マスク４には、底面４４が略平面状の凹部４２と、積層治具５の位置決めピンを挿通するための位置決め孔４８が設けられている。凹部４２は焼成後にセラミックパッケージ上面の内側部となる部分を形成するためのものであるが、その作用については後で詳細に説明する。又、段差形成用マスク４の全厚は０．２ｍｍ、凹部４２の深さは０．０７ｍｍとなっている。
図９（ｂ）に示すように、積層治具５の位置決めピンに段差形成用マスク４の位置決め孔４８（図示せず）を通すことにより、未プレス体１６の所定の位置に段差形成用マスク４を位置決めして固定する。次いで未プレス体１６、段差形成用マスク４、及び積層治具５を覆うようにシリコンゴム等の弾性部材（真空パックの破裂防止用、図示せず）を用いて挟み込み、更に真空パック用袋（図示せず）に入れて真空パックし、真空パック体を得る。真空パック体を所定の温水中に浸漬し、未プレス体１６を温水により加熱して軟化させる。次に、温水中で所定のプレス圧、時間で静水圧プレスを行う。同図（ｃ）で示した矢印のように静水圧が段差形成用マスク４、積層治具５、および弾性部材を介して未プレス体に均一に加わり、個々のグリーンシートは圧縮されて一体化し、セラミック積層体１７が形成される。
同図（ｄ）に、冷却後、真空パックを開封し、取り出したセラミック積層体１７を示す。段差形成用マスク４が当接していた未プレス体１６上面は、軟化した状態で加圧されたため、一体化プレス後のセラミック積層体１７上面の形状は図を見れば分かるように段差形成用マスク４に沿った形状となっている。
即ち、図１０（ｂ）で示す段差形成用マスク４の面４３、４４、４５により、それぞれ図９（ｄ）で示すセラミック積層体１７上面の外側部１０８ｃ、内側部１０８ｄ、段差側壁１０３ａが形成されており、内側部１０８ｄが外側部１０８ｃに対して突き出している。
以降の工程は周知の製造方法に基づくものであるので詳細な説明は省略するが、このセラミック積層体１７をカッター刃切断機又はダイサーで所定の切断位置（点線）で切断し、焼成、メッキを施して同図（ｅ）に示すセラミックパッケージ１が完成する。同図（ｅ）を見れば分かるように、セラミックパッケージ１の上面には同図（ｄ）の外側部１０８ｃ、内側部１０８ｄ、段差側壁１０３ａにそれぞれ対応する外側部１０８ａ、内側部１０８ｂ、段差側壁１０３が形成されている。
又、参考例５、６においては、内側部が外側部に対して突き出したセラミックパッケージ用の段差形成マスクの例を説明したが、断面形状が図１１（ａ）及び（ｂ）のような段差形成用マスク４を用いれば、外側部が内側部に対して突き出したセラミックパッケージを製造することができる。
(参考例７)
以下にセラミックパッケージ集合基板の製造方法について、参考例４で説明したような、４つのセラミックパッケージ部が２次元的に連接されているセラミックパッケージ集合基板を例にあげて説明する。
グリーンシートへの穿孔からグリーンシート位置決め載置までは、所定の位置にセラミックパッケージ４つ分のＶｉａホール用貫通穴、側面電極用貫通穴等を穿孔したグリーンシートのみを所定の枚数用意することを除いては参考例５と同じ手順であるので、説明は省略する。
図１２（ａ）から（ｅ）に位置決め載置工程から第４の発明に係る一体化プレス工程を経て完成するまでの模式図を示す。同図（ａ）では、積層治具５上に３層のグリーンシートからなる未プレス体１６が位置決めピンにより位置決め固定されている。尚、同図（ａ）から（ｅ）には第４の発明に実質的に関係する要素のみを記載し、それ以外のもの（例えば内部電極、位置決め用のピン等）は説明を簡単にするため省略している。
次に、第４の発明に係る一体化プレス工程へと移る。ここで、最終的にセラミックパッケージ上面に段差を形成するための段差形成用マスク４を準備する。図１３（ａ）は前記段差形成用マスク４の上面図、同図（ｂ）は前記段差形成用マスク４を線Ｄ−Ｄに沿って切断した断面図である。ステンレスからなる弾性を有する前記段差形成用マスク４には、底面４４が略平面状の４つの凹部４２と、積層治具５の位置決めピンを挿通するための位置決め孔４８が設けられている。凹部４２は焼成後にセラミックパッケージ部上面の内側部となる部分を形成するためのものである。又、段差形成用マスク４の全厚は０．２ｍｍ、凹部４２の深さは０．０７ｍｍとなっている。
図１２（ｂ）に示すように、積層治具５の位置決めピンに段差形成用マスク４の位置決め孔４８（図示せず）を通すことにより、未プレス体１６の所定の位置に段差形成用マスク４を位置決めして固定する。次いで未プレス体１６、段差形成用マスク４、及び積層治具５を覆うようにシリコンゴム等の弾性部材（真空パックの破裂防止用、図示せず）を用いて挟み込み、更に真空パック用袋（図示せず）に入れて真空パックし、真空パック体を得る。真空パック体を所定の温水中に浸漬し、未プレス体１６を温水により加熱して軟化させる。次に、温水中で所定のプレス圧、時間で静水圧プレスを行う。同図（ｃ）で示した矢印のように静水圧が段差形成用マスク４、積層治具５、および弾性部材を介して未プレス体に均一に加わり、個々のグリーンシートは圧縮されて一体化し、セラミック積層体１７が形成される。
同図（ｄ）に、冷却後、真空パックを開封し、取り出したセラミック積層体１７を示す。段差形成用マスク４が当接していた未プレス体１６上面は、軟化した状態で加圧されたため、一体化プレス後のセラミック積層体１７上面の形状は図を見れば分かるように段差形成用マスク４に沿った形状となっている。
即ち、図１３（ｂ）で示す段差形成用マスク４の面４３、４４、４５により、それぞれ図１２（ｄ）で示すセラミック積層体１７の各セラミック部１Ｂ上面の外側部１０８ｃ、内側部１０８ｄ、段差側壁１０３ａが形成されており、内側部１０８ｄが外側部１０８ｃに対して突き出している。
以降の工程は周知の製造方法に基づくものであるので詳細な説明は省略するが、このセラミック積層体１７にカッター刃切断機又はダイサーで所定の位置（点線）にブレーク溝１９０を形成し、焼成、メッキを施して同図（ｅ）に示すセラミックパッケージ集合基板１Ａが完成する。同図（ｅ）を見れば分かるように、各セラミックパッケージ部１Ｂの上面には同図（ｄ）の外側部１０８ｃ、内側部１０８ｄ、段差側壁１０３ａにそれぞれ対応する外側部１０８ａ、内側部１０８ｂ、段差側壁１０３が形成されている。
本発明の実施形態を実施例により具体的に説明したが、本発明はこの実施例に限定されるものではない。例えば、内側部にはワイヤボンディング用パッドとフリップチップ実装用パッドのうちのいずれかを設けたものを実施例として説明したが、それに限定されず、ワイヤボンディング用パッドとフリップチップ実装用パッドの両方を設けたものにも本発明を適用できるのは言うまでもない。又、電子部品も弾性表面波フィルタ素子に限定されず、例えば水晶振動子等でも同様の効果がある。
更に、フタ体がシールドの機能を必要としないものである時はフタ体をＧＮＤと接続する必要がないため、セラミックパッケージの外側部に封止用電極を設ける必要がなく、封止部材として接着剤等を用いてフタ体をセラミックパッケージ基材に直接接着することにより封止を行うこともできる。即ち、セラミックパッケージの外側部に封止用電極のような導電材料からなる電極を設けない構造をとることもできる。仮に接着剤が流れてワイヤボンディング部にまで達していると、携帯電話等の最終製品内の温度変化により接着剤が膨張・収縮してボンディングワイヤに応力がかかり、ボンディングワイヤが破断したり、ワイヤボンディング用パッドから剥離する虞があるが、本発明に係る段差を設けることにより破断・剥離をなくすことができる。
本発明に係るセラミックパッケージを具備したアンテナ共用器の断面図である。 本発明に係る第１の実施例のセラミックパッケージへのフタ体の封止を説明する切欠部分拡大図である。 本発明に係るセラミックパッケージを具備した他のアンテナ共用器の断面図である。 本発明に係る第２の実施例のセラミックパッケージへのフタ体の封止を説明する切欠部分拡大図である。 本発明に係る第３の実施例のセラミックパッケージへのフタ体の封止を説明する切欠部分拡大図である。 本発明に係るセラミックパッケージ集合基板の上面図、断面図、及び分断により形成されたセラミックパッケージの断面図である。 本発明に係るセラミックパッケージの製造方法の実施例を説明する工程図である。 本発明に係る段差形成用マスクの上面図及び断面図である。 本発明に係るセラミックパッケージの製造方法の別の実施例を説明する工程図である。 本発明に係る他の段差形成用マスクの上面図及び断面図である。 本発明に係るさらに他の段差形成用マスクの断面図である。 本発明に係るセラミックパッケージ集合基板の製造方法の実施例を説明する工程図である。 本発明に係るさらに他の段差形成用マスクの上面図及び断面図である。 従来例１のセラミックパッケージを具備したアンテナ共用器の断面図である。 従来例２のセラミックパッケージを具備したアンテナ共用器の断面図である。 従来例１のセラミックパッケージへのフタ体の封止を説明する切欠部分拡大図である。 従来例２のセラミックパッケージへのフタ体の封止を説明する切欠部分拡大図である。
符号の説明
１…セラミックパッケージ
１Ａ…セラミックパッケージ集合基板
１Ｂ…セラミックパッケージ部
２…フタ体
３…封止部材
４…段差形成用マスク
２１…開口面
１０１…ワイヤボンディング用パッド
１０２…封止用電極
１０３…段差側壁
１０８ａ…外側部
１０８ｂ…内側部
１１６…フリップチップ実装用パッド

Claims (1)

  1. １つ又は複数のセラミック層からなり、その表面に電子部品及びフタ体を固着することができるセラミックパッケージにおいて、
    該セラミックパッケージは、第２のセラミック層および環状をした第１のセラミック層を備え、前記第１のセラミック層の内壁と前記第２のセラミック層の上面とで形成されるキャビティを有し、
    前記第１のセラミック層の端部には、前記電子部品の入出力電極とＧＮＤ電極のうちの少なくとも１つと接続されるパッド、及び封止部材を介して前記フタ体を接合するための封止用電極が設けられ、前記端部の表面は前記封止部材の流れを阻止するための段差側壁を境界として、前記パッドを配設した内側部と、前記封止用電極を配設した外側部とに分けられ、前記内側部は前記外側部に対して前記内側部が突き出していることを特徴とするセラミックパッケージ。
JP2004234590A 2004-08-11 2004-08-11 セラミックパッケージ Expired - Fee Related JP4511278B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004234590A JP4511278B2 (ja) 2004-08-11 2004-08-11 セラミックパッケージ
CN200510081999A CN100581053C (zh) 2004-08-11 2005-07-15 陶瓷封装件、集合基板及其制造方法
US11/198,135 US7432590B2 (en) 2004-08-11 2005-08-08 Ceramic package, assembled substrate, and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004234590A JP4511278B2 (ja) 2004-08-11 2004-08-11 セラミックパッケージ

Publications (2)

Publication Number Publication Date
JP2006054304A JP2006054304A (ja) 2006-02-23
JP4511278B2 true JP4511278B2 (ja) 2010-07-28

Family

ID=35799226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004234590A Expired - Fee Related JP4511278B2 (ja) 2004-08-11 2004-08-11 セラミックパッケージ

Country Status (3)

Country Link
US (1) US7432590B2 (ja)
JP (1) JP4511278B2 (ja)
CN (1) CN100581053C (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100992582B1 (ko) * 2009-02-04 2010-11-05 삼성전기주식회사 웨이퍼 레벨 패키지 및 이의 제조 방법
JP5231382B2 (ja) * 2009-11-27 2013-07-10 新光電気工業株式会社 半導体装置
JP5567445B2 (ja) * 2010-10-08 2014-08-06 スタンレー電気株式会社 セラミック多層配線基板の製造方法
JP6129645B2 (ja) * 2013-05-29 2017-05-17 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
WO2016067969A1 (ja) * 2014-10-31 2016-05-06 株式会社村田製作所 アンテナモジュール及び回路モジュール
KR101686745B1 (ko) * 2015-08-07 2016-12-15 재단법인 다차원 스마트 아이티 융합시스템 연구단 파워 앰프 모듈 패키지 및 그 패키징 방법
CN107703189A (zh) * 2017-10-14 2018-02-16 郑州炜盛电子科技有限公司 Mems气敏元件及模组的陶瓷封装
CN111599802B (zh) * 2020-05-13 2021-12-24 中国电子科技集团公司第十三研究所 陶瓷封装外壳及封装外壳安装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58155841U (ja) * 1982-04-12 1983-10-18 株式会社日立製作所 Ｉｃパツケ−ジ
JPS5917271A (ja) * 1982-07-20 1984-01-28 Nec Corp セラミツクパツケ−ジ半導体装置
JPH042040U (ja) * 1990-04-20 1992-01-09
JPH05291421A (ja) * 1992-04-06 1993-11-05 Nec Corp 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60115247A (ja) * 1983-11-28 1985-06-21 Fujitsu Ltd 半導体装置
JPS62179748A (ja) * 1986-02-04 1987-08-06 Nec Corp 半導体装置用パツケ−ジ
US4926240A (en) * 1989-03-28 1990-05-15 Motorola, Inc. Semiconductor package having recessed die cavity walls
JP2598129B2 (ja) * 1989-05-18 1997-04-09 三菱電機株式会社 半導体装置
US5168344A (en) * 1990-08-15 1992-12-01 W. R. Grace & Co. Conn. Ceramic electronic package design
JPH1065034A (ja) * 1996-08-21 1998-03-06 Ngk Spark Plug Co Ltd 電子部品用配線基板及び電子部品パッケージ
JPH10335964A (ja) 1997-05-29 1998-12-18 Kyocera Corp 弾性表面波装置
US5969461A (en) * 1998-04-08 1999-10-19 Cts Corporation Surface acoustic wave device package and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58155841U (ja) * 1982-04-12 1983-10-18 株式会社日立製作所 Ｉｃパツケ−ジ
JPS5917271A (ja) * 1982-07-20 1984-01-28 Nec Corp セラミツクパツケ−ジ半導体装置
JPH042040U (ja) * 1990-04-20 1992-01-09
JPH05291421A (ja) * 1992-04-06 1993-11-05 Nec Corp 半導体装置

Also Published As

Publication number Publication date
US7432590B2 (en) 2008-10-07
JP2006054304A (ja) 2006-02-23
CN100581053C (zh) 2010-01-13
CN1734935A (zh) 2006-02-15
US20060033200A1 (en) 2006-02-16

Similar Documents

Publication Publication Date Title
JP6671441B2 (ja) 電子部品収納用パッケージ、多数個取り配線基板、電子装置および電子モジュール
JP6337142B2 (ja) 電子部品収納用パッケージ、多数個取り配線基板および電子部品収納用パッケージの製造方法
JP5278149B2 (ja) 回路基板及び回路モジュール
US7432590B2 (en) Ceramic package, assembled substrate, and manufacturing method therefor
JP2011147054A (ja) 電子装置、および、電子装置の製造方法
US8499443B2 (en) Method of manufacturing a piezoelectric vibrator
US10991671B2 (en) Multi-piece wiring substrate, electronic component housing package, and electronic device
JP2007043340A (ja) 表面実装型圧電デバイス及びその製造方法
JP5070973B2 (ja) 蓋体集合体および当該蓋体集合体を用いた圧電振動デバイスおよび圧電振動デバイスの製造方法
JP2005072050A (ja) 電子デバイス基板、電子デバイス及びその製造方法
JP5944224B2 (ja) 電子部品素子収納用パッケージ及びその製造方法
JP4612567B2 (ja) セラミックパッケージの製造方法
JP5252992B2 (ja) 水晶発振器用パッケージおよび水晶発振器
JP6290666B2 (ja) 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法
JP2008289055A (ja) シート基板とシート基板を用いた圧電振動デバイスの製造方法
CN111052352A (zh) 多连片式布线基板、电子部件收纳用封装件、电子装置以及电子模块
JP6321477B2 (ja) 電子部品収納用パッケージ、パッケージ集合体および電子部品収納用パッケージの製造方法
JP7049141B2 (ja) 電子部品用パッケージとその製造方法
JP4511335B2 (ja) 多数個取り配線基板および電子装置
JP5407903B2 (ja) 電子装置、および、電子装置の製造方法
JP4345971B2 (ja) セラミックパッケージの製造方法
JP4331957B2 (ja) 圧電振動子収納用パッケージ
JP4777616B2 (ja) 電子部品用パッケージの製造方法
JP2002057236A (ja) セラミックパッケージ及びその製造方法
JP4910953B2 (ja) 電子部品パッケージ構造

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051227

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100406

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100506

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees