JPS5917271A - セラミツクパツケ−ジ半導体装置 - Google Patents

セラミツクパツケ−ジ半導体装置

Info

Publication number
JPS5917271A
JPS5917271A JP12615582A JP12615582A JPS5917271A JP S5917271 A JPS5917271 A JP S5917271A JP 12615582 A JP12615582 A JP 12615582A JP 12615582 A JP12615582 A JP 12615582A JP S5917271 A JPS5917271 A JP S5917271A
Authority
JP
Japan
Prior art keywords
semiconductor device
container body
ceramic
lid
inclined face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12615582A
Other languages
English (en)
Inventor
Yasushi Sueishi
末石　泰
Shigeru Santo
山藤　滋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP12615582A priority Critical patent/JPS5917271A/ja
Publication of JPS5917271A publication Critical patent/JPS5917271A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はセラミック製の容器本体の凹所に半導体素子を
装着し、蓋をかぶせてろう利ヲ用いて封着したセラミッ
クパッケージ半導体装置に関する。
、このような従来のセラミックパッケージ半導体装置は
、第１図に示すような構造と力っている。
第１図において、セラミックの容器本体１の凹所に半導
体素子５が装着され、上部にセラミックの蓋２をかぶせ
、ろう材３によシ、蓋２と容器本体１との間は気密に封
着されている。ところが、従来の平板の蓋２をかぶせた
容器本体１の側壁上面は平坦になっているので、たまた
ま多い目のろう月３の１部は外側にはみ出してリード４
の上に垂れ落ちたシ、内部にはみ出したものは、ボンデ
ィング線６のボンディング用メタライズ層７の上に垂れ
下シ、蓋２とボンディング線６とを短絡させたり、中に
は半導体素子のボンディング線６の接着部にはね落ちて
、ボンディング線の短絡奮起すことなどの欠点があった
。また、はんだ付は時においてのはんだの盛上シやリー
ド加工の寸法精度が望めないという欠点もあった。
本発明の目的は、蓋を容器本体にろう利ヲ用いて封着す
る際の、上記のようなろう制の流出が効果的に防止され
るセラミックパッケージ半導体装置を提供するにある。
本発明のセラミックパッケージ半導体装置は、セラミッ
クの容器本体の凹所に半導体素子金装着し、蓋をかぶせ
てろう材によシ封着ｌ−てなシ、かつ、前記容器本体の
封着部は傾斜面または段差のある形状に形成されている
。
つぎに本発明を実施例によシ説明する。
第２図は本発明の一実施例の断面図でおる。図−におい
て、第１図に示す従来例と違うところは、容器本体１の
側壁上面の蓋２との封着部は、外方に向いた傾斜面８と
なっていることである。そして、この傾斜面８にはメタ
ライズ９が施されている。このように封着部が傾斜面と
なっていることにより、封着用の多い目のろう材３はこ
の傾斜面８のメタライズ層９に吸着されると共に、蓋２
との大きな隙間に保留されて、外部に流出することはな
い。
第３図は本発明の他の実施例の断面図である。
図において、第２図に示す傾斜面８の代わシに。
段差１０が封着部に形成され、かつ、この封着面はメタ
ライズ層９が設けられている。したがって、第２図の例
と同様に、多い目のろう材３はメタライズ層９に吸着さ
れると共に段差１０の大きな隙間に保留されて外部に流
出することが防止され、よって、蓋とボンディング線と
の間の短絡、ま几は素子のボンディング線接着部での短
絡事故の発生もなくなる。
【図面の簡単な説明】
第１図は従来のセラミックパッケージ牛導体装置の断面
図、第２図は本発明の一実施例の断面図、第３図は本発
明の他の実施例の断面図でおる。 １・・・・・・容器本体、２・・・・・・蓋、３・・・
・・・ろう材、４・・・・・・リード、５・・・・・・
半導体素子、６・・・・・・ボンディング線、７・・・
・・・ボンディング用メタライズ層、８・・・・・・傾
斜面、９・・・・・・封着部メタライズ層、１ｏ・・・
・・・段差部。

Claims (1)

    【特許請求の範囲】
  1. セラミックの容器本体の凹所に半導体素子を装着し、蓋
    をかぶせてろう材によシ封着した゛セラミックパッケー
    ジ半導体装置において、前記容器本体の封着部は傾斜面
    または段差のある形状に形成されていることを特徴とす
    るセラミックパッケージ半導体装置。
JP12615582A 1982-07-20 1982-07-20 セラミツクパツケ−ジ半導体装置 Pending JPS5917271A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12615582A JPS5917271A (ja) 1982-07-20 1982-07-20 セラミツクパツケ−ジ半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12615582A JPS5917271A (ja) 1982-07-20 1982-07-20 セラミツクパツケ−ジ半導体装置

Publications (1)

Publication Number Publication Date
JPS5917271A true JPS5917271A (ja) 1984-01-28

Family

ID=14928031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12615582A Pending JPS5917271A (ja) 1982-07-20 1982-07-20 セラミツクパツケ−ジ半導体装置

Country Status (1)

Country Link
JP (1) JPS5917271A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0247049U (ja) * 1988-09-27 1990-03-30
EP0739541A4 (en) * 1994-01-14 1999-04-28 Olin Corp COMPONENT OF CHAMFREE ELECTRONIC MODULE
FR2785449A1 (fr) * 1998-10-29 2000-05-05 Commissariat Energie Atomique Systeme d'assemblage de substrats a zones d'accrochage pourvues de cavites
JP2006054304A (ja) * 2004-08-11 2006-02-23 Sanyo Electric Co Ltd セラミックパッケージ、集合基板及びその製造方法
JP2006108162A (ja) * 2004-09-30 2006-04-20 Sumitomo Osaka Cement Co Ltd 気密封止方法及び該方法を用いた気密封止体、並びに該方法に用いる加熱装置
JP2007001606A (ja) * 2005-06-23 2007-01-11 Rinnai Corp 容器
JP5915644B2 (ja) * 2011-03-18 2016-05-11 株式会社大真空 電子部品パッケージ、電子部品、及び電子部品パッケージの製造方法
CN108520866A (zh) * 2018-04-27 2018-09-11 宁波江丰电子材料股份有限公司 焊接结构及半导体零件
JP2022025834A (ja) * 2020-07-30 2022-02-10 日本特殊陶業株式会社 半導体パッケージ、および、半導体パッケージの製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0247049U (ja) * 1988-09-27 1990-03-30
EP0739541A4 (en) * 1994-01-14 1999-04-28 Olin Corp COMPONENT OF CHAMFREE ELECTRONIC MODULE
FR2785449A1 (fr) * 1998-10-29 2000-05-05 Commissariat Energie Atomique Systeme d'assemblage de substrats a zones d'accrochage pourvues de cavites
WO2000026958A1 (fr) * 1998-10-29 2000-05-11 Commissariat A L'energie Atomique Systeme d'assemblage de substrats a zones d'accrochage pourvues de cavites
JP2006054304A (ja) * 2004-08-11 2006-02-23 Sanyo Electric Co Ltd セラミックパッケージ、集合基板及びその製造方法
JP4511278B2 (ja) * 2004-08-11 2010-07-28 三洋電機株式会社 セラミックパッケージ
JP2006108162A (ja) * 2004-09-30 2006-04-20 Sumitomo Osaka Cement Co Ltd 気密封止方法及び該方法を用いた気密封止体、並びに該方法に用いる加熱装置
JP2007001606A (ja) * 2005-06-23 2007-01-11 Rinnai Corp 容器
JP4727317B2 (ja) * 2005-06-23 2011-07-20 リンナイ株式会社 容器
JP5915644B2 (ja) * 2011-03-18 2016-05-11 株式会社大真空 電子部品パッケージ、電子部品、及び電子部品パッケージの製造方法
CN108520866A (zh) * 2018-04-27 2018-09-11 宁波江丰电子材料股份有限公司 焊接结构及半导体零件
JP2022025834A (ja) * 2020-07-30 2022-02-10 日本特殊陶業株式会社 半導体パッケージ、および、半導体パッケージの製造方法

Similar Documents

Publication Publication Date Title
US4626960A (en) Semiconductor device having soldered bond between base and cap thereof
US4839716A (en) Semiconductor packaging
US7012315B1 (en) Frame scale package using contact lines through the elements
JPS5917271A (ja) セラミツクパツケ−ジ半導体装置
US3337678A (en) Sealed microminiature electronic package
JP2857648B2 (ja) 電子部品の製造方法
GB2111746B (en) Semiconductor package
JPS63293964A (ja) 樹脂封止型半導体装置
KR100220492B1 (ko) 클립 리드 패키지
JPS5833859A (ja) 半導体装置用パツケ−ジ
JPH06140523A (ja) 半導体素子収納用パッケージ
JPH0460348B2 (ja)
JP2000180283A (ja) 半導体圧力センサ
JPH05114662A (ja) 電子部品用気密封止容器およびその封止方法
JPS607496Y2 (ja) 半導体装置
JPS6042617B2 (ja) 半導体装置
JPS59224147A (ja) 半導体装置
JPH03266453A (ja) 半導体装置
KR100345162B1 (ko) 볼 그리드 어레이 패키지
JPH04239160A (ja) 樹脂封止型電子部品の製造方法
JPH09289260A (ja) 半導体装置
JPH03120849A (ja) 半導体装置
JPH0732224B2 (ja) 半導体装置
JPH0240940A (ja) 混成集積回路パッケージ
JPS57112054A (en) Semiconductor device