KR100345162B1 - 볼 그리드 어레이 패키지 - Google Patents

볼 그리드 어레이 패키지 Download PDF

Info

Publication number
KR100345162B1
KR100345162B1 KR1020000045483A KR20000045483A KR100345162B1 KR 100345162 B1 KR100345162 B1 KR 100345162B1 KR 1020000045483 A KR1020000045483 A KR 1020000045483A KR 20000045483 A KR20000045483 A KR 20000045483A KR 100345162 B1 KR100345162 B1 KR 100345162B1
Authority
KR
South Korea
Prior art keywords
lead frame
heat sink
grid array
groove
ball grid
Prior art date
Application number
KR1020000045483A
Other languages
English (en)
Other versions
KR20020012056A (ko
Inventor
류기태
Original Assignee
주식회사 칩팩코리아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 칩팩코리아 filed Critical 주식회사 칩팩코리아
Priority to KR1020000045483A priority Critical patent/KR100345162B1/ko
Publication of KR20020012056A publication Critical patent/KR20020012056A/ko
Application granted granted Critical
Publication of KR100345162B1 publication Critical patent/KR100345162B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 볼 그리드 어레이 패키지를 개시한다. 개시된 본 발명은, 표면에 안치홈이 형성된 방열판에 리드 프레임이 접착된다. 리드 프레임은 방열판과 동일 크기로 갖고, 방열판의 안치홈 크기와 동일 크기를 갖는 개구부를 갖는다. 개구부의 측벽에는 계단홈이 형성된다. 반도체 칩이 리드 프레임의 개구부를 통해 진입되어 방열판의 안치홈 저면에 접착된다. 반도체 칩의 본드 패드와 상기 리드 프레임의 계단홈 수평면이 금속 와이어에 의해 전기적으로 연결된다. 상기 리드 프레임과 방열판의 내부 공간이 봉지제로 매립되어, 봉지제 표면이 리드 프레임의 양측 표면과 동일 평면을 이룬다.

Description

볼 그리드 어레이 패키지{BALL GRID ARRAY PACKAGE}
본 발명은 볼 그리드 어레이 패키지에 관한 것으로서, 보다 구체적으로는 외부 접속 단자로서 복수개의 솔더 볼을 갖는 볼 그리드 어레이 패키지에 관한 것이다.
웨이퍼에 각종 공정에 의해 복수개의 반도체 칩이 구성되면, 스크라이브 라인을 따라 웨이퍼를 절단하여 개개의 반도체 칩으로 분리하게 된다. 분리된 개개의 반도체 칩에 대해서 보드 실장을 위한 패키징 공정이 실시된다. 패키징 공정중 최종적으로 실시되는 단계는 보드에 전기적으로 접속되는 외부 접속 단자를 형성하는 것인데, 현재에는 주로 외부 접속 단자로서 솔더 볼이 이용되고 있고, 이러한 솔더 볼을 갖는 패키지를 볼 그리드 어레이 패키지라 한다.
도 1에 종래의 볼 그리드 어레이 패키지가 단면도로 도시되어 있다. 도시된 바와 같이, 리드 프레임(2) 표면에 반도체 칩(1)이 접착제(6)를 매개로 접착되어 있다. 반도체 칩(1)의 표면에 배치된 본드 패드가 금속 와이어(3)를 매개로 리드 프레임(2)의 양측 표면과 전기적으로 연결되어 있다. 한편, 리드 프레임(2)의 양측 밑면에는 돌출부(2a)가 형성되어 있는데, 이 돌출부(2a)는 리드 프레임(2)의 밑면을 절반 정도 부분 식각하는 것에 의해 형성된다. 돌출부(2a)의 밑면만이 노출되도록, 전체 결과물이 봉지제(4)로 봉지되어 있다. 노출된 돌출부(2a)의 밑면, 즉 볼 랜드에 솔더 볼(5)이 마운트되어 있다.
그러나, 종래의 볼 그리드 어레이 패키지는 부분 식각된 리드 프레임의 돌출부 주위 부분이 강도적인 측면에서 매우 취약하여, 리드 프레임을 취급하다가 취약한 부분이 파손되는 경우가 많았다.
또한, 봉지제로 봉지하기 위한 트랜스퍼 몰딩 공정시, 볼 랜드에도 봉지제가스며들어 볼 랜드를 막게 되는 문제가 있다. 볼 랜드 영역이 줄어들게 되면, 솔더 볼의 접촉 면적이 감소되므로, 이에 의해 솔더 볼의 접합 강도가 매우 취약해지게 된다. 그러므로, 볼 랜드로 스며든 봉지제 부분, 즉 몰드 플래시를 제거하기 위한 화학적 제거 공정과 고압수를 분사하는 공정이 반드시 수반되어야 하는 문제가 유발된다.
특히, 부분 식각되는 리드 프레임의 재질은 주로 구리인데, 이 구리 재질의 리드 프레임의 두께는 0.2㎜ 이상이 되어야만 부분 식각이 가능하다는 제한이 있다. 따라서, 상기된 리드 프레임으로는 선폭 설계가 제한되어, 0.75㎜ 이하의 미세 피치 구현이 불가능하다는 크나큰 단점이 있다.
따라서, 본 발명은 종래의 볼 그리드 어레이 패키지가 안고 있는 제반 문제점을 해소하기 위해 안출된 것으로서, 리드 프레임을 부분 식각하지 않으면서 원래의 두께로 유지되도록 함과 아울러 볼 랜드도 용이하게 형성할 수 있는 볼 그리드 어레이 패키지를 제공하는데 목적이 있다.
도 1은 종래 기술에 따른 볼 그리드 어레이 패키지를 나타낸 단면도.
도 2 내지 도 6은 본 발명의 실시예 1에 따른 볼 그리드 어레이 패키지를 제조 공정 순서대로 나타낸 단면도.
도 7은 본 발명의 실시예 2에 따른 볼 그리드 어레이 패키지를 나타낸 단면도.
- 도면의 주요 부분에 대한 부호의 설명 -
10 ; 반도체 칩 20 ; 방열판
21 ; 안치홈 30 ; 리드 프레임
31 ; 개구부 32 ; 계단홈
33 ; 수평면 50 ; 금속 와이어
60 ; 봉지제 70 ; 솔더 볼
상기와 같은 목적을 달성하기 위해, 본 발명에 따른 볼 그리드 어레이 패키지는 다음과 같은 구성으로 이루어진다.
표면에 안치홈이 형성된 방열판에 리드 프레임이 접착된다. 리드 프레임은 방열판과 동일 크기로 갖고, 방열판의 안치홈 크기와 동일 크기를 갖는 개구부를 갖는다. 개구부의 측벽에는 계단홈이 형성된다. 반도체 칩이 리드 프레임의 개구부를 통해 진입되어 방열판의 안치홈 저면에 접착된다. 반도체 칩의 본드 패드와 상기 리드 프레임의 계단홈 수평면이 금속 와이어에 의해 전기적으로 연결된다. 상기 리드 프레임과 방열판의 내부 공간이 봉지제로 매립되어, 봉지제 표면이 리드 프레임의 양측 표면과 동일 평면을 이룬다.
상기된 구조 대신에, 리드 프레임의 양측 표면에 돌출부가 형성되고, 이 돌출부 내부 공간 전체가 봉지제로 매립된다. 노출된 돌출부 표면에 솔더 볼이 마운트된다.
상기된 본 발명의 구성에 의하면, 리드 프레임과 반도체 칩이 강체인 방열판에 접착되어 지지를 받게 되므로써, 리드 프레임 식각으로 인한 두께 감소로 야기되는 제반 문제점이 근원적으로 해소되고, 몰드 플래시 발생도 방지된다.
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 설명한다.
[실시예 1]
도 2 내지 도 6은 본 발명의 실시예 1에 따른 볼 그리드 어레이 패키지를 제조 공정 순서대로 나타낸 단면도이다.
먼저, 도 2에 도시된 방열판(20)과 리드 프레임(30)을 준비한다. 방열판(20)의 표면에는 안치홈(21)이 형성된다. 방열판(20)과 동일 크기인 리드 프레임(30)이 방열판(20) 표면에 접착된다. 리드 프레임(30)에는 방열판(20)의 안치홈(21) 크기와 동일한 크기를 갖는 개구부(31)가 형성되어서, 안치홈(21)의 저면이 개구부(31)를 통해 위로 노출된다. 또한, 개구부(31)의 측벽에는 계단홈(32)이 형성되어서, 계단홈(32)은 수평면(33)을 갖게 된다.
이어서, 도 3과 같이, 반도체 칩(10)을 개구부(31)를 통해 진입시켜서 안치홈(21)의 저면에 접착제(40)를 매개로 접착시킨다. 이때, 반도체 칩(10)의 본드 패드를 표면에 배치된 상태이다. 그런 다음, 도 4에 도시된 바와 같이, 반도체 칩(10)의 본드 패드와 계단홈(32)의 수평면(33)을 금속 와이어(50)로 전기적으로 연결시킨다.
이어서, 도 5에 도시된 바와 같이, 전체 결과물을 하부 다이(80)상에 지지시키고, 리드 프레임(30)의 양측 표면에 상부 다이(81)를 위치시켜서, 리드 프레임(30)과 방열판(20)의 내부 공간을 상부 다이(81)로 차폐한다. 이러한 상태에서, 차폐된 내부 공간내로 봉지제(60)를 플로우시켜, 상기 내부 공간을 봉지제(60)로 몰딩한다. 이때, 리드 프레임(30)의 양측 표면은 상부 다이(81)에 밀착되어 있으므로, 봉지제가 리드 프레임(30)의 양측 표면으로 스며들어가서 몰드 플래시를 형성하는 사태는 방지된다.
이러한 트랜스퍼 몰딩 공정을 거치면, 도 6과 같이, 봉지제(60)의 표면과 리드 프레임(30)의 양측 표면이 동일 평면을 이루게 된다. 마지막으로, 도시되지는 않았지만 보드에 실장되는 부분, 즉 외부 접속 단자로서의 기능을 하는 리드 프레임(30)의 양측 표면에 접합 강도 강화를 위한 솔더 재질의 금속막을 도금한다.
[실시예 2]
도 7은 본 발명의 실시예 2에 따른 볼 그리드 어레이 패키지를 나타낸 단면도이다. 도시된 바와 같이, 리드 프레임(30)의 양측 표면이 절반 정도의 두께가 부분 식각되어 돌출부(31)가 형성된다. 한편, 봉지제(60)는 돌출부(31)의 표면과 동일 평면을 이루어서, 돌출부(31)의 표면이 외부로 노출된다. 노출된 돌출부(31) 표면에 외부 접속 단자인 솔더 볼(70)이 마운트된다.
이러한 도 7의 구조에서, 비록 리드 프레임(30)이 부분 식각되어 강도 약화가 우려되지만, 리드 프레임은 강체인 방열판(20)으로 지지를 받게 되므로, 강도적인 측면에서는 종래 기술와 같은 구조로 야기되는 여러 가지 문제점을 발생되지 않는다.
이상에서 설명한 바와 같이 본 발명에 의하면, 리드 프레임과 반도체 칩이 강체인 방열판으로 지지를 받게 되므로써, 리드 프레임의 식각으로 인한 강도 약화 문제가 근본적으로 해소된다. 따라서, 강도 약화에 의해 야기되는 제반 문제점들도 완벽하게 해소된다.
또한, 외부 접속 단자 부분이 트랜스퍼 몰딩 공정에서 완벽하게 차단되므로, 외부 접속 단자에 몰드 플래시가 형성될 소지가 없어지게 된다.
부가적으로, 고열이 발생되는 반도체 칩과 리드 프레임이 방열판에 접촉되어 있으므로, 상기 고열이 보다 신속하게 외부로 발산되는 잇점도 있다.
이상에서는 본 발명에 의한 볼 그리드 어레이 패키지를 실시하기 위한 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (3)

  1. 표면에 안치홈이 형성된 방열판;
    상기 방열판과 동일 크기로 방열판의 표면에 접착되고, 상기 방열판의 안치홈 크기와 동일 크기를 갖는 개구부를 가지며, 상기 개구부의 측벽에는 계단홈이 형성된 리드 프레임;
    상기 리드 프레임의 개구부를 통해 진입되어 상기 방열판의 안치홈 저면에 접착된 반도체 칩;
    상기 반도체 칩의 본드 패드와 상기 리드 프레임의 계단홈 수평면을 전기적으로 연결시키는 금속 와이어; 및
    상기 리드 프레임과 방열판의 내부 공간을 매립하여, 상기 리드 프레임의 양측 표면과 동일 평면을 이루는 봉지제를 포함하는 것을 특징으로 하는 볼 그리드 어레이 패키지.
  2. 제 1 항에 있어서, 상기 리드 프레임의 양측 표면에 금속막이 도금된 것을 특징으로 하는 볼 그리드 어레이 패키지.
  3. 제 1 항에 있어서, 상기 리드 프레임의 양측 표면이 부분 식각되어 돌출부가 형성되고, 상기 돌출부의 표면에 솔더 볼이 마운트된 것을 특징으로 하는 볼 그리드 어레이 패키지.
KR1020000045483A 2000-08-05 2000-08-05 볼 그리드 어레이 패키지 KR100345162B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000045483A KR100345162B1 (ko) 2000-08-05 2000-08-05 볼 그리드 어레이 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000045483A KR100345162B1 (ko) 2000-08-05 2000-08-05 볼 그리드 어레이 패키지

Publications (2)

Publication Number Publication Date
KR20020012056A KR20020012056A (ko) 2002-02-15
KR100345162B1 true KR100345162B1 (ko) 2002-07-24

Family

ID=19681923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000045483A KR100345162B1 (ko) 2000-08-05 2000-08-05 볼 그리드 어레이 패키지

Country Status (1)

Country Link
KR (1) KR100345162B1 (ko)

Also Published As

Publication number Publication date
KR20020012056A (ko) 2002-02-15

Similar Documents

Publication Publication Date Title
US5942794A (en) Plastic encapsulated semiconductor device and method of manufacturing the same
KR100333388B1 (ko) 칩 사이즈 스택 패키지 및 그의 제조 방법
US7790504B2 (en) Integrated circuit package system
JP2006318996A (ja) リードフレームおよび樹脂封止型半導体装置
US20090206459A1 (en) Quad flat non-leaded package structure
KR100345164B1 (ko) 스택 패키지
KR100345162B1 (ko) 볼 그리드 어레이 패키지
KR20020012053A (ko) 볼 그리드 어레이 패키지
KR100345167B1 (ko) 반도체 패키지의 기판 제조 방법
KR100345163B1 (ko) 볼 그리드 어레이 패키지
KR100370480B1 (ko) 반도체 패키지용 리드 프레임
JP2522182B2 (ja) 半導体装置
KR20020012055A (ko) 볼 그리드 어레이 패키지
KR100370479B1 (ko) 반도체 패키지의 리드 프레임
KR19990086280A (ko) 반도체 패키지
KR100649443B1 (ko) 노출된 와이어를 갖는 반도체 칩 패키지와 그 반도체 칩패키지가 기판에 부착된 구조
KR100476667B1 (ko) 리드프레임및이를이용한반도체칩패키지
KR200292411Y1 (ko) 스몰 다이패드 패키지용 리드프레임
CN113851446A (zh) 内埋式封装结构
KR100451488B1 (ko) 반도체패키지및그제조방법
KR200337333Y1 (ko) 반도체 패키지 제조시의 히트 스프레드 유동방지구조
US20030037947A1 (en) Chip scale package with a small surface mounting area
KR100567045B1 (ko) 반도체 패키지
KR20060005717A (ko) 멀티 칩 패키지
KR20050008056A (ko) 티솝 스택 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130704

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140704

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150623

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160624

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170628

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20180627

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20190626

Year of fee payment: 18