KR200292411Y1 - 스몰 다이패드 패키지용 리드프레임 - Google Patents

스몰 다이패드 패키지용 리드프레임 Download PDF

Info

Publication number
KR200292411Y1
KR200292411Y1 KR2019970033239U KR19970033239U KR200292411Y1 KR 200292411 Y1 KR200292411 Y1 KR 200292411Y1 KR 2019970033239 U KR2019970033239 U KR 2019970033239U KR 19970033239 U KR19970033239 U KR 19970033239U KR 200292411 Y1 KR200292411 Y1 KR 200292411Y1
Authority
KR
South Korea
Prior art keywords
die pad
chip
package
gap
small
Prior art date
Application number
KR2019970033239U
Other languages
English (en)
Other versions
KR19990019842U (ko
Inventor
김대규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR2019970033239U priority Critical patent/KR200292411Y1/ko
Publication of KR19990019842U publication Critical patent/KR19990019842U/ko
Application granted granted Critical
Publication of KR200292411Y1 publication Critical patent/KR200292411Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 고안은 스몰 다이패드 패키지용 리드프레임의 다이패드 구조를 개선하여 다이패드와 칩 사이의 미세한 갭에 의해 발생하던 패키지의 에폭시 몰드 콤파운드의 미충전 현상을 없앨 수 있도록 한 것이다.
이를 위해, 본 고안은 반도체 칩(1)이 상면에 부착되는 다이패드(2)를 구비한 스몰 다이패드 패키지용 리드프레임에 있어서; 상기 다이패드(2)를 계단형으로 형성하여 상기 다이패드(2)의 상단면에 접착되는 칩(1)과 다이패드(2) 사이의 갭이, 칩 및 와이어의 봉지시 사용되는 에폭시 몰드 콤파운드(3)의 실리카 입도보다 큰 사이즈를 갖도록 한 스몰 다이패드 패키지용 리드프레임이 제공된다.

Description

스몰 다이패드 패키지용 리드프레임
본 고안은 스몰 다이패드 패키지용 리드프레임에 관한 것으로서, 더욱 상세하게는 스몰 다이패드 패키지용 리드프레임의 다이패드 구조를 개선하여 다이패드와 칩 사이에 존재하는 미세한 갭에 의해 몰딩 공정시 발생하던 에폭시 몰드 콤파운드의 미충전(未充塡) 현상을 방지할 수 있도록 한 것이다.
일반적으로, 도 1에 나타낸 종래의 반도체소자 패키징 공정은 다음과 같은 순서로 수행된다.
먼저, 웨이퍼에 집적회로를 형성하는 FAB공정(Fabrication Process)을 완료한 후, 웨이퍼 상에 만들어진 각 칩을 서로 분리시키는 다이싱(Dicing), 분리된 각 칩을 리드프레임(Lead Frame)의 접착제가 도포된 다이패드(2a)(paddle)에 안착시키는 칩 본딩(Chip Bonding), 칩(1) 위의 본딩 패드(Bonding pad)와 리드프레임의 인너리드(5)(Inner Lead)를 전기적으로 접속시키는 와이어 본딩(Wire Bonding)을 순차적으로 수행한다.
그 후, 칩(1) 및 본딩된 와이어(6)를 몰딩부재인 에폭시 몰드 콤파운드(3)로 봉지하여 보호하기 위한 몰딩(Molding)을 수행하게 된다.
또한, 몰딩 공정을 수행한 후에는 리드프레임의 타이 바(Tie Bar) 및 댐 바(Dam Bar)를 자르는 트리밍(Triming) 및, 아웃터리드(7)(Outer Lead)를 소정의 형상으로 성형하는 포밍(Forming)을 차례로 수행하게 된다.
트리밍 및 포밍후에는 최종적으로 솔더링(Soldering)을 실시하므로써 반도체 패키지를 얻을 수 있게 된다.
한편, 일반적으로 스몰 다이패드 패키지는 리드프레임의 다이패드(2a) 사이즈 보다 그 상면에 부착되는 칩(1) 사이즈가 더 큰 반도체 패키지 구조를 말한다.
즉, 스몰 다이패드 패키지의 다이패드(2a)는 칩(1) 사이즈에 무관하게 그 사이즈가 일정하게 정해진다.
그러나, 이와 같은 종래의 스몰 다이패드 패키지는 칩(1) 사이즈에 무관하게 다이패드(2a) 사이즈가 고정되어 있기 때문에 다이패드(2a) 사이즈 보다 칩(1) 사이즈가 더 클 경우, 칩(1)의 저면과 다이패드(2a)의 상면 사이에 미세한 갭이 존재하게 된다.
이에 따라, 와이어 본딩이 끝난 후, 에폭시 몰드 콤파운드(3)로 칩(1)과 와이어(6)를 실링하는 봉지(encapsulation)과정에서, 칩(1)과 다이패드(2a) 사이의 갭으로 몰드 콤파운드(3)가 충진되지 못하여 도 1에 나타낸 바와 같이 패키지 내부에 빈공간이 존재하게 되는 문제점이 있었다.
이는, 에폭시 몰드 콤파운드(3)의 구성성분인 실리카 입자의 직경 크기(20㎛)보다 갭이 작아 에폭시 몰드 콤파운드(3)가 갭으로 침투하지 못하기 때문이다.
이에 따라, 수분이 상기한 갭에 의해 형성된 패키지 내의 빈 공간(void)으로 쉽게 침투하므로써 패키지의 크랙을 유발시키게 되는 등 스몰 다이패드 패키지의 신뢰성을 저하시키게 되는 문제점이 있었다.
본 고안은 상기한 제반 문제점을 해결하기 위한 것으로서, 스몰 다이패드 패키지용 리드프레임의 다이패드 구조를 개선하여 다이패드와 칩 사이에 존재하는 미세한 갭으로 인해 몰딩 공정후 패키지 내부에 빈공간이 발생하던 문제를 해소하므로써, 빈공간으로의 수분흡수로 인한 패키지의 크랙을 방지하여 패키지의 신뢰성을 향상시킬 수 있도록 한 스몰 다이패드 패키지용 리드프레임을 제공하는데 그 목적이 있다.
도 1은 종래의 스몰 다이패드 패키지를 나타낸 종단면도
도 2는 도 1의 다이패드를 나타낸 정면도
도 3은 본 고안의 스몰 다이패드 패키지를 나타낸 종단면도
도 4는 도 3의 계단형 다이패드를 나타낸 정면도
도면의 주요부분에 대한 부호의 설명
1:칩 2:다이패드
3몰드 콤파운드
상기한 목적을 달성하기 위해, 본 고안은 반도체 칩이 상면에 부착되는 다이패드를 구비한 스몰 다이패드 패키지용 리드프레임에 있어서; 상기 다이패드를 계단형으로 형성하여 상기 다이패드의 상단면에 접착되는 칩과 다이패드 사이의 갭이, 봉지시 사용되는 에폭시 몰드 콤파운드의 실리카 입도보다 큰 사이즈를 갖게 됨을 특징으로 하는 스몰 다이패드 패키지용 리드프레임이 제공된다.
이하, 본 고안의 일실시예를 첨부도면 도 3 및 도 4를 참조하여 상세히 설명하면 다음과 같다.
도 3은 본 고안의 스몰 다이패드 패키지를 나타낸 종단면도이고, 도 4는 도 3의 계단형 다이패드를 나타낸 정면도로서, 본 고안은 중앙부에 몸체로부터 연장형성된 타이바(도시는 생략함)에 의해 지지되며, 칩(1)이 상면에 부착되는 다이패드(2)를 구비한 스몰 다이패드 패키지용 리드프레임의 다이패드(2)를 계단형으로 형성하여 상기 다이패드(2)의 상단면에 접착되는 칩(1)과 다이패드(2) 사이의 갭(gap)이, 칩의 봉지시 사용되는 에폭시 몰드 콤파운드(3)의 실리카(silica) 입도 이상이 될 수 있도록 한 것이다.
이 때, 상기 칩(1)과 다이패드(2) 사이의 갭(gap)은 50㎛이상이 되도록 한다.
이와 같이 구성된 본 고안의 작용은 다음과 같다.
반도체소자 패키지 과정은 종래 기술에서 서술한 바와 동일하므로 설명을 생략한다.
본 고안의 스몰 다이패드 패키지는 칩(1)과 다이패드(2) 사이에 개재되어 상기 칩(1)이 다이패드(2)에 접착되도록 하는 접착제인 에폭시(4) 도포면을 제외한 부분이 낮은면이 되도록 다이패드(2)가 도 4에 나타낸 바와 같이 계단형의 구조로 설계된다.
이에 따라, 도 3에 나타낸 바와 같이, 스몰 다이패드 패키지의 와이어 본딩 후, 칩(1)과 와이어(6)를 에폭시 몰드 콤파운드(3)를 이용하여 봉지하는 몰딩 공정시, 칩(1)과 다이패드(2) 사이의 갭이 충분히 큰 사이즈를 갖게 된다.
즉, 다이패드(2)의 상단면과 이를 제외한 나머지 면과의 단차 및, 상기 칩(1)과 다이패드(2) 사이에 개재되는 에폭시(4)의 두께 등에 의해, 상기 칩(1)과 다이패드(2) 사이의 갭이 에폭시 몰드 콤파운드(3)의 구성 성분인 실리카 입자의 입도보다 충분히 큰 크기를 가지게 되므로써, 몰딩시 칩(1)과 다이패드(2) 사이의 갭에도 에폭시 몰드 콤파운드(3)가 고르게 충진된다.
요컨데, 본 고안의 계단형 다이패드(2)를 이용할 경우에는, 패키지 후 빈 공간으로이 발생하지 않아, 종래와 같이 빈공간으로의 수분 침투로 인한 크랙 발생 등을 방지할 수 있게 된다.
이상에서와 같이, 본 고안은 스몰 다이패드 패키지용 리드프레임의 다이패드(2) 구조를 개선하여 종래에 다이패드(2)와 칩(1) 사이의 미세한 갭에 의해 발생하던 몰드 콤파운드(3)의 미충전 현상을 없앨 수 있도록 한 것이다.
즉, 본 고안은 다이패드(2)와 칩(1) 사이의 갭의 크기를 실리카의 입도 보다 크게해주어, 에폭시 몰드 콤파운드(3)가 갭 내부로 원활히 유입되어 봉지가 끝난 후, 패키지 내부에 빈공간이 발생하지 않도록 하므로써, 외부로부터의 수분 침투에 의해 발생하는 패키지의 크랙을 방지할 수 있게 되는 등 반도체 패키지의 신뢰성을 향상시킬 수 있게 되는 효과를 거두게 된다.

Claims (2)

  1. 반도체 칩이 상면에 부착되는 다이패드를 구비한 스몰 다이패드 패키지용 리드프레임에 있어서;
    상기 다이패드를 계단형으로 형성하여 상기 다이패드의 상단면에 접착되는 칩과 다이패드 사이의 갭이, 칩 및 와이어의 봉지시 사용되는 에폭시 몰드 콤파운드의 실리카 입도보다 큰 사이즈를 갖도록 한 것을 특징으로 하는 스몰 다이패드 패키지용 리드프레임.
  2. 제 1 항에 있어서,
    상기 칩과 다이패드 사이의 갭(gap)의 크기가 50㎛ 이상이 됨을 특징으로 하는 스몰 다이패드 패키지용 리드프레임.
KR2019970033239U 1997-11-21 1997-11-21 스몰 다이패드 패키지용 리드프레임 KR200292411Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019970033239U KR200292411Y1 (ko) 1997-11-21 1997-11-21 스몰 다이패드 패키지용 리드프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019970033239U KR200292411Y1 (ko) 1997-11-21 1997-11-21 스몰 다이패드 패키지용 리드프레임

Publications (2)

Publication Number Publication Date
KR19990019842U KR19990019842U (ko) 1999-06-15
KR200292411Y1 true KR200292411Y1 (ko) 2002-12-18

Family

ID=53898605

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019970033239U KR200292411Y1 (ko) 1997-11-21 1997-11-21 스몰 다이패드 패키지용 리드프레임

Country Status (1)

Country Link
KR (1) KR200292411Y1 (ko)

Also Published As

Publication number Publication date
KR19990019842U (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
US7102209B1 (en) Substrate for use in semiconductor manufacturing and method of making same
JP3504297B2 (ja) 開口部のあるダイ支持部材を有する半導体装置
US7504736B2 (en) Semiconductor packaging mold and method of manufacturing semiconductor package using the same
KR200292411Y1 (ko) 스몰 다이패드 패키지용 리드프레임
KR100564623B1 (ko) 크랙을 예방하는 반도체 패키지 및 그 제조방법
US20080038872A1 (en) Method of manufacturing semiconductor device
KR100455698B1 (ko) 칩 싸이즈 패키지 및 그 제조 방법
KR100373891B1 (ko) 반도체장치
KR100355797B1 (ko) 반도체패키지 및 그 제조 방법
KR20070078593A (ko) 면 배열형 리드프레임, 그를 이용한 반도체 패키지 및 그제조 방법
JPH02295140A (ja) 半導体装置の樹脂封止方法
KR200202059Y1 (ko) 브이·씨·에이패키지의칩본딩용접착제
KR200245728Y1 (ko) 반도체패키지용리드프레임
KR100970215B1 (ko) Ｆｂｇａ 패키지 제조용 금형
KR0152574B1 (ko) 단차 가공된 다이 패드 부분을 갖는 리드 프레임
KR100345163B1 (ko) 볼 그리드 어레이 패키지
KR100268922B1 (ko) 반도체패키지및그제조방법
KR100345162B1 (ko) 볼 그리드 어레이 패키지
JPH07105408B2 (ja) 樹脂封止型半導体装置の製造方法及び成型金型
KR0134812Y1 (ko) 반도체 몰드금형의 보이드방지용 게이트구조
KR100370480B1 (ko) 반도체 패키지용 리드 프레임
KR950007253Y1 (ko) 실리콘 라버카 코팅된 반도체 패키지
KR19980044619U (ko) 반도체 패키지
KR20000043994A (ko) 반도체 패키지 및 그 제조 방법
KR20060112303A (ko) 칩 크기 축소에 대응할 수 있는 반도체 패키지 조립방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050923

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee