KR100268922B1 - 반도체패키지및그제조방법 - Google Patents

반도체패키지및그제조방법 Download PDF

Info

Publication number
KR100268922B1
KR100268922B1 KR1019970067041A KR19970067041A KR100268922B1 KR 100268922 B1 KR100268922 B1 KR 100268922B1 KR 1019970067041 A KR1019970067041 A KR 1019970067041A KR 19970067041 A KR19970067041 A KR 19970067041A KR 100268922 B1 KR100268922 B1 KR 100268922B1
Authority
KR
South Korea
Prior art keywords
die pad
chip
lead
line
inner lead
Prior art date
Application number
KR1019970067041A
Other languages
English (en)
Other versions
KR19990048376A (ko
Inventor
이현일
김진섭
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970067041A priority Critical patent/KR100268922B1/ko
Publication of KR19990048376A publication Critical patent/KR19990048376A/ko
Application granted granted Critical
Publication of KR100268922B1 publication Critical patent/KR100268922B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 리드프레임의 다이패드 사이즈와 무관하게 인너리드 선단이 이루는 선으로부터 일정거리 이격된 임의의 선이 이루는 면적 이하의 사이즈를 갖는 칩은 전부 적용 가능하도록 한 것이다.
이를 위해, 본 발명은 복수개의 아웃터리드(1)와, 상기 아웃터리드(1)와 동일 평면상에서 연장형성된 인너리드(2)와, 상기 인너리드(2) 내측에 위치하며 상기 인너리드(2)에 비해 다운셋된 다이패드(3)와, 상기 다이패드(3) 상면에 본딩되며 인너리드(2)의 선단을 잇는 선으로부터 일정거리 이격된 가상의 선이 이루는 면적 범위 내의 사이즈를 갖는 칩(4)과, 상기 다이패드(3)에 칩(4)이 결합되도록 다이패드(3) 상면에 도포되는 접착제(5)와, 상기 칩(4)의 본딩패드(4a)들과 인너리드(2)들을 전기적으로 각각 연결하는 복수개의 전도성부재(6)와, 상기 아웃터리드(1)를 제외한 나머지 전체 구조를 봉지하는 몰드바디(7)가 구비됨을 특징으로 하는 반도체 패키지 및 그 제조방법이 제공된다.

Description

반도체 패키지 및 그 제조 방법{semiconductor package and method for fabricating the same}
본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 리드프레임의 다이패드(die pad) 사이즈와 무관하게 인너리드 선단이 이루는 선으로부터 일정거리 이격된 임의의 선이 이루는 면적 이하의 사이즈를 갖는 칩은 전부 적용 가능하도록 한 반도체 패키지를 제공하기 위한 것이다.
종래의 반도체 패키지는 도 1 내지 도 3에 나타낸 바와 같이, 리드프레임의 타이바 부분에 다운-셋(down-set)이 되어 있지 않으며, 리드프레임의 다이패드(3)를 칩(4)보다 작게 설계한다.
또한, 상기 다이패드(3)의 표면에 요홈(8)을 형성하여 칩 본딩시 상기 요홈(8)에 다이 접착제(5)를 도포하여 칩 본딩을 행하게 된다.
따라서, 종래에는 리드프레임의 다이패드(3)가 칩(4) 사이즈 보다 작으므로 인해, 와이어 본딩시 사용되는 치공구인 히터블록(9)을 특수하게 제작하여 사용하게 된다.
한편, 상기에서 칩(4) 사이즈 보다 리드프레임 다이패드(3)를 작게 하는 이유는 패키지 내부로의 수분침투 후, 열을 받을 경우 수분 팽창에 따른 패키지 크랙이 일어나기 때문에 이를 방지하기 위함이다.
즉, 수분은 리드프레임의 다이패드(3) 아래로 응집되는데, 도 3에 나타낸 바와 같이 칩(4) 사이즈보다 다이패드(3)가 큰 경우에는 수분 침투량도 많아지게 되며, 실장시 솔더 리플로우에 의해서 열을 받아 수분 팽창이 일어날 경우 크랙(crack) 및 계면분리(delamination) 현상을 일으키기가 더욱 쉬우므로 다이패드(3)의 사이즈를 칩(4)보다 작게 설계하여야 한다.
그러나, 상기한 종래의 반도체 패키지는 리드프레임의 다이패드(3) 보다 반드시 큰 칩(4)을 사용해야만 하므로 리드프레임의 범용성이 떨어지고, 리드프레임의 다이패드(3)의 두께가 인너리드(2) 등의 두께와 상이하므로 별도의 제작이 요구되며, 다이패드(3)의 표면에 요홈(8)을 형성해야 하므로 제작상에 어려움이 따르는 등 많은 문제점이 있었다.
본 발명은 상기한 제반 문제점을 해결하기 위한 것으로서, 리드프레임의 다이패드 사이즈와 무관하게 인너리드 선단이 이루는 선으로부터 일정거리 이격된 임의의 선이 이루는 면적 이하의 사이즈를 갖는 칩은 전부 적용 가능하도록 한 반도체 패키지 및 그 제조방법을 제공하는데 그 목적이 있다.
도 1은 종래의 반도체 패키지를 나타낸 종단면도
도 2는 도 1의 Ⅰ-Ⅰ선을 나타낸 요부 횡단면도
도 3은 도 1의 반도체 패키지 제조를 위한 와이어 본딩 공정을 보여주는 종단면도
도 4는 리드 프레임의 패드가 칩 사이즈보다 큰 경우에 발생하는 문제점을 설명하기 위한 일반적인 패키지 종단면도
도 5는 본 발명에 따른 반도체 패키지의 제1실시예를 나타낸 종단면도
도 6은 도 5의 Ⅱ-Ⅱ선을 나타낸 횡단면도
도 7은 본 발명에 따른 반도체 패키지의 제2실시예를 나타낸 종단면도
도 8은 도 7의 Ⅲ-Ⅲ선을 나타낸 횡단면도
도 9는 본 발명의 반도체 패키지의 제3실시예를 나타낸 종단면도
도 10은 도 9의 Ⅳ-Ⅳ선을 나타낸 종단면도
도 11은 도 10의 Ⅴ-Ⅴ선을 나타낸 횡단면도
도면의 주요부분에 대한 부호의 설명
1.아웃터리드 2:인너리드
3:다이패드 4:칩
5:접착제 6:전도성부재
7:몰드바디
상기한 목적을 달성하기 위해, 본 발명은 복수개의 아웃터리드와, 상기 아웃터리드와 동일 평면상에서 연장형성된 인너리드와, 상기 인너리드 내측에 위치하며 상기 인너리드에 비해 다운셋된 다이패드와, 상기 다이패드 상면에 본딩되며 인너리드의 선단을 잇는 선으로부터 일정거리 이격된 가상의 선이 이루는 면적 범위 내의 사이즈를 갖는 칩과, 상기 다이패드에 칩이 결합되도록 다이패드 상면에 도포되는 접착제와, 상기 칩의 본딩패드들과 인너리드들을 전기적으로 각각 연결하는 복수개의 전도성부재와, 상기 아웃터리드를 제외한 나머지 전체 구조를 봉지하는 몰드바디가 구비됨을 특징으로 하는 반도체 패키지가 제공된다.
상기한 목적을 달성하기 위한 본 발명의 다른 형태에 따르면, 본 발명은 리드프레임의 인너리드 선단을 잇는 선으로부터 내측으로 일정거리 이격된 가상의 선을 설정하는 단계와, 상기 다이패드 상면에 접착제를 도포하는 단계와, 가상의 선이 이루는 면적 이하의 크기를 갖는 칩을 상기 리드프레임의 다이패드 상면에 본딩하는 단계와, 상기 칩의 본딩패드와 리드프레임의 인너리드가 각각 전기적으로 연결되도록 전도성부재를 연결하는 단계와, 상기 아웃터리드를 제외한 나머지 전체 구조를 에폭시 몰딩 콤파운드를 이용하여 봉지하는 단계를 순차적으로 수행하여서 됨을 특징으로 하는 반도체 패키지 제조방법이 제공된다.
이하, 본 발명의 각 실시예들을 첨부도면 도 5 내지 도 11을 참조하여 상세히 설명하면 다음과 같다.
본 발명은 복수개의 아웃터리드(1)와, 상기 아웃터리드(1)와 동일 평면상에서 연장형성된 인너리드(2)와, 상기 인너리드(2) 내측에 위치하며 상기 인너리드(2)에 비해 다운셋된 다이패드(3)와, 상기 다이패드(3) 상면에 본딩되며 인너리드(2)의 선단을 잇는 선으로부터 일정거리 이격된 가상의 선이 이루는 면적 범위 내의 사이즈를 갖는 칩(4)과, 상기 다이패드(3)에 칩(4)이 결합되도록 하는 접착제(5)와, 상기 칩(4)의 본딩패드(4a)들과 인너리드(2)들을 전기적으로 각각 연결하는 복수개의 전도성부재(6)와, 상기 아웃터리드(1)를 제외한 나머지 전체 구조를 봉지하는 몰드바디(7)가 구비되어 구성된다.
이와 같이 구성된 본 발명의 반도체 패키지 제조를 위한 패키징 과정은 다음과 같이 수행된다.
먼저, 웨이퍼에 집적회로를 형성하는 FAB공정을 완료한 후, 웨이퍼 상에 만들어진 각 칩(4)을 서로 분리시키는 다이싱(Dicing)이 끝나면, 분리된 각 칩(4)을 리드 프레임(Lead Frame)의 다이패드(3)에 본딩시키게 된다.
이때, 칩(4)의 크기는 최대로 크게 만들더라도 인너리드(2)의 선단을 잇는 선으로부터 일정거리(예; 5 MIL) 이상 떨어진 선이 이루는 면적 이하의 사이즈를 갖고 있어야 한다.
즉, 칩(4)의 크기는 가변될 수 있기는 하나, 오직 인너리드(2)의 선단을 잇는 선으로부터 일정거리(예; 5 MIL) 이상 떨어진 선 내측에 위치하도록 칩(4) 사이즈가 작아지는 방향으로만 가변이 가능하다.
한편, 칩 본딩이 완료된 후에는 칩(4)에 형성된 외부접속단자인 본딩 패드(Bonding pad)와 리드 프레임의 인너리드(2)(Inner Lead portion)를 전기적으로 접속시키는 와이어 본딩(Wire Bonding)을 순차적으로 수행한 후, 상기 칩(4) 및 본딩된 전도성부재인 와이어를 에폭시 몰딩 콤파운드로 감싸 보호하기 위한 봉지(encapsulation)공정을 수행하게 된다.
또한, 봉지공정을 수행한 후에는 리드 프레임의 써포트 바(Support Bar) 및 댐 바(Dam Bar)를 자르는 트리밍(Trimming) 및, 아웃터리드(1)를 소정의 형상으로 성형하는 포밍(Forming)을 차례로 수행하게 된다.
트리밍 및 포밍 완료 후에는 최종적으로 솔더링(Soldering)을 실시하므로써 반도체소자 패키지 공정을 완료하게 된다.
도 5는 본 발명에 따른 반도체 패키지의 제1실시예를 나타낸 종단면도이고, 도 6은 도 5의 Ⅱ-Ⅱ선을 나타낸 횡단면도로서, 도 5 및 도 6에 나타낸 반도체 패키지는 본 발명에 따른 반도체 패키지의 제1실시예를 나타낸 것으로서, 칩(4)의 사이즈가 다이패드보다 작은 경우이다.
그리고, 도 7은 본 발명에 따른 반도체 패키지의 제2실시예를 나타낸 종단면도이고, 도 8은 도 7의 Ⅲ-Ⅲ선을 나타낸 횡단면도로서, 이 경우는 칩(4)의 사이즈가 다이패드(3) 보다 큰 경우로서, 칩(4)의 가로 및 세로 사이즈는 다이패드(3)의 가로 및 세로방향 양쪽에 대해 모두 다이패드(3)보다 큰 사이즈를 갖게 된다.
도 9는 본 발명의 반도체 패키지의 제3실시예를 나타낸 종단면도이고, 도 10은 도 9의 Ⅳ-Ⅳ선을 나타낸 종단면도이며, 도 11은 도 10의 Ⅴ-Ⅴ선을 나타낸 횡단면도로서, 이 경우의 반도체 패키지는 칩(4)의 사이즈가 가로 및 세로방향 중 어느 한방향에 대해서만 다이패드(3)보다 사이즈가 큰 경우이다.
상기한 세 가지 실시예의 반도체 패키지 모두 칩(4)의 사이즈가 인너리드(2)의 선단을 잇는 선으로부터 일정거리 이격된 선이 이루는 면적의 크기 이하인 구조이므로 패키징 작업이 가능하다.
따라서, 본 발명의 반도체 패키지는 리드프레임의 다이패드(3) 사이즈와 무관하게 인너리드(2) 선단이 이루는 선으로부터 일정거리 이격된 임의의 선이 이루는 면적 이하의 사이즈를 갖는 칩(4)은 전부 적용 가능하게 된다.
이상에서와 같이, 본 발명의 반도체 패키지는 리드프레임의 다이패드(3) 사이즈와 무관하게 인너리드(2) 선단이 이루는 선으로부터 일정거리 이격된 임의의 선이 이루는 면적 이하의 사이즈를 갖는 칩(4)은 전부 적용 가능하도록 하므로써, 리드프레임의 범용성을 향상시켜 리드프레임 제조 비용을 절감할 수 있게 된다.
또한, 리드프레임의 다이패드(3)의 두께를 인너리드(2) 등의 두께와 동일하게 할 수 있으므로 다이패드(3)를 별도의 제작하지 않아도 된다.
특히, 라지칩(4)일 경우, 리드프레임의 다이패드(3)보다 칩(4)이 더 크므로 수분흡수시 발생하는 크랙 및 계면분리 현상에 대한 저항력이 다이패드(3)가 칩(4)보다 더 큰 경우에 비해 훨씬 증가하게 된다.

Claims (2)

  1. 복수개의 아웃터리드와,
    상기 아웃터리드와 동일 평면상에 연장형성된 인너리드와,
    상기 인너리드 내측에 위치함 상기 인너리드에 비해 다운셋된 다이패드와,
    상기 다이패드 상면에 본딩되며 인너리드의 선단을 잇는 선으로부터 내측으로 일정거리 이격된 가상의 선이 이루는 면적 범위 내의 사이즈를 갖는 칩과,
    상기 다이패드에 칩이 결합되도록 다이패드 상면에 도포되는 접착제와,
    상기 칩의 본딩패드들과 인너리드들을 전기적으로 각각 연결하는 복수개의 전도성부재와,
    상기 아웃터리드를 제외한 나머지 전체 구조를 봉지하는 몰드바디가 구비됨을 특징으로 하는 반도체 패키지.
  2. 리드프레임의 인너리드 선단을 잇는 선으로부터 내측으로 일정거리 이격된가상의 선을 설정하는 단계와,
    상기 다이패드 상면에 접착제를 도포하는 단계와,
    가상의 선이 이루는 면적 이하의 크기를 갖는 칩을 상기 리드프레임의 다이패드 상면에 본딩하는 단계와,
    상기 칩의 본딩패드와 리드프레임의 인너리드가 각각 전기적으로 연결되도록 전도성부재를 연결하는 단계와,
    상기 아웃터리드를 제외한 나머지 전체 구조를 에폭시 몰딩 콤파운드를 이용하여 봉지하는 단계;를 순차적으로 수행하여서 됨을 특징으로 하는 반도체 패키지 제조방법.
KR1019970067041A 1997-12-09 1997-12-09 반도체패키지및그제조방법 KR100268922B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970067041A KR100268922B1 (ko) 1997-12-09 1997-12-09 반도체패키지및그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970067041A KR100268922B1 (ko) 1997-12-09 1997-12-09 반도체패키지및그제조방법

Publications (2)

Publication Number Publication Date
KR19990048376A KR19990048376A (ko) 1999-07-05
KR100268922B1 true KR100268922B1 (ko) 2000-10-16

Family

ID=19526804

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970067041A KR100268922B1 (ko) 1997-12-09 1997-12-09 반도체패키지및그제조방법

Country Status (1)

Country Link
KR (1) KR100268922B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211271A (ja) * 1992-01-30 1993-08-20 Nec Corp 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211271A (ja) * 1992-01-30 1993-08-20 Nec Corp 半導体装置

Also Published As

Publication number Publication date
KR19990048376A (ko) 1999-07-05

Similar Documents

Publication Publication Date Title
KR100214463B1 (ko) 클립형 리드프레임과 이를 사용한 패키지의 제조방법
US7102209B1 (en) Substrate for use in semiconductor manufacturing and method of making same
KR940007757Y1 (ko) 반도체 패키지
US8115299B2 (en) Semiconductor device, lead frame and method of manufacturing semiconductor device
US20090032977A1 (en) Semiconductor device
KR100268922B1 (ko) 반도체패키지및그제조방법
KR100220244B1 (ko) 솔더 범프를 이용한 스택 패키지
KR100304922B1 (ko) 리드프레임및이를이용한반도체패키지
KR100244254B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
KR100308899B1 (ko) 반도체패키지및그제조방법
KR100221918B1 (ko) 칩 스케일 패키지
KR100218291B1 (ko) 세라믹 패들을 이용한 반도체 패키지 및 그 제작방법
KR100214857B1 (ko) 멀티 칩 패키지
KR100281122B1 (ko) 반도체패키지
KR0184061B1 (ko) 반도체 패키지
KR200159861Y1 (ko) 반도체 패키지
KR20000014539U (ko) 반도체 패키지
KR200147420Y1 (ko) 멀티 칩 모듈 반도체 장치
KR100268925B1 (ko) 리드프레임및이를이용한반도체패키지
KR100282414B1 (ko) 바텀 리디드 타입의 브이·씨·에이 패키지
KR100723211B1 (ko) 집적회로 칩 패키징 방법
KR200141125Y1 (ko) 리드프레임의 구조
KR100345163B1 (ko) 볼 그리드 어레이 패키지
JP3434633B2 (ja) 樹脂封止型半導体装置
JPH0714967A (ja) リードフレーム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130620

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140618

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee