KR0184061B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR0184061B1
KR0184061B1 KR1019950046419A KR19950046419A KR0184061B1 KR 0184061 B1 KR0184061 B1 KR 0184061B1 KR 1019950046419 A KR1019950046419 A KR 1019950046419A KR 19950046419 A KR19950046419 A KR 19950046419A KR 0184061 B1 KR0184061 B1 KR 0184061B1
Authority
KR
South Korea
Prior art keywords
lead
chip
semiconductor package
lead frame
semiconductor
Prior art date
Application number
KR1019950046419A
Other languages
English (en)
Other versions
KR970053749A (ko
Inventor
조윤성
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950046419A priority Critical patent/KR0184061B1/ko
Publication of KR970053749A publication Critical patent/KR970053749A/ko
Application granted granted Critical
Publication of KR0184061B1 publication Critical patent/KR0184061B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 패키지 사이즈(Size) 축소 및 제작 공정 단축이 구현되고 여러 방법의 실장이 가능한 반도체 패키지에 관한 것으로써, 반도체 칩과, 반도체 칩의 리드 접속패드에 대응하는 리드가 리드 접속패드에 전기적으로 접속되고 칩의 측면 쪽을 거쳐 하부 쪽의 일부로 연장 형성되며 전기적인 절연물질에 의해 근접한 리드간 부착 형성된 리드프레임과, 칩의 노출 부분을 둘러싸고 리드프레임과 칩 사이의 틈을 메워서 칩과 리드프레임의 부착 및 전기적인 절연을 수행하는 밀봉재를 포함하여 이루어진다.

Description

반도체 패키지
제1도는 종래의 반도체 패키지를 도시한 도면.
제2도는 본 발명의 반도체 패키지의 일실시예를 도시한 도면.
제3도는 본 발명의 반도체 패키지의 다른 실시예를 도시한 도면.
제4도는 본 발명의 반도체 패키지의 사용례를 설명하기 위해 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
21 : 반도체 칩 21-1 : 접속패드
22 : 리드프레임 22-1 : 리드
22-2 : 절연물질 23 : 밀봉재
27 : 접착 테이프 27-1 : 전도체물질
27-2 : 절연물질 39 : 소켓
39-1 : 소켓 접촉부
본 발명은 반도체 패키지(Package)에 관한 것으로, 특히 패키지 사이즈(Size) 축소 및 제작 공정 단축이 구현되고 여러 방법의 실장이 가능한 반도체 패키지에 관한 것이다.
제1도는 종래의 반도체 패키지를 도시한 단면도로써, 도면을 참조하여 간단히 설명하면 다음과 같다.
도시한 바와 같이 종래의 반도체 패키지는 패들(Paddle)(15)이 있고 그 패들(15)에 에폭시(Epoxy)(16)로 접착되는 칩(Chip)(11)과, 칩(11)의 본딩패드(Bonding-Pad)에 와이어(Wire)(14)에 의해 전기적으로 연결되는 리드(Lead)(12)와, 리드의 아웃리드부를 제외하고 전부를 밀봉하는 몰드컴파운드(mold-compound)(13)로 구성된다.
이러한구조의 패키지를 제작하기 위해서는, 다이싱(Dicing) 작업 즉, 웨이퍼(Wafer)를 절단(Sawing)하여 개별 칩으로 분리시킨 후, 개별 칩을 일정한 형상으로 형성된 리드프레임의 패들이나 테이프(Tape)에 접착시키는 다이본드(Die-bond) 작업을 한다. 이어, 칩의 본드패드와 리드를 금선으로 연결하는 와이어본딩(Wire-bonding)을 수행하고, 칩과 금선을 보호하기 위한 수지를 입히는 몰딩 작업을 한다. 계속하여, 리드부분을 도금한 후, 리드를 프레임에서 절단하여 원하는 모양으로 성형함으로써 패키지가 형성된다.
상술한 바와 같이 종래의 패키지는 그 제작 공정이 리드프레임 성형, 와이어본딩 및 몰딩 공정 후 리드 폼밍(Forming) 등과 같은 여러 단계의 공정을 거쳐야 하는 공정 복잡성이 있다. 이러한 리드는 그 형상에 따라 실장 방법을 제한하고 있으며, 외부로 노출된 부위가 구부려 지거나 휘기 쉬운 단점이 있다. 또한 종래의 패키지는 표면실장시 열을 가하면 패키지 내부의 습기 방출로 인해 칩 보호용 수지가 갈라지는 문제가 발생하는 문제점이 있다.
본 발명은 상술한 종래의 문제점을 감안하여 안출된 것으로써, 제조 공정이 단순하고, 여러 형태의 실장 방법이 가능한 반도체 패키지를 제공하는 목적이 있다.
본 발명의 반도체 패키지는, 반도체 칩과, 반도체 칩의 접속패드에 전기적으로 접속되고 칩의 일측면 쪽을 거쳐 아래 쪽의 일부로 연장 형성된 리드와 근접한 리드간을 부착시키는 전기적인 절연물질로 이루어진 리드프레임과, 칩의 노출 부분을 둘러싸고 리드프레임과 상기 칩 사이의 틈을 메워서 칩과 리드프레임의 부착 및 전기적인 절연을 수행하는 밀봉재를 포함하여 이루어진다.
여기서, 칩의 리드 접속패드와 리드의 전기적 접속 및 부착을 위해 리드와 리드 접속패드 사이에 전도성 테이프(Tape)를 개재하여 형성되거나, 칩 상면과 리드프레임의 부착 및 리드와 칩의 리드 접속패드의 전기적인 접속을 위해 리드프레임의 리드와 절연물질의 배열 상태와 동일하게 전도체물질과 절연물질로 배열된 접착 테이프(Tape)를 개재하여 형성된다.
첨부한 도면을 참조하여 본 발명에 따른 일실시예를 상세히 설명하면 다음과 같다.
제2도는 본 발명의 일실시예를 도시한 도면으로써, (a)도는 본 발명에 따른 일실시예인 반도체 패키지의 사시도이고 (b)도는 본 발명에 따른 반도체 패키지의 내부 구조를 설명하기 위해 일부를 절개한 사시도이며, (c)도는 (a)도의 A-A'선을 따른 단면도이다.
제2도에서 보인 바와 같이, 본 발명의 반도체 패키지에는 반도체 칩(21)과, 반도체 칩의 접속패드(21-1)에 접속된 리드(22-1)가 근접한 리드간 전기적인 절연물질(22-2)에 의해 부착 형성되고 칩(21)의 측면 쪽을 거쳐 하부 쪽의 일부로 연장된 리드프레임(22)이 있다. 도면부호 (27)은 반도체 칩의 접속패드(21-1)와 리드(22-1)의 용이한 접속을 위해 사용된 전도성 양면 접착 테이프(Tape)를 나타낸다. 이 접착 테이프(27)는 본 실시예와 같이 리드프레임(22)의 리드(22-1)와 절연물질(22-2)의 배열 상태와 동일하게 전도체물질(27-1)과 절연물질(27-2)로 배열된 접착 테이프(Tape)를 사용하거나, 칩의 접속 패드(21-1)와 리드(22-1)만을 접속하도록 하면 되는데, 몰딩 공정 전에 리드프레임(22)에 칩(21)을 부착시키는 기능을 겸하고 있다.
도면부호 (23)은 밀봉재로써, 칩(21)의 노출 부분을 둘러싸고 리드프레임(22)과 칩(21) 사이의 틈을 메워서 칩(21)과 리드프레임(22)의 부착 및 전기적인 절연을 수행하게 되며, 에폭시(Epoxy) 수지와 같은 몰딩 컴파운드(Molding compound)가 사용될 수 있다.
본 발명에 따른 일실시예인 반도체 패키지의 제작을 위해 리드프레임(22)을 먼저 제작하는데, 리드프레임의 제작은 원하는 형태의 리드(22-1)를 먼저 형성한 후 에폭시 수지와 같은 같은 절연물질(22-2)로 리드(22-1)들을 접착하여 제작하거나, 리드 형성을 위한 금속판에 절연물질을 입힌 후 전단 가공으로 '디귿'자형의 절연물질(22-2)이 입혀진 리드(22-1)를 다수 개 형성하고 열을 가하면서 리드들을 접착하면 된다. 그 후, 양면 접착 테이프(27)를 이용하여 칩(21)을 리드프레임(22)에 접착한다. 이때 칩(21)의 접속패드(21-1)와 리드(22-1) 사이에는 전도체물질(27-1) 쪽이 위치하도록 하여 리드(22-1)와 칩의 접속패드(21-1)가 전기적으로 접속되도록 한다. 이러한 작업은 몰딩 공정을 위한 준비 과정에서 몰드 캐비티(Cavity)에 리드프레임(22)을 위치시킨 후 접착 테이프(27)를 부착한 후 칩(21)을 부착하는 방법으로 수행될 수 있다. 이어, 몰딩 공정을 거침으로써 반도체 패키지가 완성되게 된다. 몰딩 공정에서는 리드(22-1)의 외면을 노출시키는 금형(Mold)을 사용하며, 반도체 패키지의 절연 및 실링(Sealing)을 위해 칩(21)의 노출 부분 및 리드프레임(22)과 칩(21) 사이의 틈을 밀봉재(23)로 채워 몰딩하게 된다.
제3도는 본 발명의 반도체 패키지의 다른 실시예를 도시한 도면으로써, (a)는 사시도이고, (b)는 일부를 절개한 사시도이다. 제3도에 도시한 본 발명의 다른 실시예는 제2도에 도시한 듀얼 인 라인(Dual inline) 외에 싱글 인 라인(Single inline) 패키지 형태이다. 도시한 바와 같이 싱글 인 라인일 경우에는 칩이 피드프레임에 완전히 삽입된 형태로 형성하면 모쥴화 및 실장이 용이하게 이루어질 수 있다.
제4도는 본 발명에 따른 반도체 패키지의 사용례를 설명하기 위한 도시한 도면으로써, (a-1)도와 같이 듀얼 인 라인(Dual in-line)의 경우에 다수 개의 패키지를 쌓아 올리거나 (a-2)도와 같이 싱글 인 라인의 경우에는 종과 횡으로 배열하여 모쥴(module)화가 가능하고, 표면실장 및 (b)도와 같이 소켓(39)에 삽입하는 방법으로 실장이 가능하다. 여기서 도면부호 (39-1)은 소켓 접촉부를 나타낸다.
본 발명은 다음과 같은 개선 효과가 있다.
본 발명의 반도체 패키지는 와이어본딩 공정이나 패키지 공정 리드 성형 및 몰딩 공정 후 리드 성형 공정이 필요 없음으로 공정이 단축된다. 즉, 종래에는 리드프레임을 별도로 성형한 후, 패키지 공정 중 댐바(Dam bar) 절단과 같은 리드 성형 및 몰딩 후 절단 등의 리드 성형 단계를 수행하였으나, 본 발명은 한 번의 리드프레임 성형으로 패키지 공정 중에 별도의 리드 절단 등의 성형 공정이 필요치 않다. 또한 본 발명은 단지 패키지를 쌓아 올림으로써 모쥴화(Module)화가 가능하고, 표면 실장 또는 소켓으로의 삽입 실장 등 여러 가지의 실장 방법이 적용 가능하며, 종래의 패키지가 칩 두께가 약 300 내지 400㎛임에도 리드 접속을 위한 금속(Gold Wire)의 사용 등으로 약 3500㎛인 반면 본 발명의 반도체 패키지는 약 600 내지 1200㎛ 정도로 패키지 박형화가 구현되며, 리드가 구부러지거나 휘는 등의 문제가 없다.
또, 본 발명은 표면 실장 시 열을 가하더라도 패키지 내부의 습기가 리드를 따라 배출됨으로 패키지가 갈라지는 현상이 없고, 리드가 열원 지역이 칩 상면에 종래 보다 더 넓게 접하고 또한 외부로 넓게 노출되어 있어서 열 방출에도 효과가 있다.

Claims (3)

  1. 반도체 패키지(package)에 있어서, 반도체 칩과, 상기 반도체 칩의 접속 패드에 전기적으로 접속되고, 상기 칩의 일측면 쪽을 거쳐 아래 쪽의 일부로 연장 형성된 리드와 근접한 리드간을 부착시키는 전기적인 절연물질을 포함하는 리드프레임과, 상기 칩의 노출 부분을 둘러싸고 상기 리드프레임과 상기 칩 사이의 틈을 메워서, 상기 칩과 리드프레임의 부착 및 전기적인 절연을 수행하는 밀봉재를 포함하여 이루어진 반도체 패키지.
  2. 제1항에 있어서, 상기 칩의 리드 접속패드와 리드의 전기적 접속 및 부착을 위해 리드와 리드 접속패드 사이에 전도성 테이프(Tape)를 개재하여 형성된 것이 특징인 반도체 패키지.
  3. 제1항에 있어서, 상기 칩 상면과 리드프레임의 부착 및 상기 리드와 칩의 리드 접속패드의 전기적인 접속을 위해, 상기 리드프레임의 리드와 절연물질의 배열 상태와 동일하게 전도성물질과 절연물질로 배열된 접착 테이프(Tape)를 개재하여 형성된 것이 특징인 반도체 패키지.
KR1019950046419A 1995-12-04 1995-12-04 반도체 패키지 KR0184061B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950046419A KR0184061B1 (ko) 1995-12-04 1995-12-04 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950046419A KR0184061B1 (ko) 1995-12-04 1995-12-04 반도체 패키지

Publications (2)

Publication Number Publication Date
KR970053749A KR970053749A (ko) 1997-07-31
KR0184061B1 true KR0184061B1 (ko) 1999-03-20

Family

ID=19437581

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950046419A KR0184061B1 (ko) 1995-12-04 1995-12-04 반도체 패키지

Country Status (1)

Country Link
KR (1) KR0184061B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210131936A (ko) * 2021-04-21 2021-11-03 엘지이노텍 주식회사 카메라 모듈

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210131936A (ko) * 2021-04-21 2021-11-03 엘지이노텍 주식회사 카메라 모듈

Also Published As

Publication number Publication date
KR970053749A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
US6927483B1 (en) Semiconductor package exhibiting efficient lead placement
US6545347B2 (en) Enhanced leadless chip carrier
US7102209B1 (en) Substrate for use in semiconductor manufacturing and method of making same
US9159588B2 (en) Packaged leadless semiconductor device
KR100361725B1 (ko) 멀티-다이반도체다이어셈블리및그제조방법
US6229200B1 (en) Saw-singulated leadless plastic chip carrier
US6261865B1 (en) Multi chip semiconductor package and method of construction
US7816186B2 (en) Method for making QFN package with power and ground rings
US20050167791A1 (en) Lead frame, semiconductor chip package using the lead frame, and method of manufacturing the semiconductor chip package
US8643158B2 (en) Semiconductor package and lead frame therefor
US20120217657A1 (en) Multi-chip module package
KR19980067735A (ko) 반도체 패키지의 제조방법
JPS6151933A (ja) 半導体装置の製法
US6576988B2 (en) Semiconductor package
JPH04234152A (ja) 低価格消去可能なプログラム可能読みとり専用記憶装置ならびに製造方法
KR0184061B1 (ko) 반도체 패키지
US8258611B2 (en) Leadframe structure for electronic packages
JPH08115941A (ja) 半導体装置
JP3938525B2 (ja) 半導体装置の製造方法
KR100209682B1 (ko) 반도체 패키지 제조방법
KR940008329B1 (ko) 인터컨넥트 리드를 이용한 반도체 패키지 및 그 제조방법
KR100351038B1 (ko) 반도체 장치 및 그 제조 방법
JPH11162998A (ja) 半導体装置およびその製造方法
KR20030072953A (ko) 칩 싸이즈 패키지 및 그 제조 방법
KR19990055506A (ko) 반도체 패키지 및 그 적층구조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee