JPH08115941A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH08115941A
JPH08115941A JP6250310A JP25031094A JPH08115941A JP H08115941 A JPH08115941 A JP H08115941A JP 6250310 A JP6250310 A JP 6250310A JP 25031094 A JP25031094 A JP 25031094A JP H08115941 A JPH08115941 A JP H08115941A
Authority
JP
Japan
Prior art keywords
bonding
external terminal
semiconductor device
bonding wire
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6250310A
Other languages
English (en)
Inventor
Takayuki Nozaki
隆之 野崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Microcomputer System Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Microcomputer System Ltd, Hitachi Ltd filed Critical Hitachi Microcomputer System Ltd
Priority to JP6250310A priority Critical patent/JPH08115941A/ja
Publication of JPH08115941A publication Critical patent/JPH08115941A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 半導体ペレット１の外部端子５の表面の接合
領域に接合されたボンディングワイヤ８の一端の剥がれ
を防止し、半導体装置の組立工程における歩留まりを高
める。 【構成】 半導体ペレット１の外部端子５の表面の接合
領域にボンディングワイヤ８の一端を接合する半導体装
置において、前記外部端子５の表面の接合領域に溝６を
形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に、半導体ペレットの外部端子の表面の接合領域にボン
ディングワイヤの一端を接合する半導体装置に適用して
有効な技術に関するものである。
【０００２】
【従来の技術】半導体ペレットを樹脂封止体で封止する
樹脂封止型半導体装置として、例えばＱＦＰ(Ｑuad Ｆl
at Ｐackage)構造がある。このＱＦＰ構造の樹脂封止型
半導体装置は、タブのペレット塔載面上に接着層を介在
して半導体ペレットを塔載している。
【０００３】前記半導体ペレットは例えば平面が方形状
に形成された半導体基板を主体に構成される。半導体基
板の主面には記憶回路システム、論理回路システム、或
はそれらの混合回路システムが塔載される。また、半導
体基板の主面上には、方形状の各辺に沿って配列された
複数の外部端子(ボンディングパッド)が配置される。こ
の外部端子は、半導体基板の主面上に形成された配線層
のうち、最上層の配線層に形成され、例えばアルミニウ
ム(Ａｌ)膜又はアルミニウム合金膜で形成される。
【０００４】前記半導体ペレットの外部端子にはボンデ
ィングワイヤを介してインナーリードが電気的に接続さ
れる。インナーリードはガルウィング形状に成形された
アウターリードと一体に形成される。
【０００５】前記ボンディングワイヤは例えば金(Ａｕ)
ワイヤで形成される。ボンディングワイヤの一端は半導
体ペレットの外部端子の表面の接合領域に接合され、ボ
ンディングワイヤの他端はインナーリードの表面の接合
領域に接合される。ボンディングワイヤは、接合強度を
高める目的として、例えば熱圧着に超音波振動を併用し
たボールボンディング法で接合される。
【０００６】なお、半導体ペレットの外部端子の表面の
接合領域にボンディングワイヤの一端を接合する半導体
装置については、例えば特願平２−１９８４６１号公報
に記載されている。
【０００７】
【発明が解決しようとする課題】前記半導体ペレットの
外部端子は回路システムの高集積化による端子数の増加
に伴って微細化され、外部端子の表面の接合領域は縮小
される。このため、外部端子の表面の接合領域に接合さ
れるボンディングワイヤの一端の接合強度が低下し、外
部端子の表面の接合領域からボンディングワイヤの一端
が剥がれるという問題があった。このボンディングワイ
ヤの剥がれは、特に、樹脂封止体を成形するトランスフ
ァモールド工程や温度サイクル試験において多発し、樹
脂封止型半導体装置の組立工程における歩留まりを著し
く低下させる。
【０００８】本発明の目的は、半導体ペレットの外部端
子の表面の接合領域にボンディングワイヤの一端を接合
する半導体装置において、前記外部端子の表面の接合領
域に接合されたボンディングワイヤの一端の剥がれを防
止し、半導体装置の組立工程における歩留まりを高める
ことが可能な技術を提供することにある。
【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１１】半導体ペレットの外部端子の表面の接合領
域にボンディングワイヤの一端を接合する半導体装置に
おいて、前記外部端子の表面の接合領域に溝を形成す
る。
【００１２】
【作用】上述した手段によれば、半導体ペレットの外部
端子の表面の接合領域における表面積を増加することが
できるので、外部端子の表面の接合領域に接合されるボ
ンディングワイヤの一端の接合強度を高めることができ
る。この結果、前記外部端子の表面の接合領域に接合さ
れたボンディングワイヤの一端の剥がれを防止でき、半
導体装置の組立工程における歩留まりを高めることがで
きる。
【００１３】
【実施例】以下、本発明の構成について、ＱＦＰ構造を
採用する樹脂封止型半導体装置に本発明を適用した一実
施例とともに説明する。なお、実施例を説明するための
全図において、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。
【００１４】本発明の一実施例であるＱＦＰ構造を採用
する樹脂封止型半導体装置の概略構成を図１(断面図)に
示す。
【００１５】図１に示すように、ＱＦＰ構造を採用する
樹脂封止型半導体装置は、タブ７Ｃのペレット塔載面上
に接着層(図示せず)を介在して半導体ペレット１を塔載
している。
【００１６】前記半導体ペレット１は、例えば平面が方
形状に形成された半導体基板２を主体に構成される。半
導体基板２の主面には記憶回路システム、論理回路シス
テム、或はそれらの混合回路システムが塔載される。ま
た、半導体基板２の主面上には、方形状の各辺に沿って
配列された複数の外部端子５が配置される。この外部端
子５は、半導体基板２の主面上に形成された配線層のう
ち、最上層の配線層に形成され、例えばアルミニウム
(Ａｌ)膜又はアルミニウム合金膜で形成される。最上層
の配線層下には層間絶縁膜３が形成され、最上層の配線
層上には最終保護膜４が形成される。
【００１７】前記半導体ペレット１の外部端子５はボン
ディングワイヤ８を介してインナーリード７Ａと電気的
に接続される。インナーリード７Ａはアウターリード７
Ｂと一体に形成される。
【００１８】前記半導体ペレット１、インナーリード７
Ａ、タブ７Ｃ、ボンディングワイヤ８等は樹脂封止体９
で封止される。樹脂封止体９は、低応力化を図る目的と
して、例えばフェノール系硬化剤、シリコーンゴム及び
フィラーが添加された絶縁性のエポキシ系樹脂で形成さ
れる。この樹脂封止体９は例えばトランスファモールド
法に基づいて成形される。
【００１９】前記アウターリード７Ｂは、トランスファ
モールド法に基づいて樹脂封止体９を成形した後、リー
ドフレームから切断され、ガルウィング形状に成形され
る。リードフレームは、例えばＦｅ−Ｎｉ（例えばＮｉ
含有立率４２又は５０［％］合金、Ｃｕ系合金等で形成
される。
【００２０】前記ボンディングワイヤ８としては例えば
金(Ａｕ)ワイヤで形成される。ボンディングワイヤ８の
一端は半導体ペレット１の外部端子５の表面の接合領域
に接合され、ボンディングワイヤ８の他端はインナーリ
ード７Ａの表面の接合領域に接合される。ボンディング
ワイヤ８は、接合強度を高める目的として、例えば熱圧
着に超音波振動を併用したボールボンディング法でボン
ディングされる。つまり、ボンディングワイヤ８の一端
はボール形状で形成され、ボンディングワイヤ８の一端
と外部端子５の表面の接合領域との間(界面)には共晶合
金層が形成される。
【００２１】前記半導体ペレット１の外部端子５の表面
の接合領域には、図２（図１の要部拡大断面図）に示す
ように溝６が形成される。この溝６は、図３（外部端子
の平面図）に示すように、格子形状で構成される。つま
り、外部端子５の表面の接合領域は凸凹形状で構成さ
れ、ボンディングワイヤ８の一端が接合される接合領域
の表面積を増加している。即ち、回路システムの高集積
化による外部端子５の微細化で、ボンディングワイヤ８
の一端を接合する外部端子５の表面の接合領域が縮小さ
れても、外部端子５の表面の接合領域に溝６を形成する
ことにより、接合領域の表面積を増加することができる
ので、外部端子５の表面の接合領域に接合されるボンデ
ィングワイヤ８の一端の接合強度を高めることができ
る。
【００２２】このように、半導体ペレット１の外部端子
５の表面の接合領域にボンディングワイヤ８の一端を接
合する樹脂封止型半導体装置において、前記半導体ペレ
ット１の外部端子５の表面の接合領域に溝６を形成す
る。この構成により、半導体ペレット１の外部端子５の
表面の接合領域における表面積を増加することができる
ので、外部端子５の表面の接合領域に接合されるボンデ
ィングワイヤ８の一端の接合強度を高めることができ
る。この結果、前記外部端子５の表面の接合領域に接合
されたボンディングワイヤ８の一端の剥がれを防止で
き、樹脂封止型半導体装置の組立工程における歩留まり
を高めることができる。特に、樹脂封止体９を成形する
トランスファモールド工程や温度サイクル試験でのボン
ディングワイヤ８の一端の剥がれを防止できる。
【００２３】なお、前記半導体ペレット１の外部端子５
の表面の接合領域に形成される溝６は、図４(外部端子
の平面図)及び図５(図４に示すＡ−Ａ切断線で切った断
面図)に示すように、ディンプル形状で構成してもよ
い。この場合、凸凹形状の角部に集中する応力を緩和す
ることができるので、更に、ボンディングワイヤ８の一
端の剥がれを防止できる。
【００２４】また、外部端子５の表面の接合領域とボン
ディングワイヤ８との接合は、熱圧着に超音波振動を併
用したウエッヂボンディング法で行ってもよい。
【００２５】また、ボンディングワイヤ８は、アルミニ
ウムワイヤ、銅(Ｃｕ)ワイヤ、金属ワイヤの表面に絶縁
性の樹脂を被覆した被覆ワイヤ等で形成してもよい。
【００２６】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
【００２７】例えば、本発明は、半導体ペレットを樹脂
封止体で封止するＤＩＰ（Ｄual Ｉn line Ｐackage)構
造、ＰＬＣＣ（Ｐlastic Ｌeaded Ｃhip Ｃarrier)構
造、ＴＳＯＰ（Ｔhin Ｓmall Ｏut-line Ｐackage)構造
等のいずれの樹脂封止型半導体装置に適用することがで
きる。
【００２８】また、本発明は、ＢＧＡ(Ｂall Ｇrid Ａr
ray)構造の半導体装置に適用することができる。
【００２９】また、本発明は、半導体ペレットをセラミ
ックスからなる封止体で封止するセラミックス型半導体
装置に適用することができる。
【００３０】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００３１】半導体ペレットの外部端子の表面の接合領
域にボンディングワイヤの一端を接合する半導体装置に
おいて、前記外部端子の表面の接合領域に接合されたボ
ンディングワイヤの一端の剥がれを防止でき、半導体装
置の組立工程における歩留まりを高めることができる。
【図面の簡単な説明】
【図１】本発明の一実施例であるＱＦＰ構造を採用する
樹脂封止型半導体装置の概略構成を示す断面図である。
【図２】図１の要部拡大断面図である。
【図３】図２に示す外部端子の平面図である。
【図４】本発明の変形例を示す外部端子の平面図であ
る。
【図５】図４に示すＡ−Ａ切断線で切った断面図であ
る。
【符号の説明】
１…半導体ペレット、２…半導体基板、３…層間絶縁
膜、４…最終保護膜、５…外部端子(ボンディングパッ
ド)、６…溝、７Ａ…インナーリード、７Ｂ…アウター
リード、７Ｃ…タブ、８…ボンディングワイヤ、９…樹
脂封止体。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 半導体ペレットの外部端子の表面の接合
    領域にボンディングワイヤの一端を接合する半導体装置
    において、前記外部端子の表面の接合領域に溝を形成し
    たことを特徴とする半導体装置。
  2. 【請求項２】 前記溝は格子形状で構成されることを特
    徴とする請求項１に記載の半導体装置。
  3. 【請求項３】 前記溝はディンプル形状で構成されるこ
    とを特徴とする請求項１に記載の半導体装置。
  4. 【請求項４】 前記半導体ペレットの外部端子はアルミ
    ニウム膜又はアルミニウム合金膜で形成され、前記ボン
    ディングワイヤは金ワイヤで形成されることを特徴とす
    る請求項１乃至請求項３のうちいずれか１項に記載の半
    導体装置。
JP6250310A 1994-10-17 1994-10-17 半導体装置 Withdrawn JPH08115941A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6250310A JPH08115941A (ja) 1994-10-17 1994-10-17 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6250310A JPH08115941A (ja) 1994-10-17 1994-10-17 半導体装置

Publications (1)

Publication Number Publication Date
JPH08115941A true JPH08115941A (ja) 1996-05-07

Family

ID=17206011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6250310A Withdrawn JPH08115941A (ja) 1994-10-17 1994-10-17 半導体装置

Country Status (1)

Country Link
JP (1) JPH08115941A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321667A (ja) * 1997-05-16 1998-12-04 Ricoh Co Ltd 半導体装置
KR100396787B1 (ko) * 2001-11-13 2003-09-02 엘지전자 주식회사 반도체 패키지용 인쇄회로기판의 와이어 본딩패드 형성방법
EP2339622A1 (en) * 2009-12-23 2011-06-29 Nxp B.V. Wirebonding Process
JP2016096296A (ja) * 2014-11-17 2016-05-26 シチズンホールディングス株式会社 半導体装置及びその製造方法
WO2022219995A1 (ja) * 2021-04-12 2022-10-20 ローム株式会社 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321667A (ja) * 1997-05-16 1998-12-04 Ricoh Co Ltd 半導体装置
KR100396787B1 (ko) * 2001-11-13 2003-09-02 엘지전자 주식회사 반도체 패키지용 인쇄회로기판의 와이어 본딩패드 형성방법
EP2339622A1 (en) * 2009-12-23 2011-06-29 Nxp B.V. Wirebonding Process
JP2016096296A (ja) * 2014-11-17 2016-05-26 シチズンホールディングス株式会社 半導体装置及びその製造方法
WO2022219995A1 (ja) * 2021-04-12 2022-10-20 ローム株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP2556294B2 (ja) 樹脂封止型半導体装置
US6545347B2 (en) Enhanced leadless chip carrier
US5710695A (en) Leadframe ball grid array package
US7535085B2 (en) Semiconductor package having improved adhesiveness and ground bonding
US8836101B2 (en) Multi-chip semiconductor packages and assembly thereof
US5508556A (en) Leaded semiconductor device having accessible power supply pad terminals
US5483098A (en) Drop-in heat sink package with window frame flag
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
US7642638B2 (en) Inverted lead frame in substrate
JPS61236130A (ja) 半導体装置
JPH08115941A (ja) 半導体装置
JP2003068958A (ja) ディスクリート用パッケージ及びその製造方法
JPH07312404A (ja) 樹脂封止型半導体装置
KR100891649B1 (ko) 반도체 패키지 제조방법
JP2004200532A (ja) 半導体装置およびその製造方法
JPH077112A (ja) 樹脂封止型半導体装置
JPH06334106A (ja) 樹脂封止型半導体装置
JP3145892B2 (ja) 樹脂封止型半導体装置
JPH05152495A (ja) 半導体装置
JP2771475B2 (ja) 半導体装置
JPH0637221A (ja) 樹脂封止型半導体装置
JP2633513B2 (ja) 半導体装置の製造方法
KR0125874Y1 (ko) 반도체 패키지
JPH03265161A (ja) 樹脂封止型半導体装置
JPH03192736A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020115