JPH03192736A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH03192736A JPH03192736A JP33381989A JP33381989A JPH03192736A JP H03192736 A JPH03192736 A JP H03192736A JP 33381989 A JP33381989 A JP 33381989A JP 33381989 A JP33381989 A JP 33381989A JP H03192736 A JPH03192736 A JP H03192736A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- leads
- semiconductor device
- lead
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 229920005989 resin Polymers 0.000 claims description 12
- 239000011347 resin Substances 0.000 claims description 12
- 230000008054 signal transmission Effects 0.000 claims description 9
- 238000000034 method Methods 0.000 abstract description 6
- 239000007767 bonding agent Substances 0.000 abstract 3
- 239000000853 adhesive Substances 0.000 description 7
- 230000001070 adhesive effect Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 238000007789 sealing Methods 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920002379 silicone rubber Polymers 0.000 description 2
- 239000004945 silicone rubber Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N phenol group Chemical group C1(=CC=CC=C1)O ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に関し、特に、半導体装置を薄形
にする技術に適用して有効な技術に関するものである。
にする技術に適用して有効な技術に関するものである。
半導体装置は、半導体チップを保護するためにモールド
樹脂で封止されている。この半導体装置には半導体チッ
プをモールド樹脂で封止する前に、前記半導体チップを
吊りリードにより支持されているタブの上に接着固定さ
れ、リードフレームが位置決めされる。そして、半導体
チップとインナーリードとがボンディングワイヤーで電
気的に接続される。
樹脂で封止されている。この半導体装置には半導体チッ
プをモールド樹脂で封止する前に、前記半導体チップを
吊りリードにより支持されているタブの上に接着固定さ
れ、リードフレームが位置決めされる。そして、半導体
チップとインナーリードとがボンディングワイヤーで電
気的に接続される。
しかし、前記従来の半導体装置では、タブを使用してい
るので、その分だけ半導体装置が厚くなるという問題が
あった。
るので、その分だけ半導体装置が厚くなるという問題が
あった。
本発明の目的は、半導体装置の厚さを薄くすることが可
能な技術を提供することにある。
能な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
明細書の記述及び添付図面によって明らかになるであろ
う。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
要を簡単に説明すれば、下記のとおりである。
（１）半導体チップとインナーリードとがボンディング
ワイヤーで電気的に接続され、モールド樹脂で封止され
た半導体装置において、支持リード又は前記インナーリ
ードの内、信号伝送路として使用しないインナーリード
を前記半導体チップの側端面に接着剤で接着固定させ、
リードフレームに前記半導体チップを固定させる構造に
したものである。
ワイヤーで電気的に接続され、モールド樹脂で封止され
た半導体装置において、支持リード又は前記インナーリ
ードの内、信号伝送路として使用しないインナーリード
を前記半導体チップの側端面に接着剤で接着固定させ、
リードフレームに前記半導体チップを固定させる構造に
したものである。
（２）前記支持リード又は信号伝送路として使用しない
インナーリードに弾性力を持たせて前記リードフレーム
を前記半導体チップの側端面に接着固定させる構成にし
たものである。
インナーリードに弾性力を持たせて前記リードフレーム
を前記半導体チップの側端面に接着固定させる構成にし
たものである。
上述した手段によれば、支持リード又は前記インナーリ
ードの内、信号伝送路として使用しないインナーリード
を前記半導体チップの側端面に接着固定させ、リードフ
レームに前記半導体チップを固定させる構造にしたこと
により、半導体チップを固定させるタブを使用しないの
で、その分だけ半導体装置を薄くすることができる。
ードの内、信号伝送路として使用しないインナーリード
を前記半導体チップの側端面に接着固定させ、リードフ
レームに前記半導体チップを固定させる構造にしたこと
により、半導体チップを固定させるタブを使用しないの
で、その分だけ半導体装置を薄くすることができる。
また、前記支持リード又は信号伝送路として使用しない
インナーリードに弾性力を持たせて前記リードフレーム
を前記半導体チップの側端面に接着固定させる構成にし
たことにより、接着剤を使用しないので、前記リードフ
レームを前記半導体チップの側端面に接着固定させる作
業を容易にすることができる。
インナーリードに弾性力を持たせて前記リードフレーム
を前記半導体チップの側端面に接着固定させる構成にし
たことにより、接着剤を使用しないので、前記リードフ
レームを前記半導体チップの側端面に接着固定させる作
業を容易にすることができる。
以下、本発明の実施例を図面を用いて説明する。
なお、実施例を説明するための全図において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
〔実施例１〕
本発明の実施例１である樹脂封止型半導体装置の封止樹
脂の上部を除去した状態の概略構成を第１図（平面図）
、第２図（第１図の■−■線で切った断面図）及び第３
図（第１図の■−■線で切った断面図）で示す。
脂の上部を除去した状態の概略構成を第１図（平面図）
、第２図（第１図の■−■線で切った断面図）及び第３
図（第１図の■−■線で切った断面図）で示す。
第１図、第２図及び第３図に示すように、本実施例の半
導体チップ１は、面実装型のＳ ＯＪ （Ｓｍｏｉｌ
Ｏｕｔ Ｊ−Ｔｙｐｅ Ｌｅａｄ）型の樹脂封止型パッ
ケージ２で封止されている。
導体チップ１は、面実装型のＳ ＯＪ （Ｓｍｏｉｌ
Ｏｕｔ Ｊ−Ｔｙｐｅ Ｌｅａｄ）型の樹脂封止型パッ
ケージ２で封止されている。
前記半導体チップ１の対向する長辺の周辺には複数のイ
ンナーリード３Ａが配置されている。
ンナーリード３Ａが配置されている。
そして、前記半導体チップ１は、前記複数のインナーリ
ード３Ａと一体に形成された支持リード（吊りリード）
３Ｃにより、前記半導体チップ１の側端面が接着剤４で
接着固定され、リードフレーム３（第４図）に前記半導
体チップが固定される構造になっている。
ード３Ａと一体に形成された支持リード（吊りリード）
３Ｃにより、前記半導体チップ１の側端面が接着剤４で
接着固定され、リードフレーム３（第４図）に前記半導
体チップが固定される構造になっている。
前記リードフレーム３は、前記複数のインナーリード３
Ａ、アウターリード３Ｂ及び支持リード（吊りリード）
３Ｃ等が一体に形成されたものである。このリードフレ
ーム３においては、前記支持リード（吊りリード）３Ｇ
の構造以外の部分は、通常のものと同様の形状になって
いる。
Ａ、アウターリード３Ｂ及び支持リード（吊りリード）
３Ｃ等が一体に形成されたものである。このリードフレ
ーム３においては、前記支持リード（吊りリード）３Ｇ
の構造以外の部分は、通常のものと同様の形状になって
いる。
前記インナーリード３Ａの先端はボンディングワイヤ５
を介在させて半導体チップ１の長辺部分に配列されたポ
ンディングパッド（外部端子）ＢＰに接続されている。
を介在させて半導体チップ１の長辺部分に配列されたポ
ンディングパッド（外部端子）ＢＰに接続されている。
前記ボンディングワイヤ５はアルミニウム（ＡＱ）ワイ
ヤを使用する。また、ボンディングワイヤ５としては、
金（Ａｕ）ワイヤ、銅（Ｃｕ）ワイヤ、金属ワイヤの表
面に絶縁性樹脂を被覆した被覆ワイヤ等を使用してもよ
い。ボンディングワイヤ５は熱圧着に超音波振動を併用
したボンディング法によりボンディングされている。
ヤを使用する。また、ボンディングワイヤ５としては、
金（Ａｕ）ワイヤ、銅（Ｃｕ）ワイヤ、金属ワイヤの表
面に絶縁性樹脂を被覆した被覆ワイヤ等を使用してもよ
い。ボンディングワイヤ５は熱圧着に超音波振動を併用
したボンディング法によりボンディングされている。
前記半導体チップ１、ボンディングワイヤー５、インナ
ーリード３Ａ及び支持リード３Ｃはモールド樹脂２Ａで
封止されている。このモールド樹脂２Ａは、低応力化を
図るために、フェノール系硬化剤、シリコーンゴム及び
フィラーが添加されたエポキシ系樹脂を使用している。
ーリード３Ａ及び支持リード３Ｃはモールド樹脂２Ａで
封止されている。このモールド樹脂２Ａは、低応力化を
図るために、フェノール系硬化剤、シリコーンゴム及び
フィラーが添加されたエポキシ系樹脂を使用している。
シリコーンゴムはエポキシ系樹脂の弾性率と同時に熱膨
張率を低下させる作用がある。フィラーは球形の酸化珪
素粒で形成されており、同様に熱膨張率を低下させる作
用がある。また、パッケージ２の所定位置にインデック
スが設けられている。
張率を低下させる作用がある。フィラーは球形の酸化珪
素粒で形成されており、同様に熱膨張率を低下させる作
用がある。また、パッケージ２の所定位置にインデック
スが設けられている。
次に、前記リードフレームの詳細について説明する。
第４図（リードフレーム全体平面図）に示すように、前
記リードフレーム３は、２０本の信号用インナーリード
３Ａ及びアウターリード３Ｂ及び支持リード（吊りリー
ド）３Ｃで構成されている。このリードフレーム３は例
えばＦｅ−Ｎｉ （例えばＮｉ含有率４２又は５０［％
］）合金、Ｃｕ等で形成されている。
記リードフレーム３は、２０本の信号用インナーリード
３Ａ及びアウターリード３Ｂ及び支持リード（吊りリー
ド）３Ｃで構成されている。このリードフレーム３は例
えばＦｅ−Ｎｉ （例えばＮｉ含有率４２又は５０［％
］）合金、Ｃｕ等で形成されている。
以上、本実施例１の説明かられかるように、支持リード
３Ｃを前記半導体チップ１の側端面に接着固定させ、リ
ードフレーム３に前記半導体チップｌを固定させる構造
にしたことにより、半導体チップ１を固定させるタブを
使用しないので、その分だけ半導体装置を薄くすること
ができる。
３Ｃを前記半導体チップ１の側端面に接着固定させ、リ
ードフレーム３に前記半導体チップｌを固定させる構造
にしたことにより、半導体チップ１を固定させるタブを
使用しないので、その分だけ半導体装置を薄くすること
ができる。
また、前記支持リード３Ｃに弾性力を持たせて前記リー
ドフレーム３を前記半導体チップ１の側端面に接着固定
させる構成にしてもよい。
ドフレーム３を前記半導体チップ１の側端面に接着固定
させる構成にしてもよい。
このよう半導体装置を薄くすることにより、接着剤４を
使用しないので、前記リードフレーム３を前記半導体チ
ップ１の側端面に接着固定させる作業を容易にすること
ができる。
使用しないので、前記リードフレーム３を前記半導体チ
ップ１の側端面に接着固定させる作業を容易にすること
ができる。
これにより、本発明をＩＣカードや重ねモジュールに適
用した場合、極めて有効である。
用した場合、極めて有効である。
例えば、重ねモジュールにしてメモリの容量増大の設計
、Ｉｔ！作等を極めて容易に行うことができる。
、Ｉｔ！作等を極めて容易に行うことができる。
〔実施例２〕
本発明の実施例２である樹脂封止型半導体装置の封止樹
脂の上部を除去した状態の概略構成を第５図（平面図）
、第６図（第５図のＶＩ−ＶＩ線で切った断面図）及び
第７図（第５図の■−■線で切った断面図）で示す。
脂の上部を除去した状態の概略構成を第５図（平面図）
、第６図（第５図のＶＩ−ＶＩ線で切った断面図）及び
第７図（第５図の■−■線で切った断面図）で示す。
第５図、第６図及び第７図に示すように、本実施例２の
半導体チップ１は、前記実施例１の複数のインナーリー
ド３Ａと一体に形成された支持リード（吊りリード）３
Ｇの代りに、前記複数のインナーリード３Ａの内、信号
伝送路として使用しないインナーリード３Ａ□の複数本
により前記半導体チップ１の側端面を接着剤４で接着固
定させ。
半導体チップ１は、前記実施例１の複数のインナーリー
ド３Ａと一体に形成された支持リード（吊りリード）３
Ｇの代りに、前記複数のインナーリード３Ａの内、信号
伝送路として使用しないインナーリード３Ａ□の複数本
により前記半導体チップ１の側端面を接着剤４で接着固
定させ。
リードフレーム３に前記半導体チップ１を固定させる構
造にしたものである。
造にしたものである。
前記信号伝送路として使用しないインナーリード３Ａ、
の数は、３本、４本又はそれ以上の本数により半導体チ
ップ１が安定する状態が好ましい。
の数は、３本、４本又はそれ以上の本数により半導体チ
ップ１が安定する状態が好ましい。
このようにすることにより、前記実施例１の支持リード
３Ｃを省略することができる。
３Ｃを省略することができる。
以上、本発明を実施例に基づき具体的に説明したが１本
発明は、前記実施例に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
言うまでもない。
発明は、前記実施例に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
言うまでもない。
本願において開示される発明のうち代表的なものによっ
て得られる効果を説明すれば、下記のとおりである。
て得られる効果を説明すれば、下記のとおりである。
（１）半導体チップを固定させるタブを使用しないので
、その分だけ半導体装置を薄くすることができる。
、その分だけ半導体装置を薄くすることができる。
（２）前記支持リード又は信号伝送路として使用しない
インナーリードに弾性力を持たせて前記リードフレーム
を前記半導体チップの側端面に接着固定させる構成にし
たことにより、接着剤を使用しないので、前記リードフ
レームを前記半導体チップの側端面に接着固定させる作
業を容易にすることができる。
インナーリードに弾性力を持たせて前記リードフレーム
を前記半導体チップの側端面に接着固定させる構成にし
たことにより、接着剤を使用しないので、前記リードフ
レームを前記半導体チップの側端面に接着固定させる作
業を容易にすることができる。
第１図は、本発明の実施例１である樹脂封止型半導体装
置の封止樹脂の上部を除去した状態の概略構成を示す平
面図、 第２図は、第１図の■−■線で切った断面図、第３図は
、第１図の■−■線で切った断面図、第４図は、実施例
１のリードフレーム全体平面図、 第５図は、本発明の実施例２である樹脂封止型半導体装
置の封止樹脂の上部を除去した状態の概略構成を示す平
面図、 第６図は、第５図のＶＩ−ＶＩ線で切った断面図、第７
図は、第５図の■−■線で切った断面図である・ 図中、１・・・半導体チップ、２・・・樹脂封止型ノ（
ツケージ、２Ａ・・・モールド樹脂、３・・・リードフ
レーム、３Ａ・・・インナーリード、３Ｂ・・・アウタ
ーリード、３Ｃ・・・支持リード（吊りリード）、４・
・・接着剤、５・・・ボンディングワイヤ。
置の封止樹脂の上部を除去した状態の概略構成を示す平
面図、 第２図は、第１図の■−■線で切った断面図、第３図は
、第１図の■−■線で切った断面図、第４図は、実施例
１のリードフレーム全体平面図、 第５図は、本発明の実施例２である樹脂封止型半導体装
置の封止樹脂の上部を除去した状態の概略構成を示す平
面図、 第６図は、第５図のＶＩ−ＶＩ線で切った断面図、第７
図は、第５図の■−■線で切った断面図である・ 図中、１・・・半導体チップ、２・・・樹脂封止型ノ（
ツケージ、２Ａ・・・モールド樹脂、３・・・リードフ
レーム、３Ａ・・・インナーリード、３Ｂ・・・アウタ
ーリード、３Ｃ・・・支持リード（吊りリード）、４・
・・接着剤、５・・・ボンディングワイヤ。
Claims (1)
- 【特許請求の範囲】 １、半導体チップとインナーリードとがボンディングワ
イヤーで電気的に接続され、モールド樹脂で封止された
半導体装置において、支持リード又は前記インナーリー
ドの内、信号伝送路として使用しないインナーリードを
前記半導体チップの側端面に接着剤で接着固定させ、リ
ードフレームに前記半導体チップを固定させる構造にし
たことを特徴とする半導体装置。 ２、前記請求項１に記載の半導体装置において、前記支
持リード又は信号伝送路として使用しないインナーリー
ドに弾性力を持たせて前記リードフレームを前記半導体
チップの側端面に接着固定させる構成にしたことを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1333819A JP2758677B2 (ja) | 1989-12-21 | 1989-12-21 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1333819A JP2758677B2 (ja) | 1989-12-21 | 1989-12-21 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03192736A true JPH03192736A (ja) | 1991-08-22 |
| JP2758677B2 JP2758677B2 (ja) | 1998-05-28 |
Family
ID=18270302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1333819A Expired - Lifetime JP2758677B2 (ja) | 1989-12-21 | 1989-12-21 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2758677B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0677873A1 (en) * | 1994-04-13 | 1995-10-18 | AT&T Corp. | A lead frame and a process for fabricating a packaged device containing the lead frame |
| US6107675A (en) * | 1996-06-12 | 2000-08-22 | Hitachi Cable, Ltd. | Lead frame |
-
1989
- 1989-12-21 JP JP1333819A patent/JP2758677B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0677873A1 (en) * | 1994-04-13 | 1995-10-18 | AT&T Corp. | A lead frame and a process for fabricating a packaged device containing the lead frame |
| US6107675A (en) * | 1996-06-12 | 2000-08-22 | Hitachi Cable, Ltd. | Lead frame |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2758677B2 (ja) | 1998-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5648682A (en) | Resin-sealed semiconductor device and lead frame used in a resin-sealed semiconductor device | |
| JP2582013B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| KR100674548B1 (ko) | 반도체 장치 | |
| JPS60167454A (ja) | 半導体装置 | |
| JP2983620B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08264569A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS61236130A (ja) | 半導体装置 | |
| JPH0546098B2 (ja) | ||
| JPH03192736A (ja) | 半導体装置及びその製造方法 | |
| JPH08115941A (ja) | 半導体装置 | |
| KR100422608B1 (ko) | 적층칩패키지 | |
| CN112216658A (zh) | 具有适应各种管芯尺寸的引线框架的半导体器件 | |
| JPS63293963A (ja) | 樹脂封止型半導体装置 | |
| JP2589520B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| KR970011648B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US20080038872A1 (en) | Method of manufacturing semiconductor device | |
| JP2001177007A (ja) | 半導体装置及びその製造方法 | |
| JPH10116953A (ja) | リードフレーム及びこれを用いた半導体装置 | |
| JP2005311099A (ja) | 半導体装置及びその製造方法 | |
| JP3382097B2 (ja) | Ｉｃ封止パッケージ | |
| KR20000011664A (ko) | 반도체장치및그제조방법 | |
| JPH0693469B2 (ja) | 樹脂封止型半導体装置 | |
| JPS61240664A (ja) | 半導体装置 | |
| JPH05152495A (ja) | 半導体装置 | |
| US6323541B1 (en) | Structure for manufacturing a semiconductor die with copper plated tapes |