JP3382097B2 - Ic封止パッケージ - Google Patents

Ic封止パッケージ

Info

Publication number
JP3382097B2
JP3382097B2 JP25898896A JP25898896A JP3382097B2 JP 3382097 B2 JP3382097 B2 JP 3382097B2 JP 25898896 A JP25898896 A JP 25898896A JP 25898896 A JP25898896 A JP 25898896A JP 3382097 B2 JP3382097 B2 JP 3382097B2
Authority
JP
Japan
Prior art keywords
chip
pad
metal lead
package
encapsulant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25898896A
Other languages
English (en)
Other versions
JPH10107198A (ja
Inventor
祐一 永広
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP25898896A priority Critical patent/JP3382097B2/ja
Publication of JPH10107198A publication Critical patent/JPH10107198A/ja
Application granted granted Critical
Publication of JP3382097B2 publication Critical patent/JP3382097B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体ICを封止
したIC封止パッケージ、及びその製造方法に関する。
【0002】
【従来の技術】従来、この種の分野の技術としては、D
IP(Dual In−Line Pakage)等の
リード挿入型実装デバイス、あるいはSOP(Smal
l Outline Package)等のリード面実
装型デバイスが知られている。SOPは、DIPのリー
ドピッチを短縮してパッケージの小型化を図る一方、リ
ードを表面実装用に加工したものである。
【0003】図5は、従来のSOPの概略構成を示す斜
視図である。
【0004】同図において、表面にパッド101aが配
列形成されたICチップ101は、封止材(モールド樹
脂)103で封止され、前記ICチップ101のパッド
101aにワイヤ(図示省略)を介して接続される金属
リード104は、封止材103の2辺から横方向に外部
へ引き出されている。
【0005】金属リード104は、ICチップ101の
パッド101aより外側に位置している。そのリード形
状は、封止材103内部のインナーリード部分104a
において平面的で且つある程度の長さを有し、またアウ
タリード部分104bにおいて表面実装用に折り曲げ加
工が施されている。
【0006】
【発明が解決しようとする課題】このように、上記従来
のパッケージにおいて、金属リード104は、ICチッ
プ101のパッド101aより外側に位置しているの
で、その機械的な保持のために封止材103と接する部
分を多くする必要がある。そのため、封止材103はI
Cチップ101の両端より外側に広げなければならなく
なり(図5のT1,T2参照)、結果としてパッケージ
のサイズが大きくなるという問題があった。
【0007】本発明は、上述の如き従来の問題点を解決
するためになされたもので、その目的は、パッケージの
外形寸法を縮小することができるIC封止パッケージを
提供することである。またその他の目的は、チップ幅の
小さいICチップにも十分対応してパッケージの外形寸
法を縮小することができるIC封止パッケージを提供す
ることである。さらにその他の目的は、これらのIC封
止パッケージを簡単に製造することができるIC封止パ
ッケージの製造方法を提供することである。
【0008】上記目的を達成するために、第1の発明で
あるIC封止パッケージの特徴は、一表面にパッドが形
成されたICチップと、少なくとも前記パッドを封止す
るように形成された封止材と、前記パッドと接続し一部
表面のみが前記封止材の外部に露出した金属リードとを
備えたIC封止パッケージであって、前記ICチップは
前記一表面にほぼ垂直な側面を有する立体であり、前記
金属リードは、前記ICチップの前記一表面と該一表面
上の前記封止材の表面との間で且つ前記ICチップの各
側面に接した面の内側のみに存在すると共に、前記パッ
ドと密接して前記ICチップの側面方向に延設し、その
延設端からチップ側面近傍で折り返されてチップ中心方
向に延設し前記封止材の表面から露出した屈曲形状を成
し、前記パッドよりもチップ内側の前記一表面より立設
したことにある。第2の発明であるIC封止パッケージ
の特徴は、第1の発明において、前記封止材の外部に露
出した金属リードの一部表面は、前記パッドよりもチッ
プ内側に形成されたことにある。
【0009】この第1及び第2の発明によれば、金属リ
ードがICチップの上方内側に位置するため、パッケー
ジの長さと幅をチップサイズまで小さくすることができ
る。つまり、金属リードを無視した状態でパッケージの
外形寸法(長さ×幅)を決めることができ、また、パッ
ケージの外形寸法(長さ×幅)は、ICチップの大きさ
を小さくすることによりこれと同程度まで縮小すること
ができる。
【0010】第の発明であるIC封止パッケージの特
徴は、上記第1または第2の発明において、前記ICチ
ップの上面にポリイミド膜を設け、そのポリイミド膜に
よって前記金属リードを前記ICチップの上面に接着固
定したことにある。
【0011】この第の発明によれば、金属リードをI
Cチップの上面に容易に接着固定することができる。
【0012】第の発明であるIC封止パッケージの特
徴は、上記第1または第2の発明において、前記金属リ
ードと前記パッドとの接続は、ワイヤを介せず直接に接
合することにある。
【0013】この第の発明によれば、チップ幅の小さ
いICチップにも十分対応してパッケージの外形寸法を
縮小することができる。
【0014】第5の発明であるIC封止パッケージの特
徴は、上面にパッドが形成されたICチップを用意し、
前記パッドと密接して前記ICチップの側面方向に延設
し、その延設端からチップ側面近傍で折り返されてチッ
プ中心方向に延設し前記封止材の表面から露出した屈曲
形状を有する金属リードを前記ICチップの前記パッド
に対応させて該ICチップを上面内側に全て配置して接
着し、前記金属リードの端部の一方を前記ICチップの
前記パッドに接続し、前記金属リードの端部の他方をそ
の表面のみが外部に露出する形で前記ICチップと前記
金属リードを封止材によって封止したことにある。
【0015】この第4の発明によれば、上記第1の発明
であるIC封止パッケージを簡単に製造することができ
る。
【0016】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。図1は、本発明の第1実施形態に係
るIC封止パッケージの斜視図である。
【0017】このパッケージは、両端部上面にパッド1
aが配列形成されたICチップ1を有している。そのI
Cチップ1の上面には、断面が「コ」字形の金属リード
2がポリイミド膜3によって接着固定されている。
【0018】各金属リード2は、個々のパッド1aに対
応してこれよりチップ内側にそれぞれ配列され、その一
方の端部(下側)2aはICチップ1の上面に設けられ
たパッド1aにAu(金)ワイヤ4を介して接続されて
いる。そして、金属リード2のもう一方の端部(上側)
2bの表面のみが外部に露出する形で、ICチップ1及
び金属リード2が封止部材5によって封止されている。
ここで、金属リード2の上側端部2bは下側端部2aよ
りも短い寸法で形成され、Auワイヤ4を金属リード2
の下側端部2aの表面にボンディングする際に、ボンデ
ィングツールを支障なく接合部に下降できるようになっ
ている。
【0019】上記構造の本実施形態のIC封止パッケー
ジの製造方法としては、まず、パッド1aが配列形成さ
れたICチップ1を用意し、その上面に、パッド1aを
避けてポリイミド膜3を張設する。続いて、予めプレス
加工等により断面「コ」字形に加工された金属リード2
をICチップ1の各パッド1aより内側の所定位置に配
置し、例えば200〜300℃の温度で加熱してICチ
ップ1の上面に金属リード2を固着させる。このよう
に、ポリイミド膜3を用いることにより金属リード2を
ICチップ1の上面に容易に接着固定することができ
る。
【0020】その後、例えばネイルヘッド方式で各パッ
ド1aと各金属リード2の下側端部2aとをAuワイヤ
4を介して接続する。
【0021】そして、この状態のデバイスを、例えばト
ランスファーモールド法で樹脂封止する。すなわち、各
パッド1aと各金属リードとがAuワイヤ4で接続され
た状態の上記デバイスを専用成形機に取り付けられた金
型に装填し型締めを行う。さらに、既に成形温度(17
0℃程度)に加熱された金型に樹脂材料(例えばエポキ
シ樹脂)を装入して封止材5として硬化させる。このと
き、ICチップ1及び金属リード2が封止部材5によっ
て封止されるが、金属リード2の上側端部2bの表面の
みが外部に露出するようになる。
【0022】本実施形態では、各金属リード2がICチ
ップ1の個々のパッド1aより内側にそれぞれ配置され
ているため、パッケージの長さと幅をチップサイズまで
小さくすることができる。すなわち、金属リード2を無
視した状態でパッケージの外形寸法(長さ×幅)を決め
ることができ、また、パッケージの外形寸法(長さ×
幅)は、ICチップ1の大きさを小さくすることによ
り、これと同程度まで縮小することができる。
【0023】また、高さ方向のサイズについても、断面
「コ」字形の金属リード2の高さを低くすることによ
り、パッケージの薄型化傾向にも十分対応することがで
きる。その一例を図2に示す。
【0024】図2は、図1のIC封止パッケージを薄型
化した場合の一例を示す断面構造図であり、TSOP
(厚さ1mm)タイプに相当する例を表している。
【0025】図2に示すように、パッケージの厚さt1
を1mmとして薄型化する場合は、ICチップ1の厚さ
t2を0.3mmとしたとき、ICチップ1上方の封止
材5の厚さ(ICチップ1の上面からパッケージの上面
までの距離)t3は、0.45mmとなり、金属リード
2の高さもこれと同等になる。このとき、断面「コ」字
形の金属リード2の上側端部2b及び下側端部2aのそ
れぞれの厚さt4,t5を0.15mmとし、その間隙
t6も0.15mmとする。
【0026】また、ICチップ1下方の封止材5の厚さ
(ICチップ1の下面からパッケージの下面までの距
離)t7は、0.25mmとなる。
【0027】図3は、本発明の第2実施形態に係るIC
封止パッケージの斜視図であり、図1と共通の要素には
同一の符号が付されている。
【0028】本実施形態は、ICチップのパッドと金属
リードとを例えばバンプ構造で直接結線した例を示して
いる。
【0029】ICチップ1の両端部上面に設けられたパ
ッド1bには、図示しないがバンプが形成されている。
断面「コ」字形の金属リード11の下側端部11aはテ
ーパ状に形成されて前記パッド1bのバンプに直接接合
されている。また、金属リード11の上側端部2bの表
面のみが外部に露出する形で、ICチップ1及び金属リ
ード11が封止部材5よって封止されている。
【0030】本実施形態のパッケージの製造方法として
は、ICチップ1のパッド1bと金属リード11との接
続について、Auワイヤを用いずバンプにより直接結線
を行う点が、上記第1実施形態と異なり、その他は同じ
である。
【0031】本実施形態のパッケージによれば、ICチ
ップ1のパッド1bと金属リード11との接続をワイヤ
を介せず直接行うため、チップ幅の縮小されたパッケー
ジにも十分対応してパッケージの外径寸法を縮小するこ
とができる。
【0032】図4は、本発明の第3実施形態に係るIC
封止パッケージの斜視図であり、図1と共通の要素には
同一の符号が付されている。
【0033】本実施形態は、ICチップのパッドがチッ
プ上面中央部に設けられた例を示している。
【0034】ICチップ1の上面中央部には、バンプ
(図示しない)を有するパッド1cが形成され、そのパ
ッド1cには、バンプによって、断面「コ」字形の金属
リード21の下側端部21aが直接接合されている。こ
の各金属リード21は、交互にチップの左右方向に向き
を変えて配列され、金属リード21の上側端部21bの
表面のみが外部に露出する形で、ICチップ1及び金属
リード11が封止部材5よって封止されている。
【0035】この様な構造においても、上記第2実施形
態と同様の効果を得ることができる。
【0036】
【発明の効果】以上詳細に説明したように、第1及び第
の発明であるIC封止パッケージによれば、パッケー
ジの長さと幅をチップサイズまで小さくすることが可能
になる。すなわち、金属リードを無視した状態でパッケ
ージの外形寸法(長さ×幅)を決めることができる。ま
た、高さ方向のサイズについても、金属リードの高さを
低くすることにより、パッケージの薄型化傾向にも十分
対応することができる。これにより、ICチップをデザ
インするときに、パッケージの外形寸法からの制約なく
なるので、自由な設定が可能になる。
【0037】第の発明であるIC封止パッケージによ
れば、上記第1または第2の発明において、前記ICチ
ップの上面にポリイミド膜を設け、そのポリイミド膜に
よって前記金属リードを前記ICチップの上面に接着固
定したので、金属リードをICチップの上面に容易に接
着固定することが可能になる。
【0038】第の発明であるIC封止パッケージによ
れば、上記第1または第2の発明において、前記金属リ
ードと前記パッドとの接続は、ワイヤを介せず直接に接
合するようにしたので、チップ幅の小さいICチップに
も十分対応することが可能になる。
【0039】第の発明であるIC封止パッケージの製
造方法によれば、上記第1の発明のIC封止パッケージ
を簡単に製造することができる。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係るIC封止パッケー
ジの斜視図である。
【図2】図1のIC封止パッケージを薄型化した場合の
一例を示す断面構造図である。
【図3】本発明の第2実施形態に係るIC封止パッケー
ジの斜視図である。
【図4】本発明の第3実施形態に係るIC封止パッケー
ジの斜視図である。
【図5】従来のSOPの概略構成を示す斜視図である。
【符号の説明】
1 ICチップ 1a,1b,1c パッド 2,11,21 金属リード 2a,11a,21a 金属リード下側端部 2b,11b,21b 金属リード上側端部 3 ポリイミド膜 4 Au(金)ワイヤ 5 封止部材

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 一表面にパッドが形成されたICチップ
    と、少なくとも前記パッドを封止するように形成された
    封止材と、前記パッドと接続し一部表面のみが前記封止
    材の外部に露出した金属リードとを備えたIC封止パッ
    ケージであって、 前記ICチップは前記一表面にほぼ垂直な側面を有する
    立体であり、 前記金属リードは、前記ICチップの前記一表面と該一表面上の前記封止材
    の表面との間で且つ前記ICチップの各側面に接した面
    の内側のみに存在すると共に、前記パッドと密接して前
    記ICチップの側面方向に延設し、その延設端からチッ
    プ側面近傍で折り返されてチップ中心方向に延設し前記
    封止材の表面から露出した屈曲形状を成し、 前記パッド
    よりもチップ内側の前記一表面より立設したことを特徴
    とするIC封止パッケージ。
  2. 【請求項2】 前記封止材の外部に露出した金属リード
    の一部表面は、前記パッドよりもチップ内側に形成され
    たことを特徴とする請求項1に記載のIC封止パッケー
    ジ。
  3. 【請求項3】 前記ICチップの上面にポリイミド膜を
    設け、そのポリイミド膜によって前記金属リードを前記
    ICチップの上面に接着固定したことを特徴とする請求
    項1または請求項2の何れか一項に記載のIC封止パッ
    ケージ。
  4. 【請求項4】 前記金属リードと前記パッドとの接続
    は、ワイヤを介せず直接に結合することを特徴とする請
    求項1または請求項2の何れか一項に記載のIC封止パ
    ッケージ。
  5. 【請求項5】 上面にパッドが形成されたICチップを
    用意し、前記パッドと密接して前記ICチップの側面方向に延設
    し、その延設端からチップ側面近傍で折り返されてチッ
    プ中心方向に延設し前記封止材の表面から露出した屈曲
    形状を有する 金属リードを前記ICチップの前記パッド
    に対応させて該ICチップを上面内側に全て配置して接
    着し、 前記金属リードの端部の一方を前記ICチップの前記パ
    ッドに接続し、 前記金属リードの端部の他方をその表面のみが外部に露
    出する形で前記ICチップと前記金属リードを封止材に
    よって封止したことを特徴とするIC封止パッケージの
    製造方法。
JP25898896A 1996-09-30 1996-09-30 Ic封止パッケージ Expired - Fee Related JP3382097B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25898896A JP3382097B2 (ja) 1996-09-30 1996-09-30 Ic封止パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25898896A JP3382097B2 (ja) 1996-09-30 1996-09-30 Ic封止パッケージ

Publications (2)

Publication Number Publication Date
JPH10107198A JPH10107198A (ja) 1998-04-24
JP3382097B2 true JP3382097B2 (ja) 2003-03-04

Family

ID=17327801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25898896A Expired - Fee Related JP3382097B2 (ja) 1996-09-30 1996-09-30 Ic封止パッケージ

Country Status (1)

Country Link
JP (1) JP3382097B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3297387B2 (ja) 1998-11-20 2002-07-02 沖電気工業株式会社 半導体装置の製造方法
US6593648B2 (en) 2000-08-31 2003-07-15 Seiko Epson Corporation Semiconductor device and method of making the same, circuit board and electronic equipment

Also Published As

Publication number Publication date
JPH10107198A (ja) 1998-04-24

Similar Documents

Publication Publication Date Title
US5648682A (en) Resin-sealed semiconductor device and lead frame used in a resin-sealed semiconductor device
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
US7012325B2 (en) Ultra-thin semiconductor package device and method for manufacturing the same
US5770888A (en) Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package
JP4705784B2 (ja) イメージセンサデバイスの製造方法
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
KR20010093048A (ko) 반도체 장치 및 그 제조 방법
WO2000022676A1 (fr) Dispositif a semi-conducteur et procede de fabrication dudit dispositif
US7642638B2 (en) Inverted lead frame in substrate
JP3382097B2 (ja) Ic封止パッケージ
US8258611B2 (en) Leadframe structure for electronic packages
KR100373891B1 (ko) 반도체장치
US20080038872A1 (en) Method of manufacturing semiconductor device
JP2954108B2 (ja) 半導体装置およびその製造方法
KR100220244B1 (ko) 솔더 범프를 이용한 스택 패키지
JP2589520B2 (ja) 樹脂封止型半導体装置の製造方法
JP2001177007A (ja) 半導体装置及びその製造方法
JPH02278857A (ja) 樹脂封止型半導体装置
JP2681145B2 (ja) 樹脂封止半導体装置
JP2758677B2 (ja) 半導体装置及びその製造方法
KR100481927B1 (ko) 반도체패키지및그제조방법
JP2000277559A (ja) 半導体パッケージ及びその製造方法
JP2001015669A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH08181165A (ja) 半導体集積回路
JPH0693469B2 (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071220

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081220

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091220

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees