JP2000277559A - 半導体パッケージ及びその製造方法 - Google Patents

半導体パッケージ及びその製造方法

Info

Publication number
JP2000277559A
JP2000277559A JP11082989A JP8298999A JP2000277559A JP 2000277559 A JP2000277559 A JP 2000277559A JP 11082989 A JP11082989 A JP 11082989A JP 8298999 A JP8298999 A JP 8298999A JP 2000277559 A JP2000277559 A JP 2000277559A
Authority
JP
Japan
Prior art keywords
pellet
bonding
semiconductor package
substrate
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11082989A
Other languages
English (en)
Other versions
JP3510520B2 (ja
Inventor
Yoshitaka Narita
宜隆 成田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP08298999A priority Critical patent/JP3510520B2/ja
Publication of JP2000277559A publication Critical patent/JP2000277559A/ja
Application granted granted Critical
Publication of JP3510520B2 publication Critical patent/JP3510520B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 ２つのペレットを積層配置した場合の上、下
のペレットのサイズ制限を緩和することのできる半導体
パッケージ及びその製造方法を提供する。 【解決手段】 基板電極１８が設けられている素子搭載
基板１１上に下ペレット１２を搭載し、ボンディング部
の一部が下ペレット１２からはみ出るようにして下ペレ
ット１２上に上ペレット１３が積層状態に搭載されてい
る。上ペレット１３の下ペレット１２よりはみ出した部
分と、素子搭載基板１１との間に形成された空間には樹
脂１９が充填される。これにより、上ペレット１３のは
み出し部が固定され、該はみ出し部に変形が生じないよ
うにすることができ、ペレットの欠損が防止され、ま
た、超音波パワーの分散が防止される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
及びその製造方法に関し、特に、上下２つのペレットを
積層した構造の半導体パッケージ及びその製造方法に関
する。
【０００２】
【従来の技術】高演算速度のＬＳＩを回路基板に実装す
る場合、回路基板における配線長が信号遅延を招き、演
算速度を低下させる。そこで、特開昭６２−３５５２８
号公報に記載のように、１枚の回路基板上に第１のＬＳ
Ｉを実装した後、この第１のＬＳＩに第２のＬＳＩを向
かい合わせて両者をはんだバンプで接続する構成や、特
開平８−８８３１６号公報に記載のように、回路基板上
に第１のＬＳＩを搭載した後、この表面に樹脂封止を施
し、この封止樹脂を絶縁層にして第２のＬＳＩを積層状
態に実装し、ボンディング接続する構成が提案されてい
る。また、１枚の回路基板（素子搭載基板）上に第１の
ＬＳＩと第２のＬＳＩを密着状態に実装したスタックト
ＣＳＰ(Chip Size Package) も提案されている。これに
ついて以下に説明する。
【０００３】図６及び図７は、スタックトＣＳＰ構造の
従来の半導体パッケージを示す。素子搭載基板１上に
は、第１のＬＳＩである下ペレット２が実装され、この
下ペレット２上には、接着剤等を介して第２のＬＳＩで
ある上ペレット３が積層状態に実装されている。下ペレ
ット２には、両端部に複数個のボンディングパッド４が
設けられている。また、上ペレット３は、下ペレット２
のボンディングパッド４が露出可能なように、下ペレッ
ト２よりも小さいサイズに設定されている。そして、下
ペレット２と同様に上ペレット３にも複数個のボンディ
ングパッド５がボンディングパッド４と同じ方向に設け
られている。ボンディングパッド４とボンディングパッ
ド５と素子搭載基板１側をボンディングワイヤ６，７で
接続するために、素子搭載基板１上のボンディングパッ
ド４，５の近傍には、基板電極８が設けられている。
【０００４】
【発明が解決しようとする課題】しかし、従来の半導体
パッケージ及びその製造方法によると、特開昭６２−３
５５２８号公報では１枚の素子搭載基板に２つのＬＳＩ
を搭載した場合、素子搭載基板とのワイヤボンディング
は１つのＬＳＩに限定され、配線の自由度が制限され
る。また、特開平８−８８３１６号公報の半導体パッケ
ージでは、同一サイズのＬＳＩを封止樹脂を介して積層
し、かつ各々でワイヤボンディングを行っているため、
実装高さが大きくなり、小型化が図り難い。
【０００５】更に、図６及び図７の半導体パッケージで
は、上ペレット３は下ペレット２のボンディングパッド
４を隠さないサイズにする必要がある。そのため、ペレ
ットのサイズに厳しい制限が課され、ペレットの選択の
自由度が低いという問題がある。
【０００６】また、図８及び図９に示す様に上ペレット
が下ペレットより大きい場合、上ペレット３のボンディ
ングパッド５の下側部分に空間９が形成されるため、ボ
ンディングを行えない場合がある。つまり、ボンディン
グ時には、Ａｕボンディングボールをボンディングツー
ルでボンディングパッド５に押し付けながら超音波パワ
ーを付与し、ＡｌのボンディングパッドとＡｕのボンデ
ィングボールとの共晶を作るという工程が存在するが、
このとき、上ペレット３の下に空間があると、ボンディ
ングボールをボンディングツールによりボンディングパ
ッド５に押し付けた際、上ペレット３に欠損が生じる。
また、上ペレット３の張出部の下が固定されていないた
めに超音波パワーが分散し、ボンディング部に超音波パ
ワーが十分にかからず、ボンディング強度が弱くなると
いう問題が生じる。
【０００７】したがって、本発明は、２つのペレットを
積層配置した場合でも、上下のペレットのサイズの制限
を緩和することのできる半導体パッケージ及びその製造
方法の提供を目的とする。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、第１の特徴として、電極が設けられて
いる基板上に第１のペレットを搭載し、ボンディング部
の一部が前記第１のペレットからはみ出るようにして前
記第１のペレット上に第２のペレットを積層状態に搭載
し、前記電極と前記第１，第２のペレットのボンディン
グパッドとをボンディングワイヤで接続した半導体パッ
ケージにおいて、前記第２のペレットが前記第１のペレ
ットよりはみ出した部分と前記基板との間に形成された
空間に絶縁材が充填されていることを特徴とする半導体
パッケージを提供する。
【０００９】この構成によれば、前記第２のペレットが
前記第１のペレットよりはみ出した部分と前記基板との
間に形成された空間内に充填された絶縁材は、前記第１
のペレットよりはみ出した部分に対して充填された絶縁
材が補強部材として機能し、ボンディング時に前記第２
のペレット前記はみ出し部をボンディングツールが押圧
しても、前記はみ出し部に撓みが生ぜず、欠損を生じな
い。また、超音波パワーが分散することがないため、ボ
ンディング強度を弱くすることもない。
【００１０】上記の目的を達成するために、本発明は、
第２の特徴として、電極が設けられている基板上に第１
のペレットを搭載し、ボンディング部の一部が前記第１
のペレットからはみ出るようにして前記第１のペレット
上に第２のペレットを積層状態に搭載し、前記第１のペ
レットからはみ出た部分と前記基板との間に形成された
空間に絶縁材を充填又は介挿し、前記第１，第２のペレ
ットのそれぞれのボンディングパッドと前記基板上の前
記電極とをボンディングワイヤにより接続し、前記第
１，第２のペレット及び前記ボンディングワイヤによる
ボンディング部を樹脂封止することを特徴とする半導体
パッケージの製造方法を提供する。この方法によれば、
ペレットを搭載した後、前記第１のペレットからはみ出
た部と前記基板との間に形成された空間に充填された絶
縁材が前記はみ出し部の撓みを防止する補強材として機
能する。この結果、次のボンディング工程においてボン
ディングツールが前記はみ出し部を押圧しても、曲げに
よる欠損や超音波パワーの分散を生じることがない。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面をもとに説明する。 〔第１の実施の形態〕図１及び図２は本発明による半導
体パッケージを示す。素子搭載基板１１上には、第１の
ＬＳＩである下ペレット１２が実装されている。この下
ペレット１２上には、接着剤等を介して第２のＬＳＩで
ある上ペレット１３が積層状態に実装されている。この
２つのペレットは、一般に異なる機能を持つ素子になっ
ており、ほぼ１つ分のペレット面積によって２つのペレ
ットを実装できるため、高密度化を実現できる。
【００１２】下ペレット１２には、両端部に複数個のボ
ンディングパッド１４が設けられている。また、上ペレ
ット１３は、下ペレット１２のボンディングパッド１４
が露出可能なように、下ペレット１２よりも小さい幅に
設定されている。そして、下ペレット１２と同様に、上
ペレット１３にも複数個のボンディングパッド１５が、
ボンディングパッド１４と同じ側に設けられている。さ
らに、ボンディングパッド１４，１５と素子搭載基板１
１側とをボンディングワイヤ１６，１７で接続するため
に、素子搭載基板１１上のボンディングパッド１４，１
５のそれぞれの近傍には、複数の基板電極１８が設けら
れている。
【００１３】上ペレット１３は、下ペレット１２よりサ
イズが大きく、下ペレット１２の両側（ボンディングパ
ッド１４の非搭載辺）から突出している。したがって、
上ペレット１３のボンディングパッド１５が非搭載の両
辺部の下部には、空間が生じている。この空間内には、
熱硬化性のエポキシ樹脂等による樹脂１９が充填されて
いる。樹脂１９を充填する段階は、素子搭載基板１１に
下ペレット１２と上ペレット１３を搭載した後である。
この樹脂１９は、上ペレット１３の上記両辺部の固定部
材として機能する。さらに、ボンディングパッド１４，
１５と基板電極１８とをボンディングワイヤ１６，１７
で接続した後、素子搭載基板１１の全体及びボンディン
グワイヤ１６，１７を覆うようにして樹脂封止部２０が
設けられる。
【００１４】つまり、本実施例においては、素子搭載基
板１１上に下ペレット１２、上ペレット１３が積層配置
され、上ペレット１３が下ペレット１２からはみ出した
部分は、樹脂１９により固定されている。その結果、上
ペレット１３が下ペレット１２よりも大きく、上ペレッ
ト１３が下ペレット１２からはみ出した積層構造であっ
ても、必要にして十分な固定をすることができる。な
お、ボンディングワイヤ１６は、例えば、金などからな
る金属細線であり、さらに、樹脂１９は、熱硬化性のエ
ポキシ樹脂のほか、硬化性のある絶縁ペースト等の材料
を用いることもできる。
【００１５】次に、本発明の半導体装置の製造方法につ
いて、図３を参照して説明する。まず、基板電極１８が
所定の箇所に設けられた素子搭載基板１１を用意し、こ
の素子搭載基板１１の片面に絶縁ぺーストなどのペレッ
ト付け剤を用いて下ペレット１２を所定の位置に搭載す
る。ついで、絶縁性の接着剤ポリイミドテープ（あるい
は、ポリイミド系の接着剤等）を介して下ペレット１２
の上面に上ペレット１３を積層する。この状態では、図
３の（ａ）に示すように、上ペレット１３のボンディン
グパッド１４の非搭載辺は、下ペレット１２の両端部か
らはみ出し、この部分の下部には空間２１が形成されて
いる。
【００１６】ついで、図３の（ｂ）に示すように、空間
２１内にポッティング等の方法により、樹脂１９を充填
し、上ペレット１３と素子搭載基板１１の間に介在させ
る。その後、図３の（ｃ）に示すように、下ペレット１
２と上ペレット１３のそれぞれのボンディングパッド１
５，１６と、これらに対応する素子搭載基板１１上の基
板電極１８とを金等のボンディングワイヤ１６，１７に
より電気的に接続する。さらに、ボンディング後、下ペ
レット１２と上ペレット１３の表面、ボンディングワイ
ヤ１６、及びその周辺部を樹脂封止し、樹脂封止部２０
を形成する（図３の（ｄ））。ここで、樹脂封止部２０
の樹脂封止は、ディスペンサなどのポッティング装置を
用いたポッティングによって行ってもよいし、また、モ
ールド装置を用いたモールド技術によって行ってもよ
い。
【００１７】上記した本実施の形態によれば、下ペレッ
ト１２に積層された上ペレット１３の下ペレット１２か
らはみ出した部分には、樹脂１９が充填されているた
め、ボンディング時の荷重や振動によるペレット欠け、
或いは、ペレット支持が不十分なために生じるボンディ
ング強度不足のような不具合が防止される。これによ
り、下ペレット１２と上ペレット１３を積層する際のペ
レットサイズによる制限が緩和される。
【００１８】〔第２の実施の形態〕図４は本発明の半導
体装置の第２の実施の形態を示す。また、図５は図４の
実施の形態の製造方法の一工程における状態を示す。本
実施の形態においても、下ペレット１２と上ペレット１
３を素子搭載基板１１上に積層配置して構成される。第
１の実施の形態との相違点は、下ペレット１２と上ペレ
ット１３のボンディング時における上ペレットの固定方
法にある。
【００１９】まず、第１の実施の形態と同様に、素子搭
載基板１１の片面に下ペレット１２と上ペレット１３を
順次積層する。このとき、上ペレット１３の下ペレット
１２からはみ出している部位と素子搭載基板１１との間
には、空間２２が生じている。ついで、素子搭載基板１
１の基板電極１８が存在しない方向（ボンディングパッ
ド１４の非搭載辺の方向）から、スペーサ２３を空間２
２に挿入する。スペーサ２３は、空間２２の高さに等し
い厚さにする。これにより、上ペレット１３の端に位置
するボンディングパッド１５は、上ペレット１３の裏面
にスペーサ２３が介在して土台となり、押圧力が加わっ
ても変形が生じない。
【００２０】スペーサ２３は、ボンディングワイヤ１６
によりボンディングパッド１５と基板電極１８との間の
接続を行った後、半導体パッケージから取り除く。そし
て、下ペレット１２と上ペレット１３の表面、ボンディ
ングワイヤ１６、及びその周辺部を樹脂封止し、図３の
（ｄ）に示した様に、樹脂封止部２０を形成する。樹脂
封止部２０の樹脂封止は、ディスペンサなどのポッティ
ング装置を用いたポッティングや、モールド装置を用い
たモールド技術によって行うことができる。
【００２１】第２の実施の形態による半導体装置によれ
ば、第１の実施の形態と同様に、ボンディング作業時
に、下ペレット１２からはみ出した上ペレット１３のボ
ンディングパッド１５の部分がスペーサ２２により固定
されているので、ボンディング時における荷重や振動に
よるペレット欠け、或いは、ペレット支持が不十分なた
めに生じるボンディング強度不足のような不具合を防止
することができる。これにより、下ペレット１２、上ペ
レット１３のペレットサイズによる制限を緩和したペレ
ットの採用により積層構造の高密度実装が可能になる。
その結果、下ペレット１２及び上ペレット１３に採用す
る製品の選択肢が増え、自由度の高いスタックトＣＳＰ
を実現できる。
【００２２】以上、本発明の実施例に基づき具体的に説
明したが、本発明は前記実施例に限定されるものではな
く、その要旨を逸脱しない範囲で種々変更可能であるこ
とは言うまでもない。例えば、前記実施例で説明した半
導体装置は、下ペレット１２からはみ出した上ペレット
１３を固定する材質は樹脂に限定するものではなく、絶
縁ぺーストなどのような材料を使用することもできる。
【００２３】
【発明の効果】以上説明した通り、本発明の半導体パッ
ケージ及びその製造方法によれば、下ペレットに上ペレ
ットを、一部がはみ出した状態で積層した場合でも、は
み出し部分が絶縁材によって保持固定されているため、
ボンディング時における荷重、振動によるペレット欠
け、或いは、不十分なペレット支持により生じるボンデ
ィング強度不足等の不具合の発生を防止することができ
る。
【図面の簡単な説明】
【図１】本発明による半導体パッケージの第１の実施の
形態を示す平面図である。
【図２】図１の半導体パッケージの断面図である。
【図３】本発明の第１の実施の形態の製造工程を示す説
明図である。
【図４】本発明による半導体パッケージの第２の実施の
形態を示す平面図である。
【図５】図４の半導体パッケージの正面図である。
【図６】スタックトＣＳＰ構造の従来の半導体パッケー
ジを示す平面図である。
【図７】図６の半導体パッケージの正面図である。
【図８】上ペレットが下ペレットより大きい場合の半導
体パッケージを示す平面図である。
【図９】図８の半導体パッケージの正面図である。
【符号の説明】
１，１１ 素子搭載基板 ２，１２ 下ペレット ３，１３ 上ペレット ４，５，１４，１５ ボンディングパッド ６，７ ボンディングワイヤ ８，１８ 基板電極 １６，１７ ボンディングワイヤ １９ 樹脂 ２０ 樹脂封止部 ２１，２２ 空間 ２３ スペーサ

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 接続用の電極が設けられている基板上に
    第１のペレットを搭載し、ボンディング部の一部が前記
    第１のペレットからはみ出るようにして前記第１のペレ
    ット上に第２のペレットを積層状態に搭載し、前記電極
    と前記第１，第２のペレットのボンディングパッドとを
    ボンディングワイヤで接続した半導体パッケージにおい
    て、 前記第２のペレットが前記第１のペレットよりはみ出た
    部分と前記基板との間に形成された空間に絶縁材が充填
    されていることを特徴とする半導体パッケージ。
  2. 【請求項２】 前記絶縁材は、樹脂封止用の樹脂材とは
    異なる材料であることを特徴とする請求項１記載の半導
    体パッケージ。
  3. 【請求項３】 前記絶縁材は、樹脂又は絶縁ぺーストで
    あることを特徴とする請求項１又は２記載の半導体パッ
    ケージ。
  4. 【請求項４】 接続用の電極が設けられている基板上に
    第１のペレットを搭載し、 ボンディング部の一部が前記第１のペレットからはみ出
    るようにして前記第１のペレット上に第２のペレットを
    積層状態に搭載し、 前記第１のペレットからはみ出た部分と前記基板との間
    に形成された空間に絶縁材を充填又は介挿し、 前記第１，第２のペレットのそれぞれのボンディングパ
    ッドと前記基板上の前記電極とをボンディングワイヤに
    より接続し、 前記第１，第２のペレット及び前記ボンディングワイヤ
    によるボンディング部を樹脂封止することを特徴とする
    半導体パッケージの製造方法。
  5. 【請求項５】 前記絶縁材は、樹脂又は絶縁ぺーストで
    あることを特徴とする請求項４記載の半導体パッケージ
    の製造方法。
  6. 【請求項６】 前記絶縁材は、板状のスペーサであり、
    前記樹脂封止を行う前に除去することを特徴とする請求
    項４記載の半導体パッケージの製造方法。
JP08298999A 1999-03-26 1999-03-26 半導体パッケージ及びその製造方法 Expired - Fee Related JP3510520B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08298999A JP3510520B2 (ja) 1999-03-26 1999-03-26 半導体パッケージ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08298999A JP3510520B2 (ja) 1999-03-26 1999-03-26 半導体パッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2000277559A true JP2000277559A (ja) 2000-10-06
JP3510520B2 JP3510520B2 (ja) 2004-03-29

Family

ID=13789641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08298999A Expired - Fee Related JP3510520B2 (ja) 1999-03-26 1999-03-26 半導体パッケージ及びその製造方法

Country Status (1)

Country Link
JP (1) JP3510520B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031760A (ja) * 2001-07-11 2003-01-31 Nec Kyushu Ltd 半導体装置
US6621156B2 (en) 2001-01-24 2003-09-16 Nec Electronics Corporation Semiconductor device having stacked multi chip module structure
US7071543B2 (en) 2003-11-17 2006-07-04 Oki Electric Industry Co., Ltd. Semiconductor device and manufacturing method thereof
JP2008187207A (ja) * 2004-05-20 2008-08-14 Toshiba Corp 積層型電子部品

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621156B2 (en) 2001-01-24 2003-09-16 Nec Electronics Corporation Semiconductor device having stacked multi chip module structure
JP2003031760A (ja) * 2001-07-11 2003-01-31 Nec Kyushu Ltd 半導体装置
JP4633971B2 (ja) * 2001-07-11 2011-02-16 ルネサスエレクトロニクス株式会社 半導体装置
US7071543B2 (en) 2003-11-17 2006-07-04 Oki Electric Industry Co., Ltd. Semiconductor device and manufacturing method thereof
US7179686B2 (en) 2003-11-17 2007-02-20 Oki Electric Industry Co., Ltd. Manufacturing method of semiconductor device
JP2008187207A (ja) * 2004-05-20 2008-08-14 Toshiba Corp 積層型電子部品
JP4746646B2 (ja) * 2004-05-20 2011-08-10 株式会社東芝 積層型電子部品

Also Published As

Publication number Publication date
JP3510520B2 (ja) 2004-03-29

Similar Documents

Publication Publication Date Title
JP2914944B2 (ja) ボトムリードパッケージ
US5770888A (en) Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package
KR100445073B1 (ko) 듀얼 다이 패키지
KR100460063B1 (ko) 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법
US7723839B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
US5714405A (en) Semiconductor device
KR100984132B1 (ko) 반도체 패키지 및 그 실장방법
US20020149097A1 (en) Method and apparatus for package reduction in stacked chip and board assemblies
JP3301355B2 (ja) 半導体装置、半導体装置用ｔａｂテープ及びその製造方法、並びに半導体装置の製造方法
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH0722454A (ja) 半導体集積回路装置
JP3510520B2 (ja) 半導体パッケージ及びその製造方法
JPH10335368A (ja) ワイヤボンディング構造及び半導体装置
KR100788341B1 (ko) 칩 적층형 반도체 패키지
EP1627430B1 (en) An integrated circuit package employing a flexible substrate
JPH10335366A (ja) 半導体装置
JPH1140601A (ja) 半導体装置の構造
JP2716405B2 (ja) 半導体装置およびその製造方法
JP3954586B2 (ja) 半導体装置
JPH10335576A (ja) 複数のｉｃチップを備えた半導体装置の構造
KR100218335B1 (ko) 칩 사이즈 패키지
JP2971594B2 (ja) 半導体集積回路装置
JPH11204572A (ja) 半導体装置の実装構造体及びその製造方法
JP2005142284A (ja) 半導体装置
JPH03163858A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees