JP3954586B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP3954586B2
JP3954586B2 JP2004060690A JP2004060690A JP3954586B2 JP 3954586 B2 JP3954586 B2 JP 3954586B2 JP 2004060690 A JP2004060690 A JP 2004060690A JP 2004060690 A JP2004060690 A JP 2004060690A JP 3954586 B2 JP3954586 B2 JP 3954586B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
lead
semiconductor
long side
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004060690A
Other languages
English (en)
Other versions
JP2004193628A (ja
Inventor
正親 増田
環 和田
道昭 杉山
朋子 東野
隆文 西田
浩 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2004060690A priority Critical patent/JP3954586B2/ja
Publication of JP2004193628A publication Critical patent/JP2004193628A/ja
Application granted granted Critical
Publication of JP3954586B2 publication Critical patent/JP3954586B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]

Landscapes

  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体装置に関し、特に、二つの半導体チップを積層し、この二つの半導体チップを一つの樹脂封止体で封止する半導体装置に適用して有効な技術に関するものである。
記憶回路システムの大容量化を図る目的として、記憶回路システムが構成された二つの半導体チップを積層し、この二つの半導体チップを一つの樹脂封止体で封止する積層型半導体装置が提案されている。例えば、特開平７−５８２８１号公報にはＬＯＣ（Ｌead Ｏn Ｃhip)構造の積層型半導体装置が開示されている。また、特開平４−３０２１６５号公報にはタブ構造の積層型半導体装置が開示されている。
ＬＯＣ構造の積層型半導体装置は、表裏面（互いに対向する一主面及び他の主面）のうちの表面（一主面）である回路形成面に複数の電極が形成された第１半導体チップ及び第２半導体チップと、第１半導体チップの回路形成面に絶縁性フィルムを介在して接着固定されると共に、その回路形成面の電極に導電性のワイヤを介して電気的に接続される複数の第１リードと、第２半導体チップの回路形成面に絶縁性フィルムを介在して接着固定されると共に、その回路形成面の電極に導電性のワイヤを介して電気的に接続される複数の第２リードと、第１半導体チップ、第２半導体チップ、第１リードのインナー部、第２リードのインナー部及びワイヤ等を封止する樹脂封止体とを有する構成になっている。第１半導体チップ、第２半導体チップの夫々は、夫々の回路形成面を互いに対向させた状態で積層されている。第１リード、第２リードの夫々は、夫々の接続部を互いに重ね合わせた状態で接合されている。
タブ構造の積層型半導体装置は、タブ（ダイパッドとも言う）の表裏面（互いに対向する一主面及び他の主面）のうちの表面（一主面）に接着層を介して固定される第１半導体チップと、タブの裏面（他の主面）に接着層を介して固定される第２半導体チップと、第１半導体チップ、第２半導体チップのうち何れか一方の半導体チップの電極に導電性のワイヤを介して電気的に接続される複数の専用リードと、第１半導体チップ、第２半導体チップの夫々の電極に導電性のワイヤを介して電気的に接続される複数の共用リードと、第１半導体チップ、第２半導体チップ、専用リードのインナー部、共用リードのインナー部及びワイヤ等を封止する樹脂封止体とを有する構成になっている。第１半導体チップ、第２半導体チップの夫々の電極は、回路形成面において互いに対向する二つの長辺側に夫々の長辺に沿って形成されている。専用リード、共用リードの夫々は、半導体チップの二つの長辺の夫々の外側に配置されている。
特開平７−５８２８１号公報 特開平４−３０２１６５号公報
本発明者等は、積層型半導体装置の開発に先立ち、以下の問題点に直面した。
ＬＯＣ構造では二枚のリードフレームを用いて製造するため、製造コストが高くなる。一方、タブ構造では一枚のリードフレームで製造することができるが、ミラー反転回路パターンの半導体チップを用いる必要があるため、タブ構造においても製造コストが高くなる。タブ構造では、タブの表裏面に夫々の裏面が向い合うようにして二つの半導体チップを搭載するため、回路形成面の互いに対向する二つの長辺の夫々の辺側に電極を形成する場合、上側の半導体チップの電極に対して下側の半導体チップの電極が左右逆になる。
そこで、一辺側に電極が形成された二つの半導体チップを使用し、一方の半導体チップの一辺側が他方の半導体チップの一辺側に対して反対側に位置するように二つの半導体チップをタブの表裏面に搭載することにより、ミラー反転回路パターンの半導体チップが不要になるので、タブ構造における製造コストの低減化を図ることができる。
しかしながら、タブ構造では樹脂封止体の厚さが厚くなり、樹脂封止体の厚さが１．０〜１．１［ｍｍ］厚のＴＳＯＰ(Ｔhin Ｓmall Ｏutline Ｐackage)型で積層型半導体装置を構成することが困難である。即ち、タブ構造では、タブの表面及び裏面に半導体チップを搭載する構成になっていることから、上側の半導体チップと下側の半導体チップとの間にタブが存在し、上側の半導体チップの回路形成面から下側の半導体チップの回路形成面までの距離が増加するので、樹脂封止体の厚さが厚くなる。更に、タブの表面及び裏面に半導体チップを搭載する構成になっていることから、上側の半導体チップと下側の半導体チップとの間に二つの接着層が存在し、上側の半導体チップの回路形成面から下側の半導体チップの回路形成面までの距離が増加するので、樹脂封止体の厚さが厚くなる。本発明者等の検討によれば、半導体チップの厚さを０．１７２５〜０．２［ｍｍ］に薄くすることにより、樹脂封止体の厚さを１．０〜１．１［ｍｍ］以下にすることができるが、このような場合、半導体チップの機械的強度が低下するので、半導体チップに亀裂、破損等の不具合が発生し易くなる。特に、半導体ウエーハを複数のチップに分割するダイシング工程時や、タブに半導体チップを搭載するダイボンディング工程時に多発する。
また、タブ構造では、半導体チップの電極とワイヤとの接続不良が発生し易い。即ち、タブの表面及び裏面に半導体チップを搭載した後ではタブをヒートステージに接触させることが困難であるため、ヒートステージの熱が有効に伝達されず、半導体チップの電極とワイヤとの接続不良が発生し易い。
本発明の目的は、二つの半導体チップを積層し、この二つの半導体チップを一つの樹脂封止体で封止する半導体装置の薄型化を図ることが可能な技術を提供することにある。
また、前記半導体装置の歩留まりを高めることが可能な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
（１）本発明の参考例の半導体装置は、
樹脂封止体と、前記樹脂封止体の内部に位置し、平面が方形状で形成され、かつ表裏面のうちの表面においてその第１辺側にこの第１辺に沿って複数の電極が形成された第１半導体チップ及び第２半導体チップと、前記樹脂封止体の内外に亘って延在し、前記第１半導体チップの第１辺の外側に配置され、かつ前記第１半導体チップの各電極に導電性のワイヤを介して電気的に接続される複数の第１リードと、前記樹脂封止体の内外に亘って延在し、前記第１半導体チップの第１辺と対向する第２辺の外側に配置され、かつ前記第２半導体チップの各電極に導電性のワイヤを介して電気的に接続される複数の第２リードと、前記第１半導体チップ及び前記第２半導体チップを支持する支持リードとを有する半導体装置であって、
前記第１半導体チップ、第２半導体チップの夫々は、前記第１半導体チップの第２辺及び前記第２半導体チップの第１辺が前記第２リード側に向くように夫々の裏面同志を向い合わせた状態で互いに接着固定され、
前記支持リードは、前記第１半導体チップの表面又は前記第２半導体チップの表面に接着固定されている。
（２）前記（１）に記載の半導体装置において、前記第１半導体チップ、第２半導体チップの夫々は、前記第１半導体チップの電極が前記第２半導体チップの第１辺と対向する第２辺よりもその外側に位置し、前記第２半導体チップの電極が前記第１半導体チップの第２辺よりもその外側に位置するように夫々の位置をずらした状態で接着固定されている。
（３）前記（２）に記載の半導体装置において、前記第１半導体チップ、第２半導体チップの夫々は、前記第１半導体チップの第１辺と交わる第３辺がこの第３辺と同一側であって前記第２半導体チップの第１辺と交わる第３辺よりもその外側に位置し、前記第２半導体チップの第３辺と対向する第４辺がこの第４辺と同一側であって前記第１半導体チップの第３辺と対向する第４辺よりもその外側に位置するように夫々の位置をずらした状態で接着固定されている。
上述した（１）によれば、第１半導体チップと第２半導体チップとの間にはタブが存在しないので、第１半導体チップの表面から第２半導体チップの表面までの距離を縮小することができる。また、第１半導体チップと第２半導体チップとの間には一つの接着層しか存在しないので、第１半導体チップの表面から第２半導体チップの表面までの距離を縮小することができる。また、支持リードは第１半導体チップの表面又は第２半導体チップの表面に接着固定されているので、支持リードの厚さはワイヤのループ高さで相殺され、支持リードによる樹脂封止体の厚さへの影響はない。この結果、樹脂封止体の厚さを薄くすることができるので、半導体装置の薄型化を図ることができる。
上述した（２）によれば、ワイヤボンディング工程において、第１半導体チップの電極と対向する裏面の領域をヒートステージに直に接触させることができ、ヒートステージの熱が第１半導体チップの電極に有効に伝達されるので、第１半導体チップの電極とワイヤとの接続不良を低減することができる。また、第２半導体チップの電極と対向する裏面の領域をヒートステージに直に接触させることができ、ヒートステージの熱が第２半導体チップの電極に有効に伝達されるので、第１半導体チップの電極とワイヤとの接続不良を低減することができる。この結果、半導体装置の歩留まりを高めることができる。
上述した（３）によれば、ワイヤボンディング工程において、第１半導体チップの裏面とヒートステージとの接触面積が増加するので、ワイヤボンディング工程における第２半導体チップの加熱時間を短縮することができる。また、第２半導体チップの裏面とヒートステージとの接触面積が増加するので、ワイヤボンディング工程における第２半導体チップの加熱時間を短縮することができる。この結果、半導体装置の生産効率を高めることができる。
（４）本発明の半導体装置は、
樹脂封止体と、
前記樹脂封止体の内部に位置し、平面が方形状で形成され、かつ表裏面のうちの表面の第１辺側にこの第１辺に沿って複数の電極が形成された第１半導体チップ及び第２半導体チップと、
前記樹脂封止体の内外に亘って延在し、前記第１半導体チップの第１辺側に配置され、かつ前記第１半導体チップの各電極に導電性のワイヤを介して夫々電気的に接続される複数の第１リードと、
前記樹脂封止体の内外に亘って延在し、前記第１半導体チップの第１辺と対向する第２辺側に配置され、かつ前記第２半導体チップの各電極に導電性のワイヤを介して夫々電気的に接続される複数の第２リードと、
前記第１半導体チップを支持する第１支持リードと、
前記第２半導体チップを支持する第２支持リードとを有し、
前記第１半導体チップ、第２半導体チップの夫々は、前記第１半導体チップの第１辺及び前記第２半導体チップの第１辺と対向する第２辺が前記第１リード側に向くように夫々の裏面同志を向い合わせ、かつ前記第１半導体チップの第２辺が前記第２半導体チップの第１辺よりも外側に位置し、前記第２半導体チップの第２辺が前記第１半導体チップの第１辺よりも外側に位置するように夫々の位置をずらした状態で積層され、
前記第１支持リードは、前記第２半導体チップの第１辺の外側において前記第１半導体チップの裏面に接着固定され、
前記第２支持リードは、前記第１半導体チップの第１辺の外側において前記第２半導体チップの裏面に接着固定されている。
（５）本発明の半導体装置は、
樹脂封止体と、
前記樹脂封止体の内部に位置し、平面が方形状で形成され、かつ表裏面のうちの表面の第１辺側にこの第１辺に沿って複数の電極が形成された第１半導体チップ及び第２半導体チップと、
前記樹脂封止体の内外に亘って延在し、前記第１半導体チップの第１辺側に配置され、かつ前記第１半導体チップの各電極に導電性のワイヤを介して夫々電気的に接続される複数の第１リードと、
前記樹脂封止体の内外に亘って延在し、前記第１半導体チップの第１辺と対向する第２辺側に配置され、かつ前記第２半導体チップの各電極に導電性のワイヤを介して夫々電気的に接続される複数の第２リードと、
前記第１半導体チップを支持する第１支持リードと、
前記第２半導体チップを支持する第２支持リードとを有し、
前記第１半導体チップ、第２半導体チップの夫々は、前記第１半導体チップの第１辺及び前記第２半導体チップの第１辺と対向する第２辺が前記第１リード側に向くように夫々の裏面同志を向い合わせ、かつ前記第１半導体チップの第１辺が前記第２半導体チップの第２辺よりも外側に位置し、前記第２半導体チップの第１辺が前記第１半導体チップの第２辺よりも外側に位置するように夫々の位置をずらした状態で積層され、
前記第１支持リードは、前記第１半導体チップの表面に接着固定され、
前記第２支持リードは、前記第２半導体チップの表面に接着固定されている。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
本発明によれば、二つの半導体チップを積層し、この二つの半導体チップを一つの樹脂封止体で封止する半導体装置の薄型化を図ることができる。
また、本発明によれば、前記半導体装置の歩留まりを高めることができる。
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
（参考例１）
本参考例では、二方向リード配列構造であるＴＳＯＰ型の半導体装置に本発明を適用した例について説明する。
第１図は本発明の参考例１である半導体装置の樹脂封止体の上部を除去した状態の平面図であり、第２図は前記半導体装置の樹脂封止体の下部を除去した状態の底面図であり、第３図は第１図のＡ−Ａ線に沿う断面図であり、第４図は第１図のＢ−Ｂ線に沿う断面図である。なお、第１図及び第２図において、第１図に示す左側のリード群は第２図に示す右側のリード群と対応し、第１図に示す右側のリード群は第２図に示す左側のリード群と対応する。
第１図、第２図及び第３図に示すように、本参考例の半導体装置１は、半導体チップ４、半導体チップ５の夫々を上下に積層し、この半導体チップ４及び５を一つの樹脂封止体１２で封止した構成になっている。半導体チップ４、５の夫々は、夫々の表裏面（互いに対向する一主面及び他の主面）のうちの裏面同志（他の主面同志）を向い合わせた状態で積層されている。
半導体チップ４、５の夫々は同一の外形寸法で形成されている。また、半導体チップ４、５の夫々の平面形状は方形状で形成され、本参考例においては例えば長方形で形成されている。
半導体チップ４、５の夫々は、例えば、単結晶珪素からなる半導体基板及びこの半導体基板上に形成された多層配線層を主体とする構成になっている。この半導体チップ４、５の夫々には、記憶回路システムとして、例えばフラッシュメモリと呼称される６４メガビットのＥＥＰＲＯＭ（Ｅlectrically Ｅrasable Ｐrogrammable Ｒead Ｏnly Ｍemory)が構成されている。
半導体チップ４の表裏面（互いに対向する一主面及び他の主面）のうちの表面（一主面）である回路形成面４Ａにおいて、その互いに対向する二つの長辺のうちの一方の長辺４Ａ１側には、この一方の長辺４Ａ１に沿って複数の電極（ボンディングパッド）６が形成されている（第１図及び第３図参照）。この複数の電極６の夫々は、半導体チップ４の多層配線層のうちの最上層の配線層に形成されている。最上層の配線層はその上層に形成された表面保護膜（最終保護膜）で被覆され、この表面保護膜には電極６の表面を露出するボンディング開口が形成されている。
半導体チップ５の表裏面（互いに対向する一主面及び他の主面）のうちの表面（一主面）である回路形成面５Ａにおいて、その互いに対向する二つの長辺のうちの一方の長辺５Ａ１側には、この一方の長辺５Ａ１に沿って複数の電極６が形成されている（第２図及び第３図参照）。この複数の電極６の夫々は、半導体チップ５の多層配線層のうちの最上層の配線層に形成されている。最上層の配線層はその上層に形成された表面保護膜（最終保護膜）で被覆され、この表面保護膜には電極６の表面を露出するボンディング開口が形成されている。
半導体チップ４に構成されたフラッシュメモリの回路パターンは、半導体チップ５に構成されたフラッシュメモリの回路パターンと同一になっている。また、半導体チップ４の回路形成面４Ａに形成された電極６の配置パターンは、半導体チップ５の回路形成面５Ａに形成された電極６の配置パターンと同一になっている。即ち、半導体チップ４、半導体チップ５の夫々は、同一構造で構成されている。
樹脂封止体１２の平面形状は方形状で形成され、本参考例においては例えば長方形で形成されている。この樹脂封止体１２の互いに対向する二つの長辺のうちの一方の長辺側にはこの一方の長辺に沿って複数のリード１０Ａが配列され、他方の長辺側にはこの他方の長辺に沿って複数のリード１０Ｂが配列されている。複数のリード１０Ａの夫々は、樹脂封止体１２の内外に亘って延在し、半導体チップ４の長辺４Ａ１の外側に配置され、かつ半導体チップ４の各電極６に導電性のワイヤ１１を介して電気的に接続されている（第１図及び第３図参照）。複数のリード１０Ｂの夫々は、樹脂封止体１２の内外に亘って延在し、半導体チップ４の長辺４Ａ１と対向する他の長辺４Ａ２の外側に配置され、かつ半導体チップ５の各電極６に導電性のワイヤ１１を介して電気的に接続されている（第２図及び第３図参照）。
複数のリード１０Ａ、１０Ｂの夫々には端子名が付されている。ＶＣＣ端子は電源電位（例えば５［Ｖ］）に電位固定される電源電位端子である。ＶＳＳ端子は基準電位（例えば０［Ｖ］）に電位固定される基準電位端子である。Ｉ／Ｏ０端子〜Ｉ／Ｏ７端子はデータ入出力端子である。ＲＥＳ端子はリセット端子である。Ｒ／Ｂ端子はリーディ／ビズィ端子である。ＣＤＥ端子はコマンド・データ・イネーブル端子である。ＯＥ端子は出力イネーブル端子である。ＳＣ端子はシリアル・クロック端子である。ＷＥはライト・イネーブル端子である。ＣＥはチップ・イネーブル端子である。ＮＣ端子は空き端子である。
半導体チップ４、５の夫々は、半導体チップ４の他方の長辺４Ａ２及び半導体チップ５の一方の長辺５Ａ１がリード１０Ｂ側に向く（位置する）ように夫々の裏面同志を向い合わせた状態で接着層７を介在して互いに接着固定されている。即ち、半導体チップ４、５の夫々は、電極６が配列された夫々の辺が反対側に位置するように、夫々の裏面同志を向い合わせた状態で互いに接着固定されている。また、半導体チップ４、５の夫々は支持リード８に支持されている。支持リード８は、半導体チップ４の回路形成面４Ａに接着層９を介在して接着固定されている。
このことから、半導体チップ４と半導体チップ５との間にはタブが存在しないので、半導体チップ４の回路形成面４Ａから半導体チップ５の回路形成面５Ａまでの距離を縮小することができる。また、半導体チップ４と半導体チップ５との間には一つの接着層しか存在しないので、半導体チップ４の回路形成面４Ａから半導体チップ５の回路形成面５Ａまでの距離を縮小することができる。また、支持リード８は半導体チップ４の回路形成面４Ａに接着固定されているので、支持リード８の厚さは半導体チップ４の電極６とリード１０Ａとを電気的に接続するワイヤ１１のループ高さで相殺され、支持リード８による樹脂封止体１２の厚さへの影響はない。
半導体チップ４、５の夫々は、半導体チップ４の電極６が半導体チップ５の一方の長辺５Ａ１と対向する他方の長辺５Ａ２よりもその外側に位置し、半導体チップ５の電極６が半導体チップ４の他方の長辺４Ａ２よりもその外側に位置するように夫々の位置をずらした状態で接着固定されている。即ち、半導体チップ４、半導体チップ５の夫々は、電極６の配列方向に対して直行する方向に夫々の位置をずらした状態で接着固定されている。
リード１０Ａ及びリード１０Ｂは、樹脂封止体１２で封止されるインナー部（内部リード部）と樹脂封止体１２の外部に導出されるアウター部（外部リード部）とで構成され、アウター部は面実装型形状として例えばガルウィング形状に成形されている。
導電性のワイヤ１１としては例えば金（Ａｕ）ワイヤが用いられている。ワイヤ１１の接続方法としては、例えば熱圧着に超音波振動を併用したボンディング法を用いている。
樹脂封止体１２は、低応力化を図る目的として、例えば、フェノール系硬化剤、シリコーンゴム及びフィラー等が添加されたビフェニール系の樹脂で形成されている。この樹脂封止体１２は、大量生産に好適なトランスファモールディング法で形成されている。トランスファモールディング法は、ポット、ランナー、流入ゲート及びキャビティ等を備えたモールド金型を使用し、ポットからランナー及び流入ゲートを通してキャビティ内に樹脂を加圧注入して樹脂封止体を形成する方法である。
第３図において、半導体チップ４、５の夫々厚さは０．２４［ｍｍ］であり、接着層７の厚さは０．０１［ｍｍ］であり、リード１０Ａ及び１０Ｂの厚さは０．１２５［ｍｍ］であり、半導体チップ４の回路形成面４Ａからこの半導体チップ４の電極６とリード１０Ａとを電気的に接続するワイヤ１１の頂部までの高さ（ループ高さ）は０．１９［ｍｍ］であり、このワイヤ１１の頂部から樹脂封止体１１の上面までの間隔は０．０６５［ｍｍ］であり、樹脂封止体１２の厚さは１．０［ｍｍ］であり、樹脂封止体１２上面からリード（１０Ａ，１０Ｂ）の実装面までの高さは１．２０である。なお、図示していないが、半導体チップ５の回路形成面５Ａからこの半導体チップ５の電極６とリード１０Ｂとを電気的に接続するワイヤ１１の頂部までの高さは０．１９［ｍｍ］であり、このワイヤ１１の頂部から樹脂封止体１１の下面までの間隔は０．０６５［ｍｍ］である。
支持リード（吊りリード）８の上面はワイヤ１１の頂部よりも低くなっている。支持リード８は、第４図に示すように、半導体チップ４の互いに対向する二つの短辺４Ａ３及び４Ａ４を横切るように延在している。なお、第４図において、符号５Ａ３は半導体チップ５の互いに対向する二つの短辺のうちの一方の短辺であり、符号５Ａ４は他方の短辺である。
次に、半導体装置１の製造プロセスで用いられるリードフレームについて、第５図を用いて説明する。第５図はリードフレームの平面図である。なお、実際のリードフレームは複数の半導体装置を製造できるように多連構造になっているが、図面を見易くするため、第５図は一つの半導体装置が製造される一個分の領域を示している。
第５図に示すように、リードフレームＬＦ１は、枠体１４で規定された領域内に、複数のリード１０Ａ、複数のリード１０Ｂ、支持リード８等を配置した構成になっている。複数のリード１０Ａは、枠体１４の互いに対向する二つの長辺部分のうちの一方の長辺部分に沿って配列され、この一方の長辺部分と一体化されている。複数のリード１０Ｂは、枠体１４の互いに対向する二つの長辺部分のうちの他方の長辺部分に沿って配列され、この他方の長辺部分と一体化されている。支持リード８は、複数のリード１０Ａからなるリード群と、複数のリード１０Ｂからなるリード群との間に配置され、枠体１４と一体化されている。即ち、リードフレームＬＦ１は、二方向リード配列構造になっている。
複数のリード１０Ａの夫々は、樹脂封止体に封止されるインナー部と樹脂封止体の外部に導出されるアウター部とで構成され、タイバー１３を介して互いに連結されている。複数のリード１０Ｂの夫々は、樹脂封止体に封止されるインナー部と樹脂封止体の外部に導出されるアウター部とで構成され、タイバー１３を介して互いに連結されている。
リードフレームＬＦ１は、例えば鉄（Ｆｅ）−ニッケル（Ｎｉ）系の合金又は銅（Ｃｕ）若しくは銅系の合金からなる平板材にエッチング加工又はプレス加工を施して所定のリードパターンを形成することによって形成される。
次に、半導体装置１の製造方法について、第６図乃至第９図（断面図）を用いて説明する。
まず、リードフレームＬＦ１に一方の半導体チップ４を接着固定する。リードフレームＬＦ１と半導体チップ４との固定は、第６図に示すように、ヒートステージ２０に半導体チップ４を装着し、その後、半導体チップ４の回路形成面４Ａに例えば熱硬化性樹脂からなる接着剤を塗布して接着層９を形成し、その後、半導体チップ４の回路形成面４Ａに支持リード８をボンディングツール２１で圧着することによって行われる。
次に、半導体チップ４の電極６とリード１０Ａとを導電性のワイヤ１１で電気的に接続する。半導体チップ４の電極６とリード１０Ａとの接続は、第７図に示すように、ヒートステージ２２に半導体チップ４を装着し、その後、ヒートステージ２２にリード１０Ａ及びリード１０Ｂをフレーム押さえ部材２３で押さえ付けた状態で行なわれる。ワイヤ１１としては例えばＡｕワイヤを用いる。また、ワイヤ１１の接続方法としては例えば熱圧着に超音波振動を併用したボンディング法を用いる。
次に、半導体チップ４に半導体チップ５を接着固定する。半導体チップ４と半導体チップ５との固定は、第８図に示すように、ヒートステージ２３に半導体チップ４をその回路形成面４Ａを下にして装着し、その後、半導体チップ４の裏面に例えばＡｇペースト材からなる接着剤を塗布して接着層７を形成し、その後、半導体チップ４の裏面上に半導体チップ５をその裏面を下にして装着することによって行なわれる。この時、半導体チップ４の一方の長辺４Ａ１に対して半導体チップ５の一方の長辺５Ａ１が反対側に位置するように向きを揃えた状態で半導体チップ４、半導体チップ５の夫々の裏面同志を向い合わせて接着固定する。また、半導体チップ４の電極６が半導体チップ５の他方の長辺５Ａ２よりもその外側に位置し、半導体チップ５の電極６が半導体チップ４の他方の長辺４Ａ２よりもその外側に位置するように位置をずらした状態で半導体チップ４、半導体チップ５の夫々の裏面同志を向い合わせて接着固定する。なお、この工程において、半導体チップ４はその回路形成面４Ａを下にした状態でヒートステージ２３に装着されるので、ヒートステージ２３とワイヤ１１との接触を防止するため、ヒートステージ２３には窪み２３Ａが設けられている。
次に、半導体チップ５の電極６とリード１０Ｂとを導電性のワイヤ１１で電気的に接続する。半導体チップ５の電極６とリード１０Ｂとの接続は、第９図に示すように、半導体チップ５の回路形成面５Ａを上向きにしてヒートステージ２４に半導体チップ４及び半導体チップ５を装着し、その後、ヒートステージ２４にリード１０Ａ及びリード１０Ｂをフレーム押さえ部材２５で押えつけた状態で行なわれる。ワイヤ１１としては例えばＡｕワイヤを用いる。また、ワイヤ１１の接続方法としては例えば熱圧着に超音波振動を併用したボンディング法を用いる。この工程において、半導体チップ５の電極６と対向する裏面の領域が露出しているので、この裏面の領域に接触するように突出部２５Ｂをヒートステージ２４に設けておくことにより、半導体チップ５の電極６と対向する裏面の領域をヒートステージ２４に直に接触させることができる。即ち、半導体チップ４の電極６が半導体チップ５の他方の長辺５Ａ２よりもその外側に位置し、半導体チップ５の電極６が半導体チップ４の他方の長辺４Ａ２よりもその外側に位置するように位置をずらした状態で半導体チップ４、半導体チップ５の夫々の裏面同志を接着固定することにより、半導体チップ５の電極６と対向する裏面の領域をヒートステージ２４に直に接触させることができ、ヒートステージ２４の熱が半導体チップ５の電極６に有効に伝達されるので、半導体チップ５の電極６とワイヤ１１との接続不良を低減することができる。なお、この工程において、半導体チップ４はその回路形成面４Ａを下にした状態でヒートステージ２４に装着されるので、ヒートステージ２４とワイヤ１１との接触を防止するため、ヒートステージ２４には窪み２４Ａが設けられている。
次に、半導体チップ４、半導体チップ５、支持リード８、リード１０Ａのインナー部、リード１０Ｂのインナー部及びワイヤ１１等を樹脂で封止して樹脂封止体１２を形成する。樹脂封止体１２の形成はトランスファモールディング法で行う。
次に、リード１０Ａに連結されたタイバー１３及びリード１０Ｂに連結されたタイバー１３を切断し、その後、リード１０Ａ、リード１０Ｂの夫々のアウター部にメッキ処理を施し、その後、リードフレームＬＦ１の枠体１４からリード１０Ａ及び１０Ｂを切断し、その後、リード１０Ａ、１０Ｂの夫々のアウター部を面実装型形状として例えばガルウィング形状に成形し、その後、リードフレームＬＦ１の枠体１４から支持リード８を切断することにより、第１図、第２図及び第３図に示す半導体装置１がほぼ完成する。
このようにして構成された半導体装置１は、第１０図（要部断面図）に示すように、１つの回路システムを構成する電子装置の構成部品として実装基板３０に複数個実装される。半導体装置１は、同一機能のリードが対向して配置されているので、リード１０Ａとリード１０Ｂとを電気的に接続するための配線３１を直線的に引き回すことができる。また、半導体装置１のリード１０Ｂと他の半導体装置１のリード１０Ａとを電気的に接続するための配線３１を直線的に引き回すことができる。従って、実装基板３０の配線層数を低減することができるので、電子装置、例えばメモリーモジュール等の薄型化を図ることができる。
以上説明したように、本参考例によれば以下の効果が得られる。
（１）半導体チップ４、半導体チップ５の夫々は、半導体チップ４の他方の長辺４Ａ２及び半導体チップ５の一方の長辺５Ａ１がリード１０Ｂ側に向くように夫々の裏面同志を向い合わせた状態で互いに接着固定され、支持リード８は半導体チップ４の回路形成面４Ａに接着固定されている。
このことから、半導体チップ４と半導体チップ５との間にはタブが存在しないので、半導体チップ４の回路形成面４Ａから半導体チップ５の回路形成面５Ａまでの距離を縮小することができる。また、半導体チップ４と半導体チップ５との間には一つの接着層しか存在しないので、半導体チップ４の回路形成面４Ａから半導体チップ５の回路形成面５Ａまでの距離を縮小することができる。また、支持リード８は半導体チップ４の回路形成面４Ａに接着固定されているので、支持リード８の厚さはワイヤ１１のループ高さで相殺され、支持リード８による樹脂封止体１２の厚さへの影響はない。この結果、樹脂封止体１２の厚さを薄くすることができるので、半導体装置１の薄型化を図ることができる。
また、半導体チップ（４，５）の厚さを薄くすることなく、樹脂封止体１２の厚さを薄くすることができるので、歩留まりの高い薄型の半導体装置１を提供することができる。
また、樹脂封止体１２の厚さを薄くすることができるので、二つの半導体チップ（４，５）を積層し、この二つの半導体チップを一つの樹脂封止体１２で封止した半導体装置１をＴＳＯＰ型で構成することができる。
また、二枚のリードフレームを使用する必要がなく、更にミラー反転回路パターンの半導体チップを使用する必要がないので、半導体装置１の低コスト化及び薄型化を図ることができる。
（２）半導体チップ４、半導体チップ５の夫々は、半導体チップ４の電極６が半導体チップ５の他方の長辺５Ａ２よりもその外側に位置し、半導体チップ５の電極６が半導体チップ４の他方の長辺４Ａ２よりもその外側に位置するように夫々の位置をずらした状態で接着固定されている。
このことから、ワイヤボンディング工程において、半導体チップ５の電極６と対向する裏面の領域をヒートステージ２４に直に接触させることができ、ヒートステージ２４の熱が半導体チップ５の電極６に有効に伝達されるので、半導体チップ５の電極６とワイヤ１１との接続不良を低減することができる。この結果、半導体装置１の製造プロセス（組立プロセス）における歩留まりを高めることができる。
なお、本参考例では、半導体チップ４の回路形成面４Ａに支持リード８を接着固定した例について説明したが、支持リード８は、半導体チップ５の回路形成面５Ａに接着固定してもよい。この場合、支持リード８には、そのチップ固定部を半導体チップ５の回路形成面５Ａ側に位置させるための折り曲げ加工が施される。また、このような場合においても、支持リード８の厚さは、半導体チップ５の電極６とリード１０Ｂとを電気的に接続するワイヤ１１のループ高さで相殺されるので、支持リード８による樹脂封止体１２の厚さへの影響はない。
（参考例２）
第１１図は本発明の参考例２である半導体装置の樹脂封止体の上部を除去した状態の平面図であり、第１２図は第１１図のＣ−Ｃ線に沿う断面図であり、第１３図は第１１図のＤ−Ｄ線に沿う断面図である。
第１１図、第１２図及び第１３図に示すように、本参考例の半導体装置２は、前述の参考例１と基本的に同様の構成になっており、以下の構成が異なっている。
即ち、半導体チップ４、半導体チップ５の夫々は、半導体チップ４の一方の長辺４Ａ１と交わる一方の短辺４Ａ３がこの一方の短辺４Ａ３と同一側であって半導体チップ５の一方の長辺５Ａ１と交わる一方の短辺５Ａ３よりもその外側に位置し、半導体チップ５の一方の短辺５Ａ３と対向する他方の短辺５Ａ４がこの他方の短辺５Ａ４と同一側であって半導体チップ４の一方の短辺４Ａ３と対向する他方の短辺４Ａ４よりも外側に位置するように夫々の位置をずらした状態で接着固定されている。即ち、半導体チップ４、半導体チップ５の夫々は、電極６の配列方向に夫々の位置をずらした状態で接着固定されている。
また、半導体チップ４の一方の短辺４Ａ３及び半導体チップ５の一方の短辺５Ａ３の外側に配置された支持リード８Ａと、半導体チップ４の他方の短辺４Ａ４及び半導体チップ５の他方の短辺５Ａ４の外側に配置された支持リード８Ｂとを有し、支持リード８Ａは、半導体チップ５の一方の短辺５Ａ３の外側において半導体チップ４の裏面に接着層９を介在して接着固定され、支持リード８Ｂは、半導体チップ４の他方の短辺４Ａ４の外側において半導体チップ５の裏面に接着層９を介在して接着固定されている。
支持リード８Ａには、半導体チップ４の裏面側にそのチップ固定部を位置させるための折り曲げ加工が施され、支持リード８Ｂには、半導体チップ５の裏面側にそのチップ固定部を位置させるための折り曲げ加工が施されている。
このように構成された半導体装置２は、第１４図（平面図）に示すリードフレームＬＦ２を用いた製造プロセスで製造される。本参考例の半導体装置２の製造は、前述の参考例１で説明した製造方法と若干異なり、半導体チップ４、半導体チップ５の夫々を夫々の裏面同志を向い合わせた状態で接着固定し、支持リード８Ａ、支持リード８Ｂの夫々に半導体チップ４、半導体チップ５の夫々を接着固定した後、ワイヤボンディングを行う。支持リードと半導体チップとの固定は、支持リード８Ａと支持リード８Ｂとの間に、接着固定された半導体チップ４及び半導体チップ５を傾斜させて挿入することにより行うことができる。
ワイヤボンディング工程は、半導体チップ４の電極６とリード１０Ａとをワイヤ１１で電気的に接続し、その後、半導体チップ５の電極６とリード１０Ｂとをワイヤ１１で電気的に接続することによって行うが、半導体チップ４、半導体チップ５の夫々は、電極６の配列方向に夫々の位置をずらした状態で接着固定されているので、半導体チップ４の電極６とリード１０Ａとをワイヤ１１で接続する時、直ではないが、半導体チップ４の一方の短辺４Ａ３側の領域と対向する裏面の領域に支持リード８Ａを介在してヒートステージを接触させることができる。また、半導体チップ５の電極６とリード１０Ｂとをワイヤ１１で接続する時、直ではないが、半導体チップ５の他方の短辺５Ａ４側の領域と対向する裏面の領域に支持リード８Ｂを介在してヒートステージを接触させることができる。
このように、半導体チップ４、半導体チップ５の夫々は、半導体チップ４の一方の短辺４Ａ３が半導体チップ５の一方の短辺５Ａ３よりもその外側に位置し、半導体チップ５の他方の短辺５Ａ４が半導体チップ４の他方の短辺４Ａ４よりもその外側に位置するように夫々の位置をずらした状態で互いに接着固定され、支持リード８Ａは、半導体チップ５の一方の短辺５Ａ３外側において半導体チップ４の裏面に接着固定され、支持リード８Ｂは、半導体チップ４の他方の短辺４Ａ４の外側において半導体チップ５の裏面に接着固定されていることから、半導体チップ４と半導体チップ５との間にはタブが存在しないので、半導体チップ４の回路形成面４Ａから半導体チップ５の回路形成面５Ａまでの距離を縮小することができる。
また、半導体チップ４と半導体チップ５との間には一つの接着層しか存在しないので、半導体チップ４の回路形成面４Ａから半導体チップ５の回路形成面５Ａまでの距離を縮小することができる。
また、支持リード８Ａは半導体チップ５の一方の短辺５Ａ３よりもその外側に引き出された半導体チップ４の裏面に接着固定され、支持リード８Ｂは半導体チップ４の他方の短辺４Ａ４よりもその外側に引き出された半導体チップ５の裏面に接着固定されているので、支持リード８Ａ、８Ｂの夫々の厚さは半導体チップ４の回路形成面４Ａから半導体チップ５の回路形成面５Ａまでの厚さで相殺され、支持リード８Ａ、８Ｂによる樹脂封止体１２の厚さへの影響はない。
この結果、前述の参考例１と同様の効果が得られる。
また、半導体チップ４、半導体チップ５の夫々は、半導体チップ４の一方の長辺４Ａ１と交わる一方の短辺４Ａ３がこの一方の短辺４Ａ３と同一側であって半導体チップ５の一方の長辺５Ａ１と交わる一方の短辺５Ａ３よりもその外側に位置し、半導体チップ５の一方の短辺５Ａ３と対向する他方の短辺５Ａ４がこの他方の短辺５Ａ４と同一側であって半導体チップ４の一方の短辺４Ａ３と対向する他方の短辺４Ａ４よりも外側に位置するように夫々の位置をずらした状態で接着固定されていることから、ワイヤボンディング工程において、半導体チップ４の裏面とヒートステージ２４との接触面積が増加するので、ワイヤボンディング工程における半導体チップ４の加熱時間を短縮することができる。また、半導体チップ５の裏面とヒートステージ２４との接触面積が増加するので、ワイヤボンディング工程における半導体チップ５の加熱時間を短縮することができる。この結果、半導体装置２の生産効率を高めることができる。
（参考例３）
第１５図は本発明の参考例３である半導体装置の樹脂封止体の上部を除去した状態の平面図であり、第１６図は第１５図のＥ−Ｅ線に沿う断面図である。
第１５図、第１６図に示すように、本参考例の半導体装置３は、前述の参考例２と基本的に同様の構成になっており、以下の構成が異なっている。
即ち、支持リード８Ａは、半導体チップ４の回路形成面４Ａにおいてその一方の短辺４Ａ３側に接着固定され、支持リード８Ｂは、半導体チップ５の回路形成面５Ａにおいてその他方の短辺５Ａ４側に接着固定されている。
支持リード８Ａには折り曲げ加工が施されていないが、支持リード８Ｂには、半導体チップ５の回路形成面５Ａ側にそのチップ固定部を位置させるための折り曲げ加工が施されている。
このように構成された半導体装置３は、第１７図（平面図）に示すリードフレームＬＦ３を用いた製造プロセスで製造される。本参考例の半導体装置３の製造は、前述の参考例２で説明した製造方法と同様に、半導体チップ４、半導体チップ５の夫々を夫々の裏面同志を向い合わせた状態で接着固定し、支持リード８Ａ、支持リード８Ｂの夫々に半導体チップ４、半導体チップ５の夫々を接着固定した後、ワイヤボンディングを行う。支持リードと半導体チップとの固定は、支持リード８Ａと支持リード８Ｂとの間に、接着固定された半導体チップ４及び半導体チップ５を傾斜させて挿入することにより行うことができる。
ワイヤボンディング工程は、半導体チップ４の電極６とリード１０Ａとをワイヤ１１で電気的に接続し、その後、半導体チップ５の電極６とリード１０Ｂとをワイヤ１１で電気的に接続することによって行うが、半導体チップ４、半導体チップ５の夫々は、電極６の配列方向に夫々の位置をずらした状態で接着固定されており、支持リード８Ａは半導体チップ４の回路形成面４Ａにおいて一方の短辺４Ａ３側に接着固定され、支持リード８Ｂは半導体チップ５の回路形成面５Ａにおいて他方の短辺５Ａ４側に接着固定されているので、半導体チップ４の電極６とリード１０Ａとをワイヤ１１で接続する時、半導体チップ４の一方の短辺４Ａ３側の領域と対向する裏面の領域にヒートステージを直に接触させることができる。また、半導体チップ５の電極６とリード１０Ｂとをワイヤ１１で接続する時、半導体チップ５の他方の短辺５Ａ４側の領域と対向する裏面の領域にヒートステージを直に接触させることができる。
このように、支持リード８Ａは、半導体チップ４の回路形成面４Ａにおいてその一方の短辺４Ａ３側に接着固定され、支持リード８Ｂは、半導体チップ５の回路形成面５Ａにおいてその他方の短辺５Ａ４側に接着固定されていることから、半導体チップ４と半導体チップ５との間にはタブが存在しないので、半導体チップ４の回路形成面４Ａから半導体チップ５の回路形成面５Ａまでの距離を縮小することができる。
また、半導体チップ４と半導体チップ５との間には一つの接着層しか存在しないので、半導体チップ４の回路形成面４Ａから半導体チップ５の回路形成面５Ａまでの距離を縮小することができる。
また、支持リード８Ａは、半導体チップ４の回路形成面４Ａにおいてその一方の短辺４Ａ３側に接着固定され、支持リード８Ｂは、半導体チップ５の回路形成面５Ａにおいてその他方の短辺５Ａ４側に接着固定されているので、支持リード８Ａの厚さは半導体チップ４の電極６とリード１０Ａとを電気的に接続するワイヤ１１のループ高さで相殺され、支持リード８Ｂの厚さは半導体チップ５の電極６とリード１０Ｂとを電気的に接続するワイヤ１１のループ高さで相殺される。従って、支持リード８Ａ、８Ｂによる樹脂封止体１２の厚さへの影響はない。この結果、前述の参考例２と同様の効果が得られる。
なお、前述の参考例１においても、本参考例３と同様に、電極６の配列方向に位置をずらした状態で半導体チップ４、半導体チップ５の夫々の裏面同志を接着固定してもよい。この場合においても、本参考例３と同様に、半導体チップ４の裏面とヒートステージとの接触面積が増加するので、ワイヤボンディング工程における半導体チップ４の加熱時間を短縮することができる。また、半導体チップ５の裏面とヒートステージとの接触面積が増加するので、ワイヤボンディング工程における半導体チップ５の加熱時間を短縮することができる。
（参考例４）
第１８図は本発明の参考例４である半導体装置の樹脂封止体の上部を除去した状態の平面図であり、第１９図は前記半導体装置の断面図である。
第１８図及び第１９図に示すように、本参考例の半導体装置３０は、基本的に前述の参考例１と同様の構成になっており、以下の構成が異なっている。
即ち、半導体チップ４の回路形成面４Ａ上における樹脂封止体１２の樹脂厚が半導体チップ５の回路形成面５Ａ上における樹脂封止体１２の樹脂厚よりも薄くなるように、半導体チップ４の外側に位置する支持リード８の一部分８Ｘに折り曲げ加工が施されている。このような折り曲げ加工を施す理由は、後で詳細に説明するが、トランスファモールディング法に基づいて樹脂封止体１２を形成する際、モールド金型（成形金型）のキャビティ内に加圧注入された樹脂の流動によって生じる半導体チップの上下方向（積層方向）の変動を抑制するためである。
本参考例の半導体装置３０は、前述の参考例１と同様に、２本の支持リード８を有する構成になっている。二本の支持リード８の夫々は、樹脂封止体１２の互いに対向する二つの短辺のうちの一方の短辺から他方の短辺に向って延在し、半導体チップ４の回路形成面４Ａの互いに対向する二つの短辺を横切っている。二本の支持リード８のうち、一方の支持リード８のチップ固定部は半導体チップ４の一方の長辺４Ａ１側において接着層９を介在して接着固定され、他方の支持リード８のチップ固定部は半導体チップ４の他方の長辺４Ａ２側において接着層９を介在して接着固定されている。即ち、一方の支持リード８と他方の支持リード８との間には、支持リードと半導体チップとを接着固定するための接着層が設けられていない。
ところで、接着層は、接着層に含まれた水分が製品完成後の環境試験である温度サイクル試験時の熱や実装基板に半導体装置を半田付け実装する時の半田リフロー熱によって気化膨張し、樹脂封止体に亀裂をもたらす所謂パッケージ・クラックの要因となるため、出来るだけ小さい面積で支持リードと半導体チップとの接着固定を行うことが望ましい。タブに半導体チップを接着固定する場合、タブの大きさに律則されるが、一般的に接着層の面積が支持リードの場合と比較して広くなるため、タブによる半導体チップの支持は望ましくない。従って、本参考例のように、支持リード８に半導体チップ４が接着固定された構成にすることにより、信頼性の高い薄型の半導体装置を提供することができる。
次に、半導体装置３０の製造について、第２０図乃至第２５図を用いて説明する。第２０図は半導体装置の製造に用いられるリードフレームの平面図であり、第２１図乃至第２５図は製造方法を説明するための断面図である。なお、実際のリードフレームは複数の半導体装置を製造できるように多連構造になっているが、図面を見易くするため、第２０図は一つの半導体装置が製造される一個分の領域を示している。
まず、リードフレームＬＦ４に一方の半導体チップ４を接着固定する。リードフレームＬＦ４と半導体チップ４との固定は、第２１図に示すように、ヒートステージ３１に半導体チップ４を装着し、その後、半導体チップ４の回路形成面４Ａに例えば熱硬化性樹脂からなる接着剤を塗布して接着層９を形成し、その後、半導体チップ４の回路形成面４Ａに支持リード８をボンディングツール３２で熱圧着することによって行われる。この時、半導体チップ４の一方の長辺４Ａ１がリード１０Ａ側（互いに対向する二つのリード群のうちの一方のリード群側）に位置するように半導体チップ４の向きを合わせた状態で行う。
なお、両面（表面及び裏面）に接着層が設けられた絶縁性の樹脂フィルムを用いて接着層９を形成してもよいが、この場合、接着剤を塗布して接着層９を形成する場合に比べて接着層９が厚くなるため、半導体装置の薄型化には若干不利である。
次に、半導体チップ４の裏面が上向きとなるようにリードフレームＬＦ４を反転させた後、半導体チップ４に半導体チップ５を接着固定する。半導体チップ４と半導体チップ５との固定は、第２２図に示すように、ヒートステージ３３と半導体チップ４の回路形成面４Ａとが向かい合う状態でヒートステージ３３に半導体チップ４を装着し、その後、半導体チップ４の裏面に例えばＡｇペースト材からなる接着剤を塗布して接着層７を形成し、その後、半導体チップ４の裏面と半導体チップ５の裏面とが向い合う状態で半導体チップ４の裏面上に半導体チップ５を装着することによって行なわれる。この時、半導体チップ５の一方の長辺５Ａ１がリード１０Ｂ側（互いに対向する二つのリード群のうちの他方のリード群側）に位置するように半導体チップ５の向きを合わせた状態で行う。また、半導体チップ４の一方の長辺４Ａ１が半導体チップ５の他方の長辺５Ａ２よりも外側に位置し、半導体チップ５の一方の長辺５Ａ１が半導体チップ４の他方の長辺４Ａ２よりも外側に位置するように夫々の位置をずらした状態（半導体チップ４の一方の長辺４Ａ１と半導体チップ５の一方の長辺５Ａ１とが互いに遠ざかる方向に位置をずらした状態）で行う。半導体チップ４と半導体チップ５の位置ずれ量は、半導体チップ４の電極６が半導体チップ５の他方の長辺５Ａ２よりも外側に位置し、半導体チップ５の電極６が半導体チップ４の他方の長辺４Ａ２よりも外側に位置する程度が望ましい。
なお、両面に接着層が設けられた絶縁性の樹脂フィルムを用いて接着層７を形成してもよいが、この場合、接着剤を塗布して接着層７を形成する場合に比べて接着層７が厚くなるため、半導体装置の薄型化には若干不利である。
次に、半導体チップ４の回路形成面４Ａが上向きとなるようにリードフレームＬＦ４を反転させた後、半導体チップ４の電極６とリード１０Ａとを導電性のワイヤ１１で電気的に接続する。半導体チップ４の電極６とリード１０Ａとの接続は、第２３図に示すように、ヒートステージ３４と半導体チップ５の回路形成面５Ａとが向い合う状態でヒートステージ３４に半導体チップ４及び５を装着して行う。ワイヤ１１としては例えばＡｕワイヤを用いる。また、ワイヤ１１の接続方法としては、例えば熱圧着に超音波振動を併用したボールボンディング（ネイルヘッドボンディング）法を用いる。
この工程において、半導体チップ４の回路形成面４Ａの一方の長辺４Ａ１側における領域と対向する裏面の領域が露出しているので、この裏面の領域に接触するように突出部３４Ｂをヒートステージ３４に設けておくことにより、半導体チップ４の裏面の領域をヒートステージ３４に直に接触させることができる。
即ち、半導体チップ４の一方の長辺４Ａ１が半導体チップ５の他方の長辺５Ａ２よりも外側に位置し、半導体チップ５の一方の長辺５Ａ１が半導体チップ４の他方の長辺４Ａ２よりも外側に位置するように位置をずらした状態で半導体チップ４、半導体チップ５の夫々の裏面同志を接着固定することにより、半導体チップ４の裏面の領域をヒートステージ３４に直に接触させることができ、ヒートステージ３４の熱が半導体チップ４の電極６に有効に伝達されるので、半導体チップ４の電極６とワイヤ１１との接続不良を低減することができる。
なお、この工程において、半導体チップ５はその回路形成面５Ａを下にした状態でヒートステージ３４に装着されるので、半導体チップ５の電極６とヒートステージ３４との接触を防止するため、ヒートステージ３４には窪み３４Ａが設けられている。
次に、半導体チップ５の回路形成面５Ａが上向きとなるようにリードフレームＬＦ４を反転させた後、半導体チップ５の電極６とリード１０Ｂとを導電性のワイヤ１１で電気的に接続する。半導体チップ５の電極６とリード１０Ｂとの接続は、第２４図に示すように、ヒートステージ３５と半導体チップ４の回路形成面４Ａとが向い合う状態でヒートステージ３５に半導体チップ４及び５を装着して行う。ワイヤ１１としては例えばＡｕワイヤを用いる。また、ワイヤ１１の接続方法としては、例えば熱圧着に超音波振動を併用したボールボンディング法を用いる。
この工程において、半導体チップ５の回路形成面５Ａの一方の長辺５Ａ１側における領域と対向する裏面の領域が露出しているので、この裏面の領域に接触するように突出部３５Ｂをヒートステージ３５に設けておくことにより、半導体チップ５の裏面の領域をヒートステージ３５に直に接触させることができる。
即ち、半導体チップ４の一方の長辺４Ａ１が半導体チップ５の他方の長辺５Ａ２よりも外側に位置し、半導体チップ５の一方の長辺５Ａ１が半導体チップ４の他方の長辺４Ａ２よりも外側に位置するように位置をずらした状態で半導体チップ４、半導体チップ５の夫々の裏面同志を接着固定することにより、半導体チップ５の裏面の領域をヒートステージ３５に直に接触させることができ、ヒートステージ３５の熱が半導体チップ５の電極６に有効に伝達されるので、半導体チップ５の電極６とワイヤ１１との接続不良を低減することができる。
また、ここまでの工程において、半導体チップ４の電極６とリード１０Ａとをワイヤ１１で電気的に接続する第１ワイヤボンディング工程と、半導体チップ５の電極６とリード１０Ｂとをワイヤ１１で電気的に接続する第２ワイヤボンディング工程は、半導体チップ４に半導体チップ５を接着固定してチップ積層体を形成するチップボンディング工程の後に行っている。前述の参考例１では、チップ積層体を形成するチップボンディング工程の前に第１ワイヤボンディング工程を実施しているため、第１ワイヤボンディング工程で接続処理されたワイヤ１１がチップボンディング工程において変形するといった不具合が発生し易いが、本参考例ではチップボンディング工程の後に第１及び第２ワイヤボンディング工程を実施しているため、チップボンディング工程において発生するワイヤ変形を実質的に排除することができる。
なお、この工程において、半導体チップ４はその回路形成面４Ａを下にした状態でヒートステージ３５に装着されるので、ヒートステージ３５とワイヤ１１との接触を防止するため、ヒートステージ３５には窪み３５Ａが設けられている。
次に、半導体チップ４の回路形成面４Ａが上向きとなるようにリードフレームＬＦ４を反転させた後、第２５図に示すように、リードフレームＬＦ４をトランスファモールディング装置のモールド金型３６の上型３６Ａと下型３６Ｂとの間に位置決めする。この時、上型３６Ａ及び下型３６Ｂによって形成されるキャビティ３７の内部には、半導体チップ４、５、リード１０Ａのインナー部、リード１０Ｂのインナー部、支持リード８及びワイヤ１１等が配置される。
次に、モールド金型３６のポットからランナー及び流入ゲート３８等を通してキャビティ３７内に流動性の樹脂（溶融樹脂）を加圧注入して樹脂封止体１２を形成する。半導体チップ４、５、リード１０Ａのインナー部、リード１０Ｂのインナー部、支持リード８及びワイヤ１１等は、樹脂封止体１２によって封止される。樹脂としては、例えば、フェノール系硬化剤、シリコーンゴム及びフィラー等が添加されたビフェニール系の熱硬化性樹脂を用いる。
ところで、リードのアウター部は、実装基板に半導体装置を実装する時の熱膨張によって生じた応力や実装後の実装基板の反りによって生じた応力を吸収して緩和する作用を兼ね備えている。この応力緩和作用は、半導体装置の薄型化に伴い、樹脂封止体から突出するリードの突出部から実装基板までの距離が短くなるに従って衰退するため、半導体装置の薄型化においては、樹脂封止体の厚さ方向における中心（樹脂封止体の厚さの１／２水平面）よりも上側にリードの突出部を位置させ、リードの突出部から実装基板までの距離を出来るだけ長くすることが望ましい。そこで、本参考例の半導体装置３０においても、樹脂封止体１２の厚さ方向における中心よりも上側にリード（１０Ａ，１０Ｂ）の突出部を位置させている。
このような構造は、第２５図に示すように、キャビティ３７の厚さ方向における中心（キャビティの厚さの１／２水平面）よりも上側にリードフレームＬＦ４を位置させることにより可能であるが、キャビティ３７の厚さ方向における中心よりも上側にリードフレームＬＦ４を位置させた場合、流入ゲート３８としてはリードフレームの上側及び下側からキャビティ内に樹脂を注入する上下ゲート（センターゲートとも言う）の採用が困難になるため、リードフレームＬＦ４の下側から樹脂を注入する下ゲートの採用が余儀無くされる。
一方、キャビティ３７内への樹脂の未充填、即ちボイドの発生を抑制するためには、半導体チップ４の回路形成面４Ａからこの回路形成面４Ａと対向するキャビティ３７の内壁面までの第１距離と、半導体チップ５の回路形成面５Ａからこの回路形成面５Ａと対向するキャビティ３７の内壁面までの第２距離を同一にすることが望ましいが、下ゲートを採用して厚さが１［ｍｍ］以下の樹脂封止体１２を形成する場合、半導体チップ４の回路形成面４Ａ側の方が半導体チップ５の回路形成面５Ａ側よりも先に樹脂の充填が完了するため、半導体チップ４の回路形成面４Ａ側に充填された樹脂によって半導体チップ（４，５）が下方に押し下げられ、半導体チップ５、ワイヤ１１等が樹脂封止体１２から露出する不具合が生じ易く、歩留まりの低下を招く要因となる。
この半導体チップ（４，５）の上下方向の変動は、第１距離（半導体チップ４の回路形成面４Ａからキャビティ３７の内壁面までの距離）を第２距離（半導体チップ５の回路形成面５Ａからキャビティ３７の内壁面までの距離）よりも小さくすることによって抑制することが可能であるため、本参考例では、第１距離が第２距離よりも小さくなるように、即ち半導体チップ４の回路形成面４Ａ上における樹脂封止体１２の樹脂厚が半導体チップ５の回路形成面５Ａ上における樹脂厚よりも薄くなるように、支持リード８の一部分８Ｘに折り曲げ加工を施している。
次に、モールド金型３６からリードフレームＬＦ４を取り出し、その後、リード１０Ａに連結されたタイバー１３及びリード１０Ｂに連結されたタイバー１３を切断し、その後、リードフレームＬＦ４の枠体１４からリード１０Ａ、１０Ｂの夫々のアウター部を切断し、その後、リード１０Ａ、１０Ｂの夫々のアウター部を面実装型形状の一つである例えばガルウィング形状に成形し、その後、リードフレームＬＦ４の枠体１４から支持リード８を切断することにより、第１８図及び第１９図に示す半導体装置３０がほぼ完成する。
なお、リードフレームＬＦ４は、リードフレームＬＦ４に半導体チップ４を固定する第１チップボンディング装置において、第２６図に示すように、ローダ部に装着されたカセット治具３９Ａからアンローダ部に装着されたカセット治具３９Ｂに収納される。また、リードフレームＬＦ４は、半導体チップ４に半導体チップ５を固定する第２チップボンディング装置において、第２７図（模式図）に示すように、ローダ部に装着されたカセット治具３９Ｂからアンローダ部に装着されたカセット治具３９Ｃに収納される。また、リードフレームＬＦ４は、半導体チップ４の電極６とリード１０Ａとをワイヤ１１で電気的に接続する第１ワイヤボンディング装置において、第２８図に示すように、ローダ部に装着されたカセット治具３９Ｃからアンローダ部に装着されたカセット治具３９Ｄに収納される。また、リードフレームＬＦ４は、半導体チップ５の電極６とリード１０Ｂとをワイヤ１１で電気的に接続する第２ワイヤボンディング装置において、第２９図に示すように、ローダ部に装着されたカセット治具３９Ｄからアンローダ部に装着されたカセット治具３９Ｅに収納される。
第１チップボンディング装置のアンローダ部に装着されたカセット治具３９ＢはリードフレームＬＦ４を収納した後、第２チップボンディング装置のローダ部に装着されるが、この時、カセット治具３９Ｂの上下を反転させて装着することにより、第２チップボンディング工程におけるリードフレームＬＦ４の反転を容易に行うことができる。
また、第２チップボンディング装置のアンローダ部に装着されたカセット治具３９ＣはリードフレームＬＦ４を収納した後、第１ワイヤボンディング装置のローダ部に装着されるが、この時、カセット治具３９Ｃの上下を反転させて装着することにより、第１ワイヤボンディング工程におけるリードフレームＬＦ４の反転を容易に行うことができる。
また、第１ワイヤボンディング装置のアンローダ部に装着されたカセット治具３９ＤはリードフレームＬＦ４を収納した後、第２ワイヤボンディング装置のローダ部に装着されるが、この時、カセット治具３９Ｄの上下を反転させて装着することにより、第２ワイヤボンディング工程におけるリードフレームＬＦ４の反転を容易に行うことができる。
このように、本参考例によれば、以下の効果が得られる。
（１）一方の支持リード８のチップ固定部は、半導体チップ４の一方の長辺４Ａ１側において接着固定され、他方の支持リード８のチップ固定部は、半導体チップ４の他方の長辺４Ａ２側において接着固定されている。
このような構成にすることにより、支持リード８に半導体チップ４を接着固定するための接着層９の面積を小さくすることができるので、接着層９に吸収された水分の気化膨張によって生じるパッケージクラックを抑制することができる。この結果、半導体装置３０の信頼性を高めることができる。
（２）半導体チップ４の回路形成面４Ａ上における樹脂封止体１２の樹脂厚が半導体チップ５の回路形成面５Ａ上における樹脂厚よりも薄くなるように、支持リード８の一部分８Ｘに折り曲げ加工が施されている。
このような構成にすることにより、トランスファモールディング法に基づいて厚さが１［ｍｍ］以下の樹脂封止体１２を形成する際、キャビティ３７の厚さ方向における中心よりも上側にリードフレームＬＦ４を位置させるために下ゲートを採用しても、キャビティ３７内に加圧注入された樹脂の流動によって生じる半導体チップ（４，５）の上下方向の変動を抑制することができるので、半導体チップ５、ワイヤ１１等が樹脂封止体１２から露出する不具合を抑制することができる。この結果、半導体装置３０の歩留まりを高めることができる。
（３）半導体装置３０の製造において、半導体チップ４に半導体チップ５を接着固定するチップボンディング工程の後に、半導体チップ４の電極６とリード１０Ａとをワイヤ１１で電気的に接続する第１ワイヤボンディング工程と、半導体チップ５の電極６とリード１０Ｂとをワイヤ１１で電気的に接続する第２ワイヤボンディング工程を行う。
これにより、チップボンディング工程において発生するワイヤ変形を実質的に排除することができるので、半導体装置３０の歩留まりを高めることができる。
（参考例５）
第３０図は本発明の参考例５である半導体装置の樹脂封止体の上部を除去した状態の平面図であり、第３１図は前記半導体装置の断面図である。
第３０図及び第３１図に示すように、本参考例の半導体装置４０は、基本的に前述の参考例１と同様の構成になっており、以下の構成が異なっている。
即ち、半導体チップ４、半導体チップ５の夫々は、半導体チップ４の一方の長辺４Ａ１及び半導体チップ５の他方の長辺５Ａ２がリード１０Ａ側に向くように夫々の裏面同志を向い合わせ、かつ半導体チップ４の他方の長辺４Ａ２が半導体チップ５の一方の長辺５Ａ１よりも外側に位置し、半導体チップ５の他方の長辺５Ａ２が半導体チップ４の一方の長辺４Ａ１よりも外側に位置するように夫々の位置をずらした状態（半導体チップ４の一方の長辺４Ａ１と半導体チップ５の一方の長辺５Ａ１とが互いに近づく方向に夫々の位置をずらした状態）で積層されている。
また、半導体チップ４、半導体チップ５の夫々は夫々の裏面同志が接着固定されておらず、夫々の裏面同志が接触するように積層されている。
また、複数のリード１０Ａの夫々は、樹脂封止体１２の内部に位置するインナー部の先端部分が半導体チップ４の一方の長辺４Ａ１の外側において半導体チップ５の裏面に接着層９を介在して接着固定され、複数のリード１０Ｂの夫々は、樹脂封止体１２の内部に位置するインナー部の先端部分が半導体チップ５の一方の長辺５Ａ１の外側において半導体チップ４の裏面に接着層９を介在して接着固定されている。
また、ワイヤ１１が接続されるリード１０Ａのワイヤ接続面は半導体チップ４の回路形成面４Ａよりも半導体チップ５側に位置し、ワイヤ１１が接続されるリード１０Ｂのワイヤ接続面は半導体チップ５の回路形成面５Ａよりも半導体チップ４側に位置している。
また、リード１０Ａのインナー部は、半導体チップ４の一方の長辺４Ａ１よりも外側に位置する半導体チップ５の裏面の長辺を横切ってその裏面に接着固定される第１部分１０Ａ１と、この第１部分１０Ａ１から半導体チップ４の回路形成面４Ａ側に折れ曲がる第２部分１０Ａ２と、この第２部分１０Ａ２から第１部分１０Ａ１と同一方向に延びる第３部分１０Ａ３とを有する構成になっている。リード１０Ｂのインナー部は、半導体チップ５の一方の長辺５Ａ１よりも外側に位置する半導体チップ４の裏面の長辺を横切ってその裏面に接着固定される第１部分１０Ｂ１と、この第１部分１０Ｂ１から半導体チップ４の回路形成面４Ａ側に折れ曲がる第２部分１０Ｂ２と、この第２部分１０Ｂ２から第１部分１０Ｂ１と同一方向に延びる第３部分１０Ｂ３とを有する構成になっている。リード１０Ａの第３部分１０Ａ３とリード１０Ｂの第３部分１０Ｂ３は、樹脂封止体１２の厚さ方向における中心（樹脂封止体１２の厚さの１／２水平面）よりも上側（樹脂封止体１２の上面１２Ａ側）に位置している（寄っている）。
また、半導体チップ４の互いに対向する二つの短辺のうちの一方の短辺の外側には支持リード８Ｃが配置され、他方の短辺の外側には支持リード８Ｄが配置されている。この支持リード８Ｃ、８Ｄの夫々は、前述の参考例で説明した支持リードとは異なり、半導体装置４０の製造プロセスにおいて、リードフレームに樹脂封止体１２を支持するためのものである。
本参考例の半導体装置４０の製造は、リード１０Ｂの第１部分１０Ｂ１に半導体チップ４の回路形成面４Ａの他方の長辺４Ａ２側の領域と対向する裏面の領域を接着層９を介在して接着固定し、リード１０Ａの第１部分１０Ａ１に半導体チップ５の回路形成面５Ａの他方の長辺５Ａ２側の領域と対向する裏面の領域を接着層９を介在して接着固定した後、半導体チップ４の電極６とリード１０Ａの第１部分１０Ａ１とをワイヤ１１で電気的に接続し、半導体チップ５の電極６とリード１０Ｂの第１部分１０Ｂ１とをワイヤ１１で電気的に接続する。半導体装置４０の製造において、半導体チップ４はリード１０Ａを介してリードフレームの枠体に支持され、半導体チップ５はリード１０Ｂを介してリードフレームの枠体に支持される。
このように、本参考例によれば、以下の効果が得られる。
（１）半導体チップ４、半導体チップ５の夫々は、半導体チップ４の一方の長辺４Ａ１及び半導体チップ５の他方の長辺５Ａ２がリード１０Ａ側に向くように夫々の裏面同志を向い合わせ、かつ半導体チップ４の他方の長辺４Ａ２が半導体チップ５の一方の長辺５Ａ１よりも外側に位置し、半導体チップ５の他方の長辺５Ａ２が半導体チップ４の一方の長辺４Ａ１よりも外側に位置するように夫々の位置をずらした状態で積層され、複数のリード１０Ａの夫々は、樹脂封止体１２の内部に位置するインナー部の先端部分（第１部分１０Ａ１）が半導体チップ４の一方の長辺４Ａ１の外側において半導体チップ５の裏面に接着固定され、複数のリード１０Ｂの夫々は、樹脂封止体１２の内部に位置するインナー部の先端部分（第１部分１０Ｂ１）が半導体チップ５の一方の長辺５Ａ１の外側において半導体チップ４の裏面に接着固定されている。
このような構成にすることにより、リード（１０Ａ，１０Ｂ）のインナー部における長さ（樹脂封止体１２の外周囲から半導体チップの外周囲に向かって延在する長さ）が長くなるので、樹脂封止体１２の樹脂とリードとの界面をパス経路として外部から侵入する水分によってリード（１０Ａ，１０Ｂ）のワイヤ接続部や半導体チップ（４，５）の電極６に生じる腐食を抑制することができる。この結果、半導体装置４０の信頼性を高めることができる。
また、半導体チップ４は複数のリード１０Ｂの夫々の先端部分（１０Ｂ１）で支持され、半導体チップ５は複数のリード１０Ａの夫々の先端部分（１０Ａ１）で支持されているので、半導体チップ４、５の夫々の接着固定を省略、即ち、接着層を省略することができる。この結果、半導体装置４０の薄型化及び低コスト化を図ることができる。
（２）ワイヤ１１が接続されるリード１０Ａのワイヤ接続面は半導体チップ４の回路形成面４Ａよりも半導体チップ５側に位置し、ワイヤ１１が接続されるリード１０Ｂのワイヤ接続面は半導体チップ５の回路形成面５Ａよりも半導体チップ４側に位置している。
このような構成にすることにより、半導体チップ４の電極６とリード１０Ａとを電気的に接続するワイヤ１１のループ高さ（半導体チップ４の回路形成面４Ａから最頂部までの高さ）が低くなるので、半導体チップ４の回路形成面４Ａ側における樹脂封止体１２の樹脂厚を薄くすることができる。また、半導体チップ５の電極６とリード１０Ｂとを電気的に接続するワイヤ１１のループ高さ（半導体チップ５の回路形成面５Ａから最頂部までの高さ）が低くなるので、半導体チップ５の回路形成面５Ａ側における樹脂封止体１２の樹脂厚を薄くすることができる。この結果、半導体装置４０の薄型化を図ることができる。
（３）リード１０Ａのインナー部は、半導体チップ４の一方の長辺４Ａ１よりも外側に位置する半導体チップ５の裏面の長辺を横切ってその裏面に接着固定される第１部分１０Ａ１と、この第１部分１０Ａ１から半導体チップ４の回路形成面４Ａ側に折れ曲がる第２部分１０Ａ２と、この第２部分１０Ａ２から第１部分１０Ａ１と同一方向に延びる第３部分１０Ａ３とを有する構成になっている。リード１０Ｂのインナー部は、半導体チップ５の一方の長辺５Ａ１よりも外側に位置する半導体チップ４の裏面の長辺を横切ってその裏面に接着固定される第１部分１０Ｂ１と、この第１部分１０Ｂ１から半導体チップ４の回路形成面４Ａ側に折れ曲がる第２部分１０Ｂ２と、この第２部分１０Ｂ２から第１部分１０Ｂ１と同一方向に延びる第３部分１０Ｂ３とを有する構成になっている。
このような構成にすることにより、樹脂封止体１２の厚さ方向における中心よりも上側に、樹脂封止体１２から突出するリード（１０Ａ，１０Ｂ）の突出部を位置させことができるので、半導体装置４０の実装時における信頼性及び実装後の信頼性を高めることができる。
なお、本参考例では半導体チップ４、５の夫々の接着固定を省略した例について説明したが、第３２図（断面図）に示すように、接着層７を介在して半導体チップ４、５の夫々の裏面同志を接着固定してもよい。この場合、トランスファモールディング法に基づいて樹脂封止体１２を形成する際、キャビティ内に加圧注入された樹脂の流動によって半導体チップ４と半導体チップ５とが離隔する不具合を抑制することができるので、半導体装置４０の歩留まりを高めることができるが、その代わりに半導体装置４０の厚さが厚くなる。
（参考例６）
第３３図は本発明の参考例６である半導体装置の断面図である。
第３３図に示すように、本参考例の半導体装置４１は、前述の参考例５と基本的に同様の構成になっており、以下の構成が異なっている。
即ち、半導体チップ４、半導体チップ５の夫々は、半導体チップ４の一方の長辺４Ａ１及び半導体チップ５の他方の長辺５Ａ２がリード１０Ａ側に向くように夫々の裏面同志を向い合わせ、かつ半導体チップ４の一方の長辺４Ａ１が半導体チップ５の他方の長辺５Ａ２よりも外側に位置し、半導体チップ５の一方の長辺５Ａ１が半導体チップ４の他方の長辺４Ａ２よりも外側に位置するように夫々の位置をずらした状態（半導体チップ４の一方の長辺４Ａ１と半導体チップ５の一方の長辺５Ａ１とが互いに遠ざかる方向に夫々の位置をずらした状態）で積層されている。
また、複数のリード１０Ａの夫々は、樹脂封止体１２の内部に位置するインナー部の先端部分が半導体チップ５の他方の長辺５Ａ２の外側において半導体チップ４の裏面に接着層９を介在して接着固定され、複数のリード１０Ｂの夫々は、樹脂封止体１２の内部に位置するインナー部の先端部分が半導体チップ４の他方の長辺４Ａ２の外側において半導体チップ５の裏面に接着層９を介在して接着固定されている。
リード１０Ａのインナー部は、半導体チップ５の他方の長辺５Ａ２よりも外側に位置する半導体チップ４の裏面の長辺を横切ってその裏面に接着固定される第１部分１０Ａ１と、この第１部分１０Ａ１から半導体チップ４の回路形成面４Ａ側に折れ曲がる第２部分１０Ａ２と、この第２部分１０Ａ２から第１部分１０Ａ１と同一方向に延びる第３部分１０Ａ３とを有する構成になっている。リード１０Ｂのインナー部は、半導体チップ４の他方の長辺４Ａ２よりも外側に位置する半導体チップ５の裏面の長辺を横切ってその裏面に接着固定される第１部分１０Ｂ１と、この第１部分１０Ｂ１から半導体チップ４の回路形成面４Ａ側に折れ曲がる第２部分１０Ｂ２と、この第２部分１０Ｂ２から第１部分１０Ｂ１と同一方向に延びる第３部分１０Ｂ３とを有する構成になっている。リード１０Ａの第３部分１０Ａ３とリード１０Ｂの第３部分１０Ｂ３は、樹脂封止体１２の厚さ方向における中心よりも上側（樹脂封止体１２の上面１２Ａ側）に位置している。
本参考例の半導体装置４１の製造は、前述の参考例５で説明した製造方法と若干異なり、半導体チップ４の回路形成面４Ａの一方の長辺４Ａ１側の領域と対向する裏面の領域にリード１０Ａの第１部分１０Ａ１を接着固定し、半導体チップ５の回路形成面５Ａの一方の長辺５Ａ１と対向する裏面の領域にリード１０Ｂの第１部分１０Ｂ１を接着固定した後、ワイヤボンディングを行う。
このように構成された本参考例の半導体装置４１によれば、前述の参考例５と同様の効果が得られる。
また、複数のリード１０Ａの夫々は、樹脂封止体１２の内部に位置するインナー部の先端部分が半導体チップ５の他方の長辺５Ａ２の外側において半導体チップ４の裏面に接着層９を介在して接着固定されているので、半導体チップ４の電極６とリード１０Ａのインナー部とをワイヤ１１で電気的に接続する際、リード１０Ａのインナー部の先端部分にボンディングステージを接触させることができ、ボンディングステージの熱が半導体チップ４の電極６に有効に伝達される。
また、複数のリード１０Ｂの夫々は、樹脂封止体１２の内部に位置するインナー部の先端部分が半導体チップ４の他方の長辺４Ａ２の外側において半導体チップ５の裏面に接着層９を介在して接着固定されているので、半導体チップ５の電極６とリード１０Ｂのインナー部とをワイヤ１１で電気的に接続する際、リード１０Ｂのインナー部の先端部分にボンディングステージを接触させることができ、ボンディングステージの熱が半導体チップ５の電極６に有効に伝達される。
この結果、半導体チップ４の電極６とワイヤ１１との接続不良を低減することができると共に、半導体チップ５の電極６とワイヤ１１との接続不良を低減することができるので、半導体装置４１の歩留まりを高めることができる。
なお、本参考例の半導体装置４１においても、第３４図（断面図）に示すように、接着層７を介在して半導体チップ４、５の夫々の裏面同志を接着固定してもよい。
（参考例７）
第３５図は本発明の参考例７である半導体装置の樹脂封止体の上部を除去した状態の平面図であり、第３６図は前記半導体装置の断面図である。
第３５図及び第３６図に示すように、本参考例の半導体装置４２は、基本的に前述の参考例５と同様の構成になっており、以下の構成が異なっている。
即ち、複数のリード１０Ｂの夫々は、樹脂封止体１２の内部に位置するインナー部の先端部分が半導体チップ４の回路形成面４Ａにおいてその他方の長辺４Ａ２側に接着層９を介在して接着固定されている。
また、リード１０Ｂのインナー部は、半導体チップ５の一方の長辺５Ａ１よりも外側に位置する半導体チップ４の他方の長辺４Ａ２を横切ってその回路形成面４Ａに接着固定される第１部分１０Ｂ１と、この第１部分１０Ｂ１から半導体チップ４の裏面側に折れ曲がる第２部分１０Ｂ２と、この第２部分１０Ｂ２から第１部分１０Ｂ１と同一方向に延びる第３部分１０Ｂ３とを有する構成になっている。リード１０Ａの第３部分１０Ａ３とリード１０Ｂの第３部分１０Ｂ３は、樹脂封止体１２の厚さ方向における中心（樹脂封止体１２の厚さの１／２水平面）よりも上側（樹脂封止体１２の上面１２Ａ側）に位置している。
本参考例の半導体装置４２の製造は、前述の参考例５で説明した製造方法と若干異なり、半導体チップ４の回路形成面４Ａの他方の長辺４Ａ２側にリード１０Ｂの第１部分１０Ｂ１を接着し、半導体チップ５の回路形成面５Ａの他方の長辺５Ａ２側の領域と対向する裏面の領域にリード１０Ａの第１部分１０Ａ１を接着した後、ワイヤボンディングを行う。
このように構成された本参考例の半導体装置４２によれば、前述の参考例５と同様の効果が得られる。
なお、本参考例の半導体装置４２においても、第３７図（断面図）に示すように、接着層７を介在して半導体チップ４、５の夫々の裏面同志を接着固定してもよい。
（参考例８）
第３８図は本発明の参考例８である半導体装置の樹脂封止体の上部を除去した状態の平面図であり、第３９図は前記半導体装置の断面図である。
第３８図及び第３９図に示すように、本参考例の半導体装置４３は、前述の参考例５と基本的に同様の構成になっており、以下の構成が異なっている。
即ち、半導体チップ４、５の夫々は、半導体チップ４の一方の長辺４Ａ１及び半導体チップ５の他方の長辺５Ａ２がリード１０Ａ側に向くように半導体チップ４の裏面と半導体チップ５の回路形成面５Ａとを向い合わせ、かつ半導体チップ４の一方の長辺４Ａ１が半導体チップ５の他方の長辺５Ａ２よりも外側に位置し、半導体チップ５の一方の長辺５Ａ１が半導体チップ４の他方の長辺４Ａ２よりも外側に位置するように夫々の位置をずらした状態（半導体チップ４の一方の長辺４Ａ１と半導体チップ５の一方の長辺５Ａ１とが互いに遠ざかる方向に夫々の位置をずらした状態）で積層されている。
また、複数のリード１０Ａの夫々は、樹脂封止体１２の内部に位置するインナー部の先端部分が半導体チップ５の他方の長辺５Ａ２の外側において半導体チップ４の裏面に接着層９を介在して接着固定されている。複数のリード１０Ｂの夫々は、樹脂封止体１２の内部に位置するインナー部の先端部分が半導体チップ４の他方の長辺４Ａ２の外側において半導体チップ５の裏面に接着層９を介在して接着固定されている。
また、リード１０Ａのインナー部は、半導体チップ５の他方の長辺５Ａ２よりも外側に位置する半導体チップ４の裏面の長辺を横切ってその裏面に接着固定される第１部分１０Ａ１と、この第１部分１０Ａ１から半導体チップ４の回路形成面４Ａ側に折れ曲がる第２部分１０Ａ２と、この第２部分１０Ａ２から第１部分１０Ａ１と同一方向に延びる第３部分１０Ａ３とを有する構成になっている。リード１０Ｂのインナー部は、半導体チップ４の他方の長辺４Ａ２よりも外側に位置する半導体チップ５の裏面の長辺を横切ってその裏面に接着固定される第１部分１０Ｂ１と、この第１部分１０Ｂ１から半導体チップ４の回路形成面４Ａ側に折れ曲がる第２部分１０Ｂ２と、この第２部分１０Ｂ２から第１部分１０Ｂ１と同一方向に延びる第３部分１０Ｂ３とを有する構成になっている。リード１０Ａの第３部分１０Ａ３とリード１０Ｂの第３部分１０Ｂ３は、樹脂封止体１２の厚さ方向における中心よりも上側（樹脂封止体１２の上面１２Ａ側）に位置している。
本参考例の半導体装置４３の製造は、前述の参考例５で説明した製造方法と若干異なり、半導体チップ５の回路形成面５Ａの一方の長辺５Ａ１側における領域と対向する裏面の領域にリード１０Ｂの第１部分１０Ｂ１を接着し、その後、半導体チップ４の回路形成面４の一方の長辺４Ａ１側における領域と対向する裏面の領域にリード１０Ａの第１部分１０Ａ１を接着した後、ワイヤボンディングを行う。
このように構成された本参考例の半導体装置４３によれば、前述の参考例５と同様の効果が得られる。
また、複数のリード１０Ａの夫々は、樹脂封止体１２の内部に位置するインナー部の先端部分が半導体チップ５の他方の長辺５Ａ２の外側において半導体チップ４の裏面に接着層９を介在して接着固定されているので、半導体チップ４の電極６とリード１０Ａのインナー部とをワイヤ１１で電気的に接続する際、リード１０Ａのインナー部の先端部分にボンディングステージを接触させることができ、ボンディングステージの熱が半導体チップ４の電極６に有効に伝達される。
また、複数のリード１０Ｂの夫々は、樹脂封止体１２の内部に位置するインナー部の先端部分が半導体チップ４の他方の長辺４Ａ２の外側において半導体チップ５の裏面に接着層９を介在して接着固定されているので、半導体チップ５の電極６とリード１０Ｂのインナー部とをワイヤ１１で電気的に接続する際、リード１０Ｂのインナー部の先端部分にボンディングステージを接触させることができ、ボンディングステージの熱が半導体チップ５の電極６に有効に伝達される。
この結果、半導体チップ４の電極６とワイヤ１１との接続不良を低減することができると共に、半導体チップ５の電極６とワイヤ１１との接続不良を低減することができるので、半導体装置４３の歩留まりを高めることができる。
なお、本参考例の半導体装置４３においても、第４０図（断面図）に示すように、接着層７を介在して半導体チップ４の裏面と半導体チップ５の回路形成面５Ａとを接着固定してもよい。
（実施形態１）
第４１図は本発明の実施形態１である半導体装置の樹脂封止体の上部を除去した状態の平面図であり、第４２図は前記半導体装置の断面図である。
第４１図及び第４２図に示すように、本実施形態の半導体装置４４は、基本的に前述の参考例４と同様の構成になっており、以下の構成が異なっている。
即ち、半導体チップ４、半導体チップ５の夫々は、半導体チップ４の一方の長辺４Ａ１及び半導体チップ５の他方の長辺５Ａ２がリード１０Ａ側に向くように夫々の裏面同志を向い合わせ、かつ半導体チップ４の他方の長辺４Ａ２が半導体チップ５の一方の長辺５Ａ１よりも外側に位置し、半導体チップ５の他方の長辺５Ａ２が半導体チップ４の一方の長辺４Ａ１よりも外側に位置するように夫々の位置をずらした状態（半導体チップ４の一方の長辺４Ａ１と半導体チップ５の一方の長辺５Ａ１とが互いに近づく方向に夫々の位置をずらした状態）で積層されている。
また、半導体チップ４、半導体チップ５の夫々は夫々の裏面同志が接着固定されておらず、夫々の裏面同志が接触するように積層されている。
本実施形態の半導体装置４４は、前述の参考例４と同様に、２本の支持リード８を有する構成になっている。二本の支持リード８のうち、一方の支持リード８Ｅのチップ固定部は、半導体チップ５の一方の長辺５Ａ１の外側において、半導体チップ４の回路形成面４Ａの他方の長辺４Ａ２側における領域と対向する裏面の領域に接着層９を介在して接着固定されている。他方の支持リード８Ｆのチップ固定部は、半導体チップ４の一方の長辺４Ａ１の外側において、半導体チップ５の回路形成面５Ａの他方の長辺５Ａ２側における領域と対向する裏面の領域に接着層９を介在して接着固定されている。
一方の支持リード８Ｅの一部分８Ｘには、そのチップ固定部を半導体チップ４の裏面側に位置させるための折り曲げ加工が施されている。他方の支持リード８Ｆには、そのチップ固定部を半導体チップ５の裏面側に位置させるための折り曲げ加工が施されている。
本実施形態の半導体装置４４の製造は、一方の支持リード８Ｅのチップ固定部に、半導体チップ４の回路形成面４Ａの他方の長辺４Ａ２側の領域と対向する裏面の領域を接着層９を介在して接着固定し、他方の支持リード８Ｆのチップ固定部に、半導体チップ５の回路形成面５Ａの他方の長辺５Ａ２側の領域と対向する裏面の領域を接着層９を介在して接着固定した後、半導体チップ４の電極６とリード１０Ａのインナー部の先端部分とをワイヤ１１で電気的に接続し、半導体チップ５の電極６とリード１０Ｂのインナー部の先端部分とをワイヤ１１で電気的に接続する。半導体装置４４の製造において、半導体チップ４は一方の支持リード８Ｅを介してリードフレームの枠体に支持され、半導体チップ５は他方の支持リード８Ｆを介してリードフレームの枠体に支持される。
このように構成された本実施形態の半導体装置４４によれば、前述の参考例５と同様の効果が得られる。
また、半導体チップ４は一方の支持リード８Ｅで支持され、半導体チップ５は他方の支持リード８Ｆで支持されているので、半導体チップ４、５の夫々の接着固定を省略、即ち、接着層を省略することができる。この結果、半導体装置４４の薄型化及び低コスト化を図ることができる。
なお、本実施形態の半導体装置４４においても、接着層を介在して半導体チップ４、５の夫々の裏面同志を接着固定してもよい。
（実施形態２）
第４３図は本発明の実施形態２である半導体装置の断面図である。
第４３図に示すように、本実施形態の半導体装置４５は、基本的に前述の実施形態９と同様の構成になっており、以下の構成が異なっている。
即ち、半導体チップ４、半導体チップ５の夫々は、半導体チップ４の一方の長辺４Ａ１及び半導体チップ５の他方の長辺５Ａ２がリード１０Ａ側に向くように夫々の裏面同志を向い合わせ、かつ半導体チップ４の一方の長辺４Ａ１が半導体チップ５の他方の長辺５Ａ２よりも外側に位置し、半導体チップ５の一方の長辺５Ａ１が半導体チップ４の他方の長辺４Ａ２よりも外側に位置するように夫々の位置をずらした状態（半導体チップ４の一方の長辺４Ａ１と半導体チップ５の一方の長辺５Ａ１とが互いに遠ざかる方向に夫々の位置をずらした状態）で積層されている。
本実施形態の半導体装置４５は、前述の実施形態１と同様に、２本の支持リード８を有する構成になっている。二本の支持リード８のうち、一方の支持リード８Ｅのチップ固定部は、半導体チップ４の一方の長辺４Ａ１側においてその回路形成面４Ａに接着層９を介在して接着固定されている。他方の支持リード８Ｆのチップ固定部は、半導体チップ５の一方の長辺４Ａ１側においてその回路形成面５Ａに接着層９を介在して接着固定されている。
一方の支持リード８Ｅの一部分には、そのチップ固定部を半導体チップ４の回路形成面４Ａ側に位置させるための折り曲げ加工が施されている。他方の支持リード８Ｆには、そのチップ固定部を半導体チップ５の回路形成面５Ａ側に位置させるための折り曲げ加工が施されている。
本実施形態の半導体装置４５の製造は、支持リード８Ｅと支持リード８Ｆとの間に半導体チップ４、５の夫々を傾斜させて挿入し、半導体チップ４Ａの回路形成面４Ａに支持リード８Ｅを接着固定し、半導体チップ５Ａの回路形成面５Ａに支持リード８Ｆを接着固定した後、半導体チップ４の電極６とリード１０Ａのインナー部の先端部分とをワイヤ１１で電気的に接続し、半導体チップ５の電極６とリード１０Ｂのインナー部の先端部分とをワイヤ１１で電気的に接続する。半導体装置４５の製造において、半導体チップ４は一方の支持リード８Ｅを介してリードフレームの枠体に支持され、半導体チップ５は他方の支持リード８Ｆを介してリードフレームの枠体に支持される。
このように構成された本実施形態の半導体装置４５によれば、前述の実施形態１と同様の効果が得られる。
また、半導体チップ４、５の夫々は、半導体チップ４の一方の長辺４Ａ１と半導体チップ５の一方の長辺５Ａ１とが互いに遠ざかる方向に夫々の位置をずらした状態で積層されているので、半導体チップ４の電極６とリード１０Ａのインナー部とをワイヤ１１で電気的に接続する際、半導体チップ４の電極６と対向する裏面の領域にヒートステージを接触させることができ、ヒートステージの熱が半導体チップ４の電極６に有効に伝達される。
また、半導体チップ５の電極６とリード１０Ｂのインナー部とをワイヤ１１で電気的に接続する際、半導体チップ５の電極６と対向する裏面の領域にヒートステージを接触させることができ、ヒートステージの熱が半導体チップ５の電極６に有効に伝達される。
この結果、半導体チップ４の電極６とワイヤ１１との接続不良を低減することができると共に、半導体チップ５の電極６とワイヤ１１との接続不良を低減することができるので、半導体装置４５の歩留まりを高めることができる。
なお、本実施形態の半導体装置４５においても、接着層を介在して半導体チップ４、５の夫々の裏面同志を接着固定してもよい。
（参考例９）
第４４図は本発明の参考例９である半導体装置の断面図である。
第４４図に示すように、本参考例の半導体装置５０は、基本的に前述の実施形態２と同様の構成になっており、以下の構成が異なっている。
即ち、半導体装置５０はタブ５４を有する構成になっている。半導体チップ４は、その裏面がタブ５４の表裏面（互いに対向する一主面及び他の主面）のうちの表面（一主面）に接着層５５を介在して接着固定されている。半導体チップ５は、その裏面がタブ５４の表裏面のうちの裏面（他の主面）に接着層５５を介在して接着固定されている。タブ５４は半導体チップ（４，５）の平面サイズよりも小さい平面サイズで形成されている。
半導体チップ４、５の夫々は、半導体チップ４の一方の長辺４Ａ１及び半導体チップ５の他方の長辺５Ａ２がリード１０Ａ側に向くように夫々の裏面同志を向い合わせ、かつ半導体チップ４の一方の長辺４Ａ１が半導体チップ５の他方の長辺５Ａ２及びタブ５４の側面よりも外側に位置し、半導体チップ５の一方の長辺５Ａ２が半導体チップ４の他方の長辺４Ａ２及びタブ５４の側面よりも外側に位置するように夫々の位置をずらした状態（半導体チップ４の一方の長辺４Ａ１と半導体チップ５の一方の長辺５Ａ１とが互いに遠ざかる方向に位置をずらした状態）で積層されている。
このような構成にすることにより、半導体チップ４の電極６とリード１０Ａのインナー部とをワイヤ１１で電気的に接続する際、半導体チップ４の電極６と対向する裏面の領域にヒートステージを接触させることができ、ヒートステージの熱が半導体チップ４の電極６に有効に伝達されるので、半導体チップ４の電極６とワイヤ１１との接続不良を低減することができる。また、半導体チップ５の電極６とリード１０Ｂのインナー部とをワイヤ１１で電気的に接続する際、半導体チップ５の電極６と対向する裏面の領域にヒートステージを接触させることができ、ヒートステージの熱が半導体チップ５の電極６に有効に伝達されるので、半導体チップ５の電極６とワイヤ１１との接続不良を低減することができる。この結果、タブ５４を有する半導体装置５０においても歩留まりを高めることができる。
（参考例１０）
第４５図は本発明の参考例１０である半導体装置の断面図である。
第４５図に示すように、本参考例の半導体装置５１は、基本的に前述の参考例９と同様の構成になっており、以下の構成が異なっている。
即ち、半導体チップ４、５の夫々は、半導体チップ４の一方の長辺４Ａ１及び半導体チップ５の他方の長辺５Ａ２がリード１０Ａ側に向くように夫々の裏面同志を向い合わせ、かつ半導体チップ４の一方の長辺４Ａ１と同一側におけるタブ５４の側面ｙ１が半導体チップ４の電極６の内側端ｘ１よりも外側に位置し、半導体チップ５の一方の長辺５Ａ１と同一側におけるタブ５４の側面ｙ２が半導体チップ５の電極６の内側端ｘ２よりも外側に位置するように夫々の位置をずらした状態（半導体チップ４の一方の長辺４Ａ１と半導体チップ５の一方長辺５Ａ１とが互いに近づく方向に夫々の位置をずらした状態）で積層されている。
このような構成にすることにより、接着層５５の面積を縮小するためにタブ５４の平面サイズを半導体チップ（４，５）の平面サイズよりも小さくしても、半導体チップ４の電極６と対向する裏面の領域及び半導体チップ５の電極６と対向する裏面の領域がタブ５４で支持されるので、半導体チップ４の電極６にワイヤ１１の一端側を接続する時のボンディング性が向上すると共に、半導体チップ５の電極６にワイヤ１１の一端側を接続する時のボンディング性が向上する。
（参考例１１）
第４６図は本発明の参考例１１である半導体装置の断面図である。
第４６図に示すように、本参考例の半導体装置５２は、基本的に前述の実施形態２と同様の構成になっており、以下の構成が異なっている。
即ち、半導体装置５２はタブ５４を有する構成になっている。半導体チップ４は、その裏面がタブ５４の表裏面（互いに対向する一主面及び他の主面）のうちの表面（一主面）に接着層５５を介在して接着固定されている。半導体チップ５は、その裏面がタブ５４の表裏面のうちの裏面（他の主面）に接着層５５を介在して接着固定されている。タブ５４は半導体チップ（４，５）の平面サイズよりも大きい平面サイズで形成されている。
半導体チップ４、５の夫々は、半導体チップ４の一方の長辺４Ａ１及び半導体チップ５の他方の長辺５Ａ２がリード１０Ａ側に向くように夫々の裏面同志を向い合わせた状態で積層されている。
ワイヤ１１は、リード側を先に接続（第１ボンド）し、半導体チップの電極側を後で接続（第２ボンド）する逆ボンディング法にて接続されている。第１ボンドではワイヤ切れを防止するため、特にボールボンディング法においてはワイヤの引き上げが必要である。従って、リード１０Ａのワイヤ接続面を半導体チップ４の回路形面４Ａよりも半導体チップ５側に位置させ、ワイヤ１１による半導体チップ４の電極６とリード１０Ａのワイヤ接続面との接続を逆ボンディング法にて行うことにより、ワイヤ１１の引き上げは半導体チップ４の回路形成面４Ａとリード１０Ａのワイヤ接続面との間の高低差によって相殺されるので、半導体チップ４の回路形成面４Ａ側における樹脂封止体１２の樹脂厚を薄くすることができる。同様に、リード１０Ｂのワイヤ接続面を半導体チップ５の回路形面５Ａよりも半導体チップ４側に位置させ、ワイヤ１１による半導体チップ５の電極６とリード１０Ｂのワイヤ接続面との接続を逆ボンディング法にて行うことにより、ワイヤ１１の引き上げは半導体チップ５の回路形成面５Ａとリード１０Ｂのワイヤ接続面との間の高低差によって相殺されるので、半導体チップ５の回路形成面５Ａ側における樹脂封止体１２の樹脂厚を薄くすることができる。この結果、タブ５４を有する半導体装置５２においても薄型化を図ることができる。
なお、半導体チップ４、５の夫々の電極６上に突起電極を設けてもよい。この場合、ワイヤ１１の第２ボンドにおける接続が容易になる。
（参考例１２）
本参考例では、ＤＲＡＭ（Ｄynamic Ｒandom Ａccess Ｍemory）が内蔵された二つの半導体チップを一つの樹脂封止体で封止する半導体装置に本発明を適用した例について説明する。
第４７図は本発明の参考例１２である半導体装置の断面図であり、第４８図は前記半導体装置に組み込まれた半導体チップの平面図である。
第４８図に示すように、半導体チップ４、５の夫々は、回路形成面（４Ａ，５Ａ）の中央部にその長辺方向に向って一列状態で複数の電極６を配置した構成になっている。このような半導体チップ４、５の夫々を夫々の裏面同志が向かい合うように積層した場合、半導体チップ４、５の夫々の同一機能の電極６が上下方向において対向する状態となるので、図４７に示すように、半導体チップ４の一方の長辺側に配置された一本のリード１０Ａと、半導体チップ４、５の夫々の同一機能の電極６とをワイヤ１１で電気的に接続することができる。また、半導体チップ４の他方の長辺側に配置された一本のリード１０Ｂと、半導体チップ４、５の夫々の同一機能の電極６とをワイヤ１１で電気的に接続することができる。
本参考例の半導体装置６０において、リード（１０Ａ，１０Ｂ）のワイヤ接続面は、半導体チップ４の回路形成面４Ａと半導体チップ５の回路形成面５Ａとの間に位置している。従って、ワイヤ１１による半導体チップ４の電極６とリード（１０Ａ，１０Ｂ）のワイヤ接続面（第４７図において上面側）との接続を前述の参考例１１と同様に逆ボンディング法にて行うことにより、ワイヤ１１の引き上げは半導体チップ４の回路形成面４Ａとリード１０Ａのワイヤ接続面との間の高低差によって相殺されるので、半導体チップ４の回路形成面４Ａ側における樹脂封止体１２の樹脂厚を薄くすることができる。同様に、ワイヤ１１による半導体チップ５の電極６とリード（１０Ａ，１０Ｂ）のワイヤ接続面（第４７図において下面側）との接続を逆ボンディング法にて行うことにより、ワイヤ１１の引き上げは半導体チップ５の回路形成面５Ａとリード１０Ｂのワイヤ接続面との間の高低差によって相殺されるので、半導体チップ５の回路形成面５Ａ側における樹脂封止体１２の樹脂厚を薄くすることができる。この結果、回路形成面の中央部に電極６が配置された二つの半導体チップ（４，５）を積層し、この二つの半導体チップを一つの樹脂封止体１２で封止した半導体装置６０の薄型化を図ることができる。
なお、本参考例では、回路形成面の中央部に一列状態で電極６が配置された半導体チップについて説明したが、回路形成面の中央部に千鳥状二列状態で電極６が配置された半導体チップにおいても薄型化を図ることができる。
以上、本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
例えば、本発明は、二方向リード配列構造であるＳＯＪ(Ｓmall Ｏutline Ｊ-leaded Ｐackage)型、ＳＯＰ(Ｓmall Ｏutline Ｐackage)型等の半導体装置に適用できる。
また、本発明は、四方向リード配列構造であるＱＦＰ（Ｑuad Ｆlatpack Ｐackage）型、ＱＦＪ（Ｑuad Ｆlatpack Ｊ-leaded Ｐackage）型等の半導体装置に適用できる。
二つの半導体チップを積層し、この二つの半導体チップを一つの樹脂封止体で封止する半導体装置の薄型化を図ることができる。
また、前記半導体装置の歩留まりを高めることができる。
第１図は、本発明の参考例１である半導体装置の樹脂封止体の上部を除去した状態の平面図である。 第２図は、本発明の参考例１である半導体装置の樹脂封止体の下部を除去した状態の底面図である。 第３図は、第１図に示すＡ−Ａ線に沿う断面図である。 第４図は、第１図に示すＢ−Ｂ線に沿う断面図である。 第５図は、本発明の参考例１である半導体装置の製造プロセスで用いられるリードフレームの平面図である。 第６図は、本発明の参考例１である半導体装置の製造を説明するための断面図である。 第７図は、本発明の参考例１である半導体装置の製造を説明するための断面図である。 第８図は、本発明の参考例１である半導体装置の製造を説明するための断面図である。 第９図は、本発明の参考例１である半導体装置の製造を説明するための断面図である。 第１０図は、本発明の参考例１である半導体装置を実装基板に実装した状態の要部断面図である。 第１１図は、本発明の参考例２である半導体装置の樹脂封止体の上部を除去した状態の平面図である。 第１２図は、第１１図に示すＣ−Ｃ線に沿う断面図である。 第１３図は、第１１図に示すＤ−Ｄ線に沿う断面図である。 第１４図は、本発明の参考例２である半導体装置の製造プロセスで用いられるリードフレームの平面図である。 第１５図は、本発明の参考例３である半導体装置の樹脂封止体の上部を除去した状態の平面図である。 第１６図は、第１５図に示すＥ−Ｅ線に沿う断面図である。 第１７図は、本発明の参考例３である半導体装置の製造プロセスで用いられるリードフレームの平面図である。 第１８図は、本発明の参考例４である半導体装置の樹脂封止体の上部を除去した状態の平面図である。 第１９図は、本発明の参考例４である半導体装置の断面図である。 第２０図は、本発明の参考例４である半導体装置の製造プロセスで用いられるリードフレームの平面図である。 第２１図は、本発明の参考例４である半導体装置の製造を説明するための断面図である。 第２２図は、本発明の参考例４である半導体装置の製造を説明するための断面図である。 第２３図は、本発明の参考例４である半導体装置の製造を説明するための断面図である。 第２４図は、本発明の参考例４である半導体装置の製造を説明するための断面図である。 第２５図は、本発明の参考例４である半導体装置の製造を説明するための断面図である。 第２６図は、本発明の参考例４である半導体装置の製造を説明するための模式図である。 第２７図は、本発明の参考例４である半導体装置の製造を説明するための模式図である。 第２８図は、本発明の参考例４である半導体装置の製造を説明するための模式図である。 第２９図は、本発明の参考例４である半導体装置の製造を説明するための模式図である。 第３０図は、本発明の参考例５である半導体装置の樹脂封止体の上部を除去した状態の平面図である。 第３１図は、本発明の参考例５である半導体装置の断面図である。 第３２図は、本発明の参考例５の変形例を示す半導体装置の断面図である。 第３３図は、本発明の参考例６である半導体装置の断面図である。 第３４図は、本発明の参考例６の変形例を示す半導体装置の断面図である。 第３５図は、本発明の参考例７である半導体装置の樹脂封止体の上部を除去した状態の平面図である。 第３６図は、本発明の参考例７である半導体装置の断面図である。 第３７図は、本発明の参考例７の変形例を示す半導体装置の断面図である。 第３８図は、本発明の参考例８である半導体装置の樹脂封止体の上部を除去した状態の平面図である。 第３９図は、本発明の参考例８である半導体装置の断面図である。 第４０図は、本発明の参考例８の変形例を示す半導体装置の断面図である。 第４１図は、本発明の実施形態１である半導体装置の樹脂封止体の上部を除去した状態の平面図である。 第４２図は、本発明の実施形態１である半導体装置の断面図である。 第４３図は、本発明の実施形態２である半導体装置の断面図である。 第４４図は、本発明の参考例９である半導体装置の断面図である。 第４５図は、本発明の参考例１０である半導体装置の断面図である。 第４６図は、本発明の参考例１１である半導体装置の断面図である。 第４７図は、本発明の参考例１２である半導体装置の断面図である。 第４８図は、本発明の参考例１２である半導体装置に組み込まれた半導体チップの平面図である。
符号の説明
１，２，３，３０，４０，４１，４２，４３，４４，４５，５０，５１，５２，６０…半導体装置、４，５…半導体チップ、６…電極（ボンディングパッド）、７…接着層、８，８Ａ，８Ｂ，８Ｃ，８Ｄ，８Ｅ，８Ｆ…支持リード、９…接着層、１０Ａ，１０Ｂ…リード、１１…ワイヤ、１２…樹脂封止体、１３…タイバー、１４…枠体、
２０，２２，２４，３１，３３，３４，３５…ヒートステージ、２１，３２…ボンディングツール、２３，２５…フレーム押さえ部材、２３Ａ，２４Ａ，３４Ａ，３５Ａ…窪み、２４Ｂ，３４Ｂ，３５Ｂ…突出部、
３０…実装基板、３１…配線、
３６…モールド金型、３６Ａ…上型、３６Ｂ…下型、３７…キャビティ、３８…流入ゲート、
３９Ａ，３９Ｂ，３９Ｃ，３９Ｄ，３９Ｅ…カセット治具、
５４…タブ、５５…接着層、
ＬＦ１，ＬＦ２，ＬＦ３，ＬＦ４…リードフレーム。

Claims (4)

  1. 樹脂封止体と、
    前記樹脂封止体の内部に位置し、平面が方形状で形成され、かつ表裏面のうちの表面の第１辺側にこの第１辺に沿って複数の電極が形成された第１半導体チップ及び第２半導体チップと、
    前記樹脂封止体の内外に亘って延在し、前記第１半導体チップの第１辺側に配置され、かつ前記第１半導体チップの各電極に導電性のワイヤを介して夫々電気的に接続される複数の第１リードと、
    前記樹脂封止体の内外に亘って延在し、前記第１半導体チップの第１辺と対向する第２辺側に配置され、かつ前記第２半導体チップの各電極に導電性のワイヤを介して夫々電気的に接続される複数の第２リードと、
    前記第１半導体チップを支持する第１支持リードと、
    前記第２半導体チップを支持する第２支持リードとを有し、
    前記第１半導体チップ、第２半導体チップの夫々は、前記第１半導体チップの第１辺及び前記第２半導体チップの第１辺と対向する第２辺が前記第１リード側に向くように夫々の裏面同志を向い合わせ、かつ前記第１半導体チップの第２辺が前記第２半導体チップの第１辺よりも外側に位置し、前記第２半導体チップの第２辺が前記第１半導体チップの第１辺よりも外側に位置するように夫々の位置をずらした状態で積層され、
    前記第１支持リードは、前記第２半導体チップの第１辺の外側において前記第１半導体チップの裏面に接着固定され、
    前記第２支持リードは、前記第１半導体チップの第１辺の外側において前記第２半導体チップの裏面に接着固定されていることを特徴とする半導体装置。
  2. 樹脂封止体と、
    前記樹脂封止体の内部に位置し、平面が方形状で形成され、かつ表裏面のうちの表面の第１辺側にこの第１辺に沿って複数の電極が形成された第１半導体チップ及び第２半導体チップと、
    前記樹脂封止体の内外に亘って延在し、前記第１半導体チップの第１辺側に配置され、かつ前記第１半導体チップの各電極に導電性のワイヤを介して夫々電気的に接続される複数の第１リードと、
    前記樹脂封止体の内外に亘って延在し、前記第１半導体チップの第１辺と対向する第２辺側に配置され、かつ前記第２半導体チップの各電極に導電性のワイヤを介して夫々電気的に接続される複数の第２リードと、
    前記第１半導体チップを支持する第１支持リードと、
    前記第２半導体チップを支持する第２支持リードとを有し、
    前記第１半導体チップ、第２半導体チップの夫々は、前記第１半導体チップの第１辺及び前記第２半導体チップの第１辺と対向する第２辺が前記第１リード側に向くように夫々の裏面同志を向い合わせ、かつ前記第１半導体チップの第１辺が前記第２半導体チップの第２辺よりも外側に位置し、前記第２半導体チップの第１辺が前記第１半導体チップの第２辺よりも外側に位置するように夫々の位置をずらした状態で積層され、
    前記第１支持リードは、前記第１半導体チップの表面に接着固定され、
    前記第２支持リードは、前記第２半導体チップの表面に接着固定されていることを特徴とする半導体装置。
  3. 請求項１又は請求項２に記載の半導体装置において、
    前記第１半導体チップ、第２半導体チップの夫々の裏面は、互いに接していることを特徴とする半導体装置。
  4. 請求項１又は請求項２に記載の半導体装置において、
    前記第１半導体チップ、第２半導体チップの夫々の裏面は、接着層を介在して互いに接着固定されていることを特徴とする半導体装置。
JP2004060690A 1998-10-14 2004-03-04 半導体装置 Expired - Fee Related JP3954586B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004060690A JP3954586B2 (ja) 1998-10-14 2004-03-04 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP29169598 1998-10-14
JP9681299 1999-04-02
JP2004060690A JP3954586B2 (ja) 1998-10-14 2004-03-04 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000576494A Division JP3958522B2 (ja) 1998-10-14 1999-09-14 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007087626A Division JP2007180586A (ja) 1998-10-14 2007-03-29 半導体装置

Publications (2)

Publication Number Publication Date
JP2004193628A JP2004193628A (ja) 2004-07-08
JP3954586B2 true JP3954586B2 (ja) 2007-08-08

Family

ID=32776651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004060690A Expired - Fee Related JP3954586B2 (ja) 1998-10-14 2004-03-04 半導体装置

Country Status (1)

Country Link
JP (1) JP3954586B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4776564B2 (ja) * 2007-02-22 2011-09-21 株式会社東芝 半導体装置の製造方法、及び半導体装置
JP2008270302A (ja) * 2007-04-16 2008-11-06 Sanyo Electric Co Ltd 半導体装置
JP2012212417A (ja) * 2011-03-24 2012-11-01 Toshiba Corp 半導体メモリカード

Also Published As

Publication number Publication date
JP2004193628A (ja) 2004-07-08

Similar Documents

Publication Publication Date Title
JP3958522B2 (ja) 半導体装置
JP3813788B2 (ja) 半導体装置及びその製造方法
JP4195804B2 (ja) デュアルダイパッケージ
JP4097403B2 (ja) 半導体装置
US6420783B2 (en) Semiconductor device and a method of manufacturing the same
US20070102801A1 (en) Stack-type semiconductor device and method of manufacturing the same
JPH08306853A (ja) 半導体装置及びその製造方法及びリードフレームの製造方法
JP2005150647A (ja) 半導体装置及びその製造方法
JP3954586B2 (ja) 半導体装置
JP3954585B2 (ja) 半導体装置
JP2000156464A (ja) 半導体装置の製造方法
JP4750076B2 (ja) 半導体装置の製造方法
JP3468206B2 (ja) 半導体装置
JP2007180586A (ja) 半導体装置
JP4162758B2 (ja) 半導体装置の製造方法
JP3756338B2 (ja) 半導体装置の製造方法
JP2011210936A (ja) 半導体装置の製造方法および半導体装置
JP2007081127A (ja) 半導体装置及び半導体装置の製造方法
JP4335203B2 (ja) 半導体装置の製造方法
JP2001358287A (ja) 半導体装置
JPH08279575A (ja) 半導体パッケージ
JP2000277559A (ja) 半導体パッケージ及びその製造方法
JP2001156232A (ja) 半導体装置の製造方法
JPH04184949A (ja) 半導体装置とその製造方法
JPH08195467A (ja) リードフレームおよびそれを用いた半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070426

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees