JPH08195467A - リードフレームおよびそれを用いた半導体集積回路装置の製造方法 - Google Patents
リードフレームおよびそれを用いた半導体集積回路装置の製造方法Info
- Publication number
- JPH08195467A JPH08195467A JP7004532A JP453295A JPH08195467A JP H08195467 A JPH08195467 A JP H08195467A JP 7004532 A JP7004532 A JP 7004532A JP 453295 A JP453295 A JP 453295A JP H08195467 A JPH08195467 A JP H08195467A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- integrated circuit
- circuit device
- semiconductor chip
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体チップのモールド工程におけるリード
フレームのインナーリードの変形および半導体チップの
変位を防止する。 【構成】 半導体チップの主面上に絶縁フィルムを介し
てインナーリード４ａを配置するリードオンチップ構造
の半導体集積回路装置に用いるリードフレーム１であっ
て、ゲート７の領域およびフローキャビティ８の範囲内
に外枠部２と最外側のインナーリード４ａとを連結する
吊りリード６ａを設けるとともに、ゲート７の領域およ
びフローキャビティ８の範囲外にも外枠部２と最外側の
インナーリード４ａとを連結する吊りリード６ｂを設け
た。
フレームのインナーリードの変形および半導体チップの
変位を防止する。 【構成】 半導体チップの主面上に絶縁フィルムを介し
てインナーリード４ａを配置するリードオンチップ構造
の半導体集積回路装置に用いるリードフレーム１であっ
て、ゲート７の領域およびフローキャビティ８の範囲内
に外枠部２と最外側のインナーリード４ａとを連結する
吊りリード６ａを設けるとともに、ゲート７の領域およ
びフローキャビティ８の範囲外にも外枠部２と最外側の
インナーリード４ａとを連結する吊りリード６ｂを設け
た。
Description
【０００１】
【産業上の利用分野】本発明は、リードフレームおよび
それを用いた半導体集積回路装置の製造技術に関し、特
に、ＬＯＣ（Lead On Chip）構造の半導体集積回路装置
の製造技術に適用して有効な技術に関するものである。
それを用いた半導体集積回路装置の製造技術に関し、特
に、ＬＯＣ（Lead On Chip）構造の半導体集積回路装置
の製造技術に適用して有効な技術に関するものである。
【０００２】
【従来の技術】この種の半導体集積回路装置について
は、例えば特開昭６１−２３６１３０号公報に記載があ
り、半導体チップの主面上に絶縁フィルムを介してリー
ドを配置する構造について説明されている。
は、例えば特開昭６１−２３６１３０号公報に記載があ
り、半導体チップの主面上に絶縁フィルムを介してリー
ドを配置する構造について説明されている。
【０００３】ところで、本発明者はＬＯＣ構造の半導体
集積回路装置に用いるリードフレームの構造について検
討した。以下は、公知とされた技術ではないが、本発明
者が検討した技術であり、その概要は次のとおりであ
る。
集積回路装置に用いるリードフレームの構造について検
討した。以下は、公知とされた技術ではないが、本発明
者が検討した技術であり、その概要は次のとおりであ
る。
【０００４】すなわち、ＬＯＣ用のリードフレームにお
いては、リードフレームの外枠部と最外側の最も長く剛
性の弱いインナーリードとを連結し、そのインナーリー
ドとそれに接合される半導体チップとを支持するための
吊りリードが、その支持を効果的に行う観点からパッケ
ージの短辺の中央位置、すなわち、モールド樹脂が注入
されるゲートの注入口の領域に配置されている。
いては、リードフレームの外枠部と最外側の最も長く剛
性の弱いインナーリードとを連結し、そのインナーリー
ドとそれに接合される半導体チップとを支持するための
吊りリードが、その支持を効果的に行う観点からパッケ
ージの短辺の中央位置、すなわち、モールド樹脂が注入
されるゲートの注入口の領域に配置されている。
【０００５】
【発明が解決しようとする課題】ところが、上記ＬＯＣ
用のリードフレームにおいて吊りリードをゲートの注入
口の領域に配置する技術においては、以下の問題がある
ことを本発明者は見い出した。
用のリードフレームにおいて吊りリードをゲートの注入
口の領域に配置する技術においては、以下の問題がある
ことを本発明者は見い出した。
【０００６】第１の問題は、半導体チップをモールド樹
脂によって封止する際にリードフレームのインナーリー
ドがモールド樹脂流によって変形したり、インナーリー
ドに接続されている半導体チップがモールド樹脂流によ
って上下に変位したりするのを防止するのに充分でない
という問題である。この問題は、電子装置の小形化およ
び軽量化の要求に伴う半導体集積回路装置のパッケージ
の薄形化に伴ってリードフレーム厚も薄くなり剛性が低
下するにつれて顕著となりつつある。
脂によって封止する際にリードフレームのインナーリー
ドがモールド樹脂流によって変形したり、インナーリー
ドに接続されている半導体チップがモールド樹脂流によ
って上下に変位したりするのを防止するのに充分でない
という問題である。この問題は、電子装置の小形化およ
び軽量化の要求に伴う半導体集積回路装置のパッケージ
の薄形化に伴ってリードフレーム厚も薄くなり剛性が低
下するにつれて顕著となりつつある。
【０００７】第２の問題は、モールド工程後において、
ゲートの樹脂残りを除去する際に吊りリードも一緒に切
断されてしまう結果、その後の工程において成形された
パッケージを支持することができない問題である。
ゲートの樹脂残りを除去する際に吊りリードも一緒に切
断されてしまう結果、その後の工程において成形された
パッケージを支持することができない問題である。
【０００８】本発明の目的は、半導体チップをモールド
樹脂によって封止する際に、リードフレームのインナー
リードが変形するのを防止し、そのインナーリードの変
形に伴う半導体チップの変位を防止することのできる技
術を提供することにある。
樹脂によって封止する際に、リードフレームのインナー
リードが変形するのを防止し、そのインナーリードの変
形に伴う半導体チップの変位を防止することのできる技
術を提供することにある。
【０００９】また、本発明の目的は、半導体チップを封
止した後のパッケージを組立工程の最後の段階まで支持
することのできる技術を提供することにある。
止した後のパッケージを組立工程の最後の段階まで支持
することのできる技術を提供することにある。
【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、明細書の記述および添付図面から明らかにな
るであろう。
な特徴は、明細書の記述および添付図面から明らかにな
るであろう。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１２】すなわち、本発明のリードフレームは、互
いに平行に延在する２つの外枠部と、前記２つの外枠部
の間に配置され、前記外枠部の一方に配置されるゲート
領域から前記外枠部の他方に配置される樹脂溜り領域に
向かって注入されるモールド樹脂の流入方向に沿って並
設された複数のリードとを備え、前記ゲート領域および
前記樹脂溜り領域の入口の範囲内に配置され、前記外枠
部と前記リードのうち最も外側に位置するリードのイン
ナーリードとを連結する第１吊りリードを備えるリード
フレームであって、前記ゲート領域および前記樹脂溜り
領域の少なくとも一方の入口の範囲外にも、前記外枠部
と前記リードのうち最も外側に位置するリードのインナ
ーリードとを連結する第２吊りリードを設けたものであ
る。
いに平行に延在する２つの外枠部と、前記２つの外枠部
の間に配置され、前記外枠部の一方に配置されるゲート
領域から前記外枠部の他方に配置される樹脂溜り領域に
向かって注入されるモールド樹脂の流入方向に沿って並
設された複数のリードとを備え、前記ゲート領域および
前記樹脂溜り領域の入口の範囲内に配置され、前記外枠
部と前記リードのうち最も外側に位置するリードのイン
ナーリードとを連結する第１吊りリードを備えるリード
フレームであって、前記ゲート領域および前記樹脂溜り
領域の少なくとも一方の入口の範囲外にも、前記外枠部
と前記リードのうち最も外側に位置するリードのインナ
ーリードとを連結する第２吊りリードを設けたものであ
る。
【００１３】また、本発明のリードフレームは、前記リ
ードのインナーリードが絶縁フィルムを介して半導体チ
ップの主面上に配置されるものである。
ードのインナーリードが絶縁フィルムを介して半導体チ
ップの主面上に配置されるものである。
【００１４】
【作用】上記した本発明のリードフレームによれば、最
も長くなり剛性の弱い最外側のインナーリードの支持強
度を向上させることができるとともに、そのインナーリ
ードがしっかりと支持されることにより半導体チップの
支持強度も向上させることができるので、半導体チップ
をモールド樹脂により封止する際に、そのインナーリー
ドがモールド樹脂流によって変形したり、半導体チップ
がモールド樹脂流によって上下に変位したりするのを防
止することが可能となる。
も長くなり剛性の弱い最外側のインナーリードの支持強
度を向上させることができるとともに、そのインナーリ
ードがしっかりと支持されることにより半導体チップの
支持強度も向上させることができるので、半導体チップ
をモールド樹脂により封止する際に、そのインナーリー
ドがモールド樹脂流によって変形したり、半導体チップ
がモールド樹脂流によって上下に変位したりするのを防
止することが可能となる。
【００１５】また、第２吊りリードは、ゲートの注入口
および樹脂溜り領域の流入口の外側にありモールド樹脂
が付着し難いため、モールド工程直後に切断しなくても
良く、組立最終工程までパッケージを支持する部材とし
て残すことができる。このため、モールド工程後におい
てもパッケージをリードフレームに支持することが可能
となる。
および樹脂溜り領域の流入口の外側にありモールド樹脂
が付着し難いため、モールド工程直後に切断しなくても
良く、組立最終工程までパッケージを支持する部材とし
て残すことができる。このため、モールド工程後におい
てもパッケージをリードフレームに支持することが可能
となる。
【００１６】
【実施例】以下、本発明の実施例を図面を参照しながら
詳細に説明する。
詳細に説明する。
【００１７】図１は本発明の一実施例であるリードフレ
ームの要部平面図、図２は図１のリードフレームの要部
平面図、図３〜図５は図１のリードフレームを用いた半
導体集積回路装置の製造工程中における説明図、図６は
図１のリードフレームを用いて形成された半導体集積回
路装置の要部断面図である。
ームの要部平面図、図２は図１のリードフレームの要部
平面図、図３〜図５は図１のリードフレームを用いた半
導体集積回路装置の製造工程中における説明図、図６は
図１のリードフレームを用いて形成された半導体集積回
路装置の要部断面図である。
【００１８】まず、本実施例のリードフレームの構造を
図１および図２によって説明する。図１には、例えば１
つのリードフレーム１における２つの単位フレーム１ａ
が示されている。また、図２には１つの単位フレーム１
ａの要部拡大平面図が示されている。なお、単位フレー
ムは、リードフレームにおいて１つの半導体集積回路装
置を構成するのに必要な構成要素の集合体である。
図１および図２によって説明する。図１には、例えば１
つのリードフレーム１における２つの単位フレーム１ａ
が示されている。また、図２には１つの単位フレーム１
ａの要部拡大平面図が示されている。なお、単位フレー
ムは、リードフレームにおいて１つの半導体集積回路装
置を構成するのに必要な構成要素の集合体である。
【００１９】本実施例のリードフレーム１は、例えば半
導体チップ（図１および図２には図示せず）の素子形成
面上に絶縁フィルムを介してリードを積層配置してなる
ＬＯＣ構造の半導体集積回路装置の製造に用いるリード
フレームである。
導体チップ（図１および図２には図示せず）の素子形成
面上に絶縁フィルムを介してリードを積層配置してなる
ＬＯＣ構造の半導体集積回路装置の製造に用いるリード
フレームである。
【００２０】このリードフレーム１は、例えば厚さ0.１
mm〜0.２mm程度の４２アロイ等からなり、互いに平行に
延在する２つの外枠部２と、内枠部３と、複数のリード
４と、ダム片５と、吊りリード６ａ，６ｂとを有してい
る。ただし、リードフレーム１の構成材料は、４２アロ
イに限定されるものではなく種々変更可能であり、例え
ば銅（Ｃｕ）等でも良い。
mm〜0.２mm程度の４２アロイ等からなり、互いに平行に
延在する２つの外枠部２と、内枠部３と、複数のリード
４と、ダム片５と、吊りリード６ａ，６ｂとを有してい
る。ただし、リードフレーム１の構成材料は、４２アロ
イに限定されるものではなく種々変更可能であり、例え
ば銅（Ｃｕ）等でも良い。
【００２１】外枠部２は、複数の単位フレーム１ａを１
つにまとめ支持するための枠体であり、その一部には、
リードフレーム１の上下面を貫通する複数の孔２ａが穿
孔されている。この孔２ａは、例えばリードフレーム１
を搬送したり、位置決めしたりする際に用いられる。内
枠部３は、隣接する単位フレーム１ａを分離するととも
に、対応する単位フレームを支持するための枠体であ
る。
つにまとめ支持するための枠体であり、その一部には、
リードフレーム１の上下面を貫通する複数の孔２ａが穿
孔されている。この孔２ａは、例えばリードフレーム１
を搬送したり、位置決めしたりする際に用いられる。内
枠部３は、隣接する単位フレーム１ａを分離するととも
に、対応する単位フレームを支持するための枠体であ
る。
【００２２】リード４は、半導体チップ内の半導体集積
回路の電極を外部に引出しその電極と、パッケージ外の
所定の電子装置との電気的な接続を仲立ちするための部
材であり、リードフレーム１の幅方向に沿って所定のピ
ッチ毎に並設されている。
回路の電極を外部に引出しその電極と、パッケージ外の
所定の電子装置との電気的な接続を仲立ちするための部
材であり、リードフレーム１の幅方向に沿って所定のピ
ッチ毎に並設されている。
【００２３】すなわち、リード４は、一方の外枠部２に
配置されるゲート７から他方の外枠部２に配置されるフ
ローキャビィティ（樹脂溜り領域）８に向かって流れる
モールド樹脂の流入方向に沿って並設されている。
配置されるゲート７から他方の外枠部２に配置されるフ
ローキャビィティ（樹脂溜り領域）８に向かって流れる
モールド樹脂の流入方向に沿って並設されている。
【００２４】リード４の中途位置には、互いに隣接する
リード４を連結し支持するように、ダム片５が設けられ
ている。ダム片５は、半導体チップをモールド樹脂によ
って封止する際に、そのモールド樹脂の流れを止めてパ
ッケージの外形を形成する部分であり、そのダム片５を
境にリード４の中央側がインナーリード４ａとなってお
り、その外側がアウターリード４ｂとなっている。
リード４を連結し支持するように、ダム片５が設けられ
ている。ダム片５は、半導体チップをモールド樹脂によ
って封止する際に、そのモールド樹脂の流れを止めてパ
ッケージの外形を形成する部分であり、そのダム片５を
境にリード４の中央側がインナーリード４ａとなってお
り、その外側がアウターリード４ｂとなっている。
【００２５】インナーリード４ａの先端には、ボンディ
ングワイヤ（図１および図２には図示せず）との接合を
良好にし電気的な接続状態を向上させる観点から銀（Ａ
ｇ）メッキ等が施されている。インナーリード４ａの幅
は、例えば0.１５mm〜0.４mm程度である。また、インナ
ーリード４ａのピッチは、例えば0.１５mm〜0.４mm程度
である。
ングワイヤ（図１および図２には図示せず）との接合を
良好にし電気的な接続状態を向上させる観点から銀（Ａ
ｇ）メッキ等が施されている。インナーリード４ａの幅
は、例えば0.１５mm〜0.４mm程度である。また、インナ
ーリード４ａのピッチは、例えば0.１５mm〜0.４mm程度
である。
【００２６】吊りリード（第１吊りリード）６ａは、ゲ
ート７の注入口の範囲内およびゲート７に対向する位置
に設けられたフローキャビィティ８の流入口の範囲内に
設けられ、外枠部２とインナーリード４ａとを機械的に
接続することでインナーリード４ａおよび半導体チップ
を支持する部材であり、その幅は、例えば0.２mm〜0.４
程度である。ただし、吊りリード６ａの外枠部２側は切
断し易いように幅が狭くなっている。
ート７の注入口の範囲内およびゲート７に対向する位置
に設けられたフローキャビィティ８の流入口の範囲内に
設けられ、外枠部２とインナーリード４ａとを機械的に
接続することでインナーリード４ａおよび半導体チップ
を支持する部材であり、その幅は、例えば0.２mm〜0.４
程度である。ただし、吊りリード６ａの外枠部２側は切
断し易いように幅が狭くなっている。
【００２７】この吊りリード６ａは、ゲート７の注入口
の範囲内およびフローキャビィテイ８の流入口の範囲内
にあるため、半導体チップをモールド樹脂によって封止
した後、ゲート７に残されたモールド樹脂を除去する際
に同時に切断されるようになっている。なお、ゲート７
は、モールド樹脂を注入するための金型のモールド樹脂
注入部であり、フローキャビィティ８は、そのモールド
樹脂が最終的に流入する最終流入部である。
の範囲内およびフローキャビィテイ８の流入口の範囲内
にあるため、半導体チップをモールド樹脂によって封止
した後、ゲート７に残されたモールド樹脂を除去する際
に同時に切断されるようになっている。なお、ゲート７
は、モールド樹脂を注入するための金型のモールド樹脂
注入部であり、フローキャビィティ８は、そのモールド
樹脂が最終的に流入する最終流入部である。
【００２８】また、本実施例においては、ゲート７の注
入口の範囲外およびフローキャビィティ８の流入口の範
囲外にも、外枠部２とインナーリード４ａとを機械的に
接続することでインナーリード４ａおよび半導体チップ
を支持する吊りリード（第２吊りリード）６ｂが設けら
れている。特に、吊りリード６ｂは、支持能力を高める
ため半導体チップ側に延在するインナーリード４ａ1 が
突出する位置の近傍に配置されている。この場合の吊り
リード６ｂの幅は、例えば例えば0.２mm〜0.４mm程度で
あり、吊りリード６ｂの場合もその外枠部２側が切断し
易いように幅が狭くなっている。
入口の範囲外およびフローキャビィティ８の流入口の範
囲外にも、外枠部２とインナーリード４ａとを機械的に
接続することでインナーリード４ａおよび半導体チップ
を支持する吊りリード（第２吊りリード）６ｂが設けら
れている。特に、吊りリード６ｂは、支持能力を高める
ため半導体チップ側に延在するインナーリード４ａ1 が
突出する位置の近傍に配置されている。この場合の吊り
リード６ｂの幅は、例えば例えば0.２mm〜0.４mm程度で
あり、吊りリード６ｂの場合もその外枠部２側が切断し
易いように幅が狭くなっている。
【００２９】本実施例においては、この吊りリード６ｂ
を設けたことにより、次の第１および第２の効果が得ら
れるようになっている。
を設けたことにより、次の第１および第２の効果が得ら
れるようになっている。
【００３０】第１に、最も長くなり剛性の弱い外側のイ
ンナーリード４ａの支持強度を向上させることができる
とともに、そのインナーリード４ａがしっかりと支持さ
れることにより半導体チップの支持強度も向上させるこ
とができるので、半導体チップをモールド樹脂により封
止する際に、そのインナーリード４ａがモールド樹脂流
によって変形したり、半導体チップがモールド樹脂流に
よって上下に変位したりするのを防止することが可能と
なっている。
ンナーリード４ａの支持強度を向上させることができる
とともに、そのインナーリード４ａがしっかりと支持さ
れることにより半導体チップの支持強度も向上させるこ
とができるので、半導体チップをモールド樹脂により封
止する際に、そのインナーリード４ａがモールド樹脂流
によって変形したり、半導体チップがモールド樹脂流に
よって上下に変位したりするのを防止することが可能と
なっている。
【００３１】第２に、吊りリード６ｂは、ゲート７の注
入口およびフローキャビィティ８の流入口の外側にあり
モールド樹脂が付着し難いため、モールド工程直後に切
断しなくても良く、組立最終工程までパッケージを支持
する部材として残すことができる。このため、パッケー
ジ支持強度の低下に起因するアウターリード４ｂの変形
等を防止することが可能となっている。
入口およびフローキャビィティ８の流入口の外側にあり
モールド樹脂が付着し難いため、モールド工程直後に切
断しなくても良く、組立最終工程までパッケージを支持
する部材として残すことができる。このため、パッケー
ジ支持強度の低下に起因するアウターリード４ｂの変形
等を防止することが可能となっている。
【００３２】次に、本実施例の半導体集積回路装置の製
造方法を図３〜図６によって説明する。本実施例の半導
体集積回路装置の製造方法は、上記したリードフレーム
を用いて、例えばＴＳＯＰ（Thin Small Outline Packa
ge）形の半導体集積回路装置を組み立てる際の方法であ
る。
造方法を図３〜図６によって説明する。本実施例の半導
体集積回路装置の製造方法は、上記したリードフレーム
を用いて、例えばＴＳＯＰ（Thin Small Outline Packa
ge）形の半導体集積回路装置を組み立てる際の方法であ
る。
【００３３】図３は、半導体集積回路装置の組立工程中
における断面図を示している。半導体チップ９は、例え
ばシリコン（Ｓｉ）単結晶からなり、その主面（素子形
成面）には、例えば１６ＭビットＤＲＡＭ（Dynamic RA
M)が形成されている。
における断面図を示している。半導体チップ９は、例え
ばシリコン（Ｓｉ）単結晶からなり、その主面（素子形
成面）には、例えば１６ＭビットＤＲＡＭ（Dynamic RA
M)が形成されている。
【００３４】また、半導体チップ９の主面上には、絶縁
フィルム１０を介して上記した構造のリードフレーム１
のインナーリード４ａが接合されている。絶縁フィルム
１０は、例えばポリイミド樹脂フィルムをベースとし
て、その上下面に接着層（図示せず）が設けられて構成
されている。
フィルム１０を介して上記した構造のリードフレーム１
のインナーリード４ａが接合されている。絶縁フィルム
１０は、例えばポリイミド樹脂フィルムをベースとし
て、その上下面に接着層（図示せず）が設けられて構成
されている。
【００３５】このインナーリード４ａと半導体チップ９
のボンディングパッド（図示せず）とは、例えば金（Ａ
ｕ）等からなるボンディングワイヤ１１を介して電気的
に接続されている。ボンディングワイヤ１１のワイヤル
ープの高さは、例えば２００μｍ程度である。
のボンディングパッド（図示せず）とは、例えば金（Ａ
ｕ）等からなるボンディングワイヤ１１を介して電気的
に接続されている。ボンディングワイヤ１１のワイヤル
ープの高さは、例えば２００μｍ程度である。
【００３６】まず、このようなリードフレーム１および
半導体チップ９を、図４に示すように、トランスファモ
ールド装置の下型１２ａと上型１２ｂとの間に挟み込ん
だ状態でセットする。
半導体チップ９を、図４に示すように、トランスファモ
ールド装置の下型１２ａと上型１２ｂとの間に挟み込ん
だ状態でセットする。
【００３７】なお、この状態では、下型１２ａと上型１
２ｂとの対向部にパッケージ外形を形成するためのキャ
ビィティ１３が形成されている。また、下型１２ａおよ
び上型１２ｂの各々の中央には、モールド工程後のパッ
ケージを下型１２ａおよび上型１２ｂから分離するため
の突出ピン１４ａ，１４ｂが設けられている。
２ｂとの対向部にパッケージ外形を形成するためのキャ
ビィティ１３が形成されている。また、下型１２ａおよ
び上型１２ｂの各々の中央には、モールド工程後のパッ
ケージを下型１２ａおよび上型１２ｂから分離するため
の突出ピン１４ａ，１４ｂが設けられている。
【００３８】続いて、図５に示すように、下型１２ａの
ゲート７から図５の矢印Ａに示す方向に向かってモール
ド樹脂を流入する。モールド樹脂は、例えば粘度の低い
エポキシ系の樹脂からなる。本実施例においては、この
モールド工程に際して、次の効果が得られる。
ゲート７から図５の矢印Ａに示す方向に向かってモール
ド樹脂を流入する。モールド樹脂は、例えば粘度の低い
エポキシ系の樹脂からなる。本実施例においては、この
モールド工程に際して、次の効果が得られる。
【００３９】すなわち、最も外側のインナーリード４ａ
と外枠部２とを支持するために、リード６ａの他に、さ
らに吊りリード６ｂを設けたことにより、最も長くなり
剛性の弱い外側のインナーリード４ａの支持強度を向上
させることができるとともに、そのインナーリード４ａ
がしっかりと支持されることにより半導体チップ９の支
持強度も向上させることができる。このため、そのイン
ナーリード４ａがモールド樹脂流によって変形したり、
半導体チップ９がモールド樹脂によって上下に変位した
りするのを防止することが可能となっている。
と外枠部２とを支持するために、リード６ａの他に、さ
らに吊りリード６ｂを設けたことにより、最も長くなり
剛性の弱い外側のインナーリード４ａの支持強度を向上
させることができるとともに、そのインナーリード４ａ
がしっかりと支持されることにより半導体チップ９の支
持強度も向上させることができる。このため、そのイン
ナーリード４ａがモールド樹脂流によって変形したり、
半導体チップ９がモールド樹脂によって上下に変位した
りするのを防止することが可能となっている。
【００４０】このようなモールド工程の後、ゲート７の
領域にあるモールド樹脂を除去する際に、吊りリード６
ａもモールド樹脂が付着しているので切断する。ただ
し、吊りリード６ｂは切断しないでパッケージを支持す
るための部材として残しておく。
領域にあるモールド樹脂を除去する際に、吊りリード６
ａもモールド樹脂が付着しているので切断する。ただ
し、吊りリード６ｂは切断しないでパッケージを支持す
るための部材として残しておく。
【００４１】すなわち、この吊りリード６ｂは、上記し
たようにゲート７の注入口等の外側にありモールド樹脂
が付着し難いため、モールド工程直後に切断しなくても
良く、組立最終工程までパッケージを支持する部材とし
て残しておけるようになっている。このため、パッケー
ジ支持強度の低下に起因するアウターリード４ｂ（図１
または図２参照）の変形等を防止することが可能となっ
ている。
たようにゲート７の注入口等の外側にありモールド樹脂
が付着し難いため、モールド工程直後に切断しなくても
良く、組立最終工程までパッケージを支持する部材とし
て残しておけるようになっている。このため、パッケー
ジ支持強度の低下に起因するアウターリード４ｂ（図１
または図２参照）の変形等を防止することが可能となっ
ている。
【００４２】このようにして、例えば厚さ1.０mm程度の
薄形のパッケージを成形した後、そのパッケージを図５
等に示したリードフレーム１から切り離す。この際、吊
りリード６ｂも切断する。その後、図６に示すように、
パッケージ１５の長辺から突出するアウターリード４ｂ
を、例えばガルウィング状に成形することにより、ＴＳ
ＯＰ形の半導体集積回路装置を製造する。
薄形のパッケージを成形した後、そのパッケージを図５
等に示したリードフレーム１から切り離す。この際、吊
りリード６ｂも切断する。その後、図６に示すように、
パッケージ１５の長辺から突出するアウターリード４ｂ
を、例えばガルウィング状に成形することにより、ＴＳ
ＯＰ形の半導体集積回路装置を製造する。
【００４３】このように、本実施例によれば、以下の効
果を得ることが可能となる。
果を得ることが可能となる。
【００４４】(1).モールド樹脂の注入口および最終流入
口の範囲内に吊りリード６ａを設けるとともに、その注
入口および最終流入口の範囲外にも吊りリード６ｂを設
けたことにより、最も長くなり剛性の弱い外側のインナ
ーリード４ａの支持強度を向上させることができるとと
もに、そのインナーリード４ａがしっかりと支持される
ことにより半導体チップ９の支持強度も向上させること
が可能となる。このため、半導体チップ９をモールド樹
脂によって封止する際に、インナーリード４ａがモール
ド樹脂流によって変形したり、半導体チップ９がモール
ド樹脂流によって上下に変位したりするのを防止するこ
とが可能となる。
口の範囲内に吊りリード６ａを設けるとともに、その注
入口および最終流入口の範囲外にも吊りリード６ｂを設
けたことにより、最も長くなり剛性の弱い外側のインナ
ーリード４ａの支持強度を向上させることができるとと
もに、そのインナーリード４ａがしっかりと支持される
ことにより半導体チップ９の支持強度も向上させること
が可能となる。このため、半導体チップ９をモールド樹
脂によって封止する際に、インナーリード４ａがモール
ド樹脂流によって変形したり、半導体チップ９がモール
ド樹脂流によって上下に変位したりするのを防止するこ
とが可能となる。
【００４５】(2).吊りリード６ｂは、ゲート７の注入口
およびフローキャビィティ８の流入口の外側にありモー
ルド樹脂が付着し難いため、モールド工程直後に切断し
なくても良く、組立最終工程までパッケージ１５を支持
する部材として残すことができるので、パッケージ１５
の支持強度の低下に起因するアウターリード４ｂの変形
等を防止することが可能となる。
およびフローキャビィティ８の流入口の外側にありモー
ルド樹脂が付着し難いため、モールド工程直後に切断し
なくても良く、組立最終工程までパッケージ１５を支持
する部材として残すことができるので、パッケージ１５
の支持強度の低下に起因するアウターリード４ｂの変形
等を防止することが可能となる。
【００４６】(3).上記(1),(2) により、ＴＳＯＰ形の半
導体集積回路装置の歩留りおよび信頼性を向上させるこ
とが可能となる。
導体集積回路装置の歩留りおよび信頼性を向上させるこ
とが可能となる。
【００４７】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００４８】例えば前記実施例においては、吊りリード
をゲートの注入口およびフローキャビィティの流入口の
範囲外に設けた場合について説明したが、これに限定さ
れるものではなく、例えば吊りリードをゲートの注入口
の範囲外のみに設けても良い。
をゲートの注入口およびフローキャビィティの流入口の
範囲外に設けた場合について説明したが、これに限定さ
れるものではなく、例えば吊りリードをゲートの注入口
の範囲外のみに設けても良い。
【００４９】また、前記実施例においては、本発明をＴ
ＳＯＰ形の半導体集積回路装置に適用した場合について
説明したが、これに限定されるものではなく種々適用可
能であり、例えば通常のＳＯＰ、ＱＦＰ（Quad Flat Pa
ckage)またはＳＯＪ（SmallOutline J-lead Package）
の他、ＴＱＦＰ（Thin Quad Flat Package）形の半導体
集積回路装置にも適用可能である。
ＳＯＰ形の半導体集積回路装置に適用した場合について
説明したが、これに限定されるものではなく種々適用可
能であり、例えば通常のＳＯＰ、ＱＦＰ（Quad Flat Pa
ckage)またはＳＯＪ（SmallOutline J-lead Package）
の他、ＴＱＦＰ（Thin Quad Flat Package）形の半導体
集積回路装置にも適用可能である。
【００５０】また、前記実施例においては、本発明をＬ
ＯＣ構造の半導体集積回路装置に用いるリードフレーム
に適用した場合について説明したが、これに限定される
ものではなく種々適用可能であり、例えば通常のリード
フレームやリード上に絶縁フィルムを介して半導体チッ
プを実装する、いわゆるＣＯＬ（Chip On Lead）構造の
半導体集積回路装置に用いるリードフレームに適用する
ことも可能である。
ＯＣ構造の半導体集積回路装置に用いるリードフレーム
に適用した場合について説明したが、これに限定される
ものではなく種々適用可能であり、例えば通常のリード
フレームやリード上に絶縁フィルムを介して半導体チッ
プを実装する、いわゆるＣＯＬ（Chip On Lead）構造の
半導体集積回路装置に用いるリードフレームに適用する
ことも可能である。
【００５１】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である１６Ｍ
ビットＤＲＡＭを有する半導体集積回路装置に適用した
場合について説明したが、これに限定されず種々適用可
能であり、例えばＳＲＡＭ（Static RAM）やＥＥＰＲＯ
Ｍ（Electrically Erasable Prodrammable ROM）等のよ
うな他の半導体メモリ回路を有する半導体集積回路装
置、ゲートアレイ等のような論理回路を有する半導体集
積回路装置または論理付きＳＲＡＭ等のような半導体メ
モリ回路と論理回路とが混在された半導体集積回路装置
等のような他の半導体集積回路装置に適用することも可
能である。
なされた発明をその背景となった利用分野である１６Ｍ
ビットＤＲＡＭを有する半導体集積回路装置に適用した
場合について説明したが、これに限定されず種々適用可
能であり、例えばＳＲＡＭ（Static RAM）やＥＥＰＲＯ
Ｍ（Electrically Erasable Prodrammable ROM）等のよ
うな他の半導体メモリ回路を有する半導体集積回路装
置、ゲートアレイ等のような論理回路を有する半導体集
積回路装置または論理付きＳＲＡＭ等のような半導体メ
モリ回路と論理回路とが混在された半導体集積回路装置
等のような他の半導体集積回路装置に適用することも可
能である。
【００５２】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００５３】(1).本発明のリードフレームによれば、最
も長くなり剛性の弱い最外側のインナーリードの支持強
度を向上させることができるとともに、そのインナーリ
ードがしっかりと支持されることにより半導体チップの
支持強度も向上させることができるので、半導体チップ
をモールド樹脂により封止する際に、そのインナーリー
ドがモールド樹脂流によって変形したり、半導体チップ
がモールド樹脂流によって上下に変位したりするのを防
止することが可能となる。したがって、このリードフレ
ームを半導体集積回路装置の製造に用いることにより、
半導体集積回路装置の歩留りおよび信頼性を向上させる
ことが可能となる。
も長くなり剛性の弱い最外側のインナーリードの支持強
度を向上させることができるとともに、そのインナーリ
ードがしっかりと支持されることにより半導体チップの
支持強度も向上させることができるので、半導体チップ
をモールド樹脂により封止する際に、そのインナーリー
ドがモールド樹脂流によって変形したり、半導体チップ
がモールド樹脂流によって上下に変位したりするのを防
止することが可能となる。したがって、このリードフレ
ームを半導体集積回路装置の製造に用いることにより、
半導体集積回路装置の歩留りおよび信頼性を向上させる
ことが可能となる。
【００５４】(2).第２吊りリードは、ゲートの注入口お
よびフローキャビィティの流入口の外側にありモールド
樹脂が付着し難いため、モールド工程直後に切断しなく
ても良く、組立最終工程までパッケージを支持する部材
として残すことができる。このため、モールド工程後に
おいてもパッケージをリードフレームに支持することが
できるので、パッケージの支持強度の低下に起因するア
ウターリードの変形等を防止することが可能となる。し
たがって、このリードフレームを半導体集積回路装置の
製造に用いることにより、半導体集積回路装置の歩留り
および信頼性を向上させることが可能となる。
よびフローキャビィティの流入口の外側にありモールド
樹脂が付着し難いため、モールド工程直後に切断しなく
ても良く、組立最終工程までパッケージを支持する部材
として残すことができる。このため、モールド工程後に
おいてもパッケージをリードフレームに支持することが
できるので、パッケージの支持強度の低下に起因するア
ウターリードの変形等を防止することが可能となる。し
たがって、このリードフレームを半導体集積回路装置の
製造に用いることにより、半導体集積回路装置の歩留り
および信頼性を向上させることが可能となる。
【図１】本発明の一実施例であるリードフレームの要部
平面図である。
平面図である。
【図２】図１のリードフレームの要部拡大平面図であ
る。
る。
【図３】図１のリードフレームを用いた半導体集積回路
装置の製造工程中における断面図である。
装置の製造工程中における断面図である。
【図４】図１のリードフレームを用いた半導体集積回路
装置の図３に続く製造工程中における断面図である。
装置の図３に続く製造工程中における断面図である。
【図５】図１のリードフレームを用いた半導体集積回路
装置の図４に続く製造工程中における説明図である。
装置の図４に続く製造工程中における説明図である。
【図６】図１のリードフレームを用いて形成された半導
体集積回路装置の要部断面図である。
体集積回路装置の要部断面図である。
１ リードフレーム １ａ 単位フレーム ２ 外枠部 ２ａ 孔 ３ 内枠部 ４ リード ４ａ，４ａ1 インナーリード ４ｂ アウターリード ５ ダム片 ６ａ 吊りリード（第１吊りリード） ６ｂ 吊りリード（第２吊りリード） ７ ゲート ８ フローキャビィティ（樹脂溜り領域） ９ 半導体チップ １０ 絶縁フィルム １１ ボンディングワイヤ １２ａ 下型 １２ｂ 上型 １３ キャビィティ １４ａ，１４ｂ 突出ピン １５ パッケージ
Claims (4)
- 【請求項１】 互いに平行に延在する２つの外枠部と、
前記２つの外枠部の間に配置され、前記外枠部の一方に
配置されるゲート領域から前記外枠部の他方に配置され
る樹脂溜り領域に向かって注入されるモールド樹脂の流
入方向に沿って並設された複数のリードとを備え、前記
ゲート領域および前記樹脂溜り領域の入口の範囲内に配
置され、前記外枠部と前記リードのうち最も外側に位置
するリードのインナーリードとを連結する第１吊りリー
ドを備えるリードフレームであって、前記ゲート領域お
よび前記樹脂溜り領域の少なくとも一方の入口の範囲外
にも、前記外枠部と前記リードのうち最も外側に位置す
るリードのインナーリードとを連結する第２吊りリード
を設けたことを特徴とするリードフレーム。 - 【請求項２】 請求項１記載のリードフレームにおい
て、前記リードのインナーリードが絶縁フィルムを介し
て半導体チップの主面上に配置されることを特徴とする
リードフレーム。 - 【請求項３】 請求項１または２記載のリードフレーム
を用いて半導体集積回路装置を製造する際に、以下の工
程を有することを特徴とする半導体集積回路装置の製造
方法。 （ａ）前記リードのインナーリードを絶縁フィルムを介
して半導体チップの主面と接合する工程。 （ｂ）前記リードのインナーリードに接合された半導体
チップをモールド樹脂によって封止しパッケージを成形
する工程。 （ｃ）前記パッケージを前記リードフレームから分離し
た後、前記パッケージから突出するアウターリードを所
定形状に成形する工程。 - 【請求項４】 請求項３記載の半導体集積回路装置の製
造方法において、前記半導体チップの主面にＤＲＡＭを
形成したことを特徴とする半導体集積回路装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7004532A JPH08195467A (ja) | 1995-01-17 | 1995-01-17 | リードフレームおよびそれを用いた半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7004532A JPH08195467A (ja) | 1995-01-17 | 1995-01-17 | リードフレームおよびそれを用いた半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08195467A true JPH08195467A (ja) | 1996-07-30 |
Family
ID=11586664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7004532A Pending JPH08195467A (ja) | 1995-01-17 | 1995-01-17 | リードフレームおよびそれを用いた半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08195467A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6320248B1 (en) | 1998-12-17 | 2001-11-20 | Nec Corporation | Lead frame and method of fabricating semiconductor device including the lead frame |
| JP2019087755A (ja) * | 2014-09-29 | 2019-06-06 | 日亜化学工業株式会社 | パッケージの製造方法及び発光装置の製造方法、並びにパッケージ及び発光装置 |
-
1995
- 1995-01-17 JP JP7004532A patent/JPH08195467A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6320248B1 (en) | 1998-12-17 | 2001-11-20 | Nec Corporation | Lead frame and method of fabricating semiconductor device including the lead frame |
| JP2019087755A (ja) * | 2014-09-29 | 2019-06-06 | 日亜化学工業株式会社 | パッケージの製造方法及び発光装置の製造方法、並びにパッケージ及び発光装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6433421B2 (en) | Semiconductor device | |
| JP3170182B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US6878570B2 (en) | Thin stacked package and manufacturing method thereof | |
| JP3207738B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US20120091568A1 (en) | Mixed wire semiconductor lead frame package | |
| US6420783B2 (en) | Semiconductor device and a method of manufacturing the same | |
| KR20040045045A (ko) | 반도체장치 | |
| JPH11163255A (ja) | 半導体装置及びその製造方法並びに電子装置 | |
| US6750080B2 (en) | Semiconductor device and process for manufacturing the same | |
| US5929513A (en) | Semiconductor device and heat sink used therein | |
| US20030228720A1 (en) | Semiconductor device and a method of manufacturing the same | |
| JPH11354572A (ja) | 半導体チップパッケ―ジ及びその製造方法 | |
| JP2981194B2 (ja) | 半導体チップパッケージ | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH0722454A (ja) | 半導体集積回路装置 | |
| JPH08195467A (ja) | リードフレームおよびそれを用いた半導体集積回路装置の製造方法 | |
| JP4162758B2 (ja) | 半導体装置の製造方法 | |
| JP3954586B2 (ja) | 半導体装置 | |
| JP3954585B2 (ja) | 半導体装置 | |
| JP2555931B2 (ja) | 半導体装置の製造方法 | |
| JP3964850B2 (ja) | 半導体装置 | |
| JPH01270257A (ja) | レジン封止型半導体装置 | |
| JPH08274234A (ja) | 半導体装置およびその製造方法並びに半導体実装モジュール | |
| JPH04184949A (ja) | 半導体装置とその製造方法 | |
| JPH0927583A (ja) | 半導体集積回路装置およびその製造方法 |