JPH01270257A - レジン封止型半導体装置 - Google Patents

レジン封止型半導体装置

Info

Publication number
JPH01270257A
JPH01270257A JP9812588A JP9812588A JPH01270257A JP H01270257 A JPH01270257 A JP H01270257A JP 9812588 A JP9812588 A JP 9812588A JP 9812588 A JP9812588 A JP 9812588A JP H01270257 A JPH01270257 A JP H01270257A
Authority
JP
Japan
Prior art keywords
chip
lead
leads
resin
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9812588A
Other languages
English (en)
Inventor
Kunihiro Tsubosaki
邦宏 坪崎
Hajime Murakami
元 村上
Yasuo Mori
康雄 森
Toshiyuki Sakuta
俊之 作田
Masamichi Ishihara
政道 石原
Tatsu Ito
達 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP9812588A priority Critical patent/JPH01270257A/ja
Publication of JPH01270257A publication Critical patent/JPH01270257A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は樹脂封止型半導体装置に関し、特にタブレスの
リードフレームに半導体ペレットをダイボンディングし
てなる当該装置の改良技術に関する。更に本発明は、半
導体装置に関し、特に、チップがリードで支持さねてい
る半導体装置に適用して有効な技術に関するものである
。更に本発明は、タブなしリードフレームのインナーリ
ードの半導体チップ搭載部に半導体チップを搭載し、イ
ンナーリードと半導体チップとをボンディングワイヤで
電気的に接続し、樹脂封止材で封止した半導体装置用の
リードフレームに関し、特に、前記各々のインナーリー
ド間のリーク(短絡)な防止することができる技術に関
するものである。
〔従来の技術〕
本出願人は先に、米国特許出願第845332号(19
86年3月21日出M)および日本特開昭61−218
139号公報をもって、第1E図にその断面図を、また
、第1F図にその平面図を、さらに、第1G図にその要
部断面図を示すような樹脂封止型半導体装置を提案した
なお、第1E図は第1F図I X −I X線に沿う断
面図で、 また、第1G図は第1F図I Y−I Y線に沿う断面
図である。
これら図に示すように、当該装置は、半導体ペレット(
以下単にペレットという)101を、リードフレーム1
02の複数のリード102a上にマウントする方式をと
っている。すなわち、当該装置103は、従来から一般
に行われてきた、その中央部にベレン)l搭載するため
の一般に角形のタブ(ベットなどとも称されることもあ
る)上に、ペレット101’a’固着する形式でなく、
ペレット搭載部が複数のリードで構成されたリードフレ
ーム102にペレット101をグイポンディングし、樹
脂封止により樹脂封止部104を形成して樹脂封止型半
導体装置103としている。
当該装置1i103におけるダイボンディングに際して
は、第1E図に示すように、接着剤105aにより絶縁
シート105を接着し、当該シート105上に接着剤1
06により、ペレット101を固着させている。
なお、第1F図にて、107はペレット上のポンディン
グパッド、102bはリード側ポンディングポスト、1
08はポンディング用ワイヤである。
当該装置103によれば、大型ペレットの搭載に非常に
有利な技術となすことができた。すなわち、ペレットが
大型化してきても、これを収納するパッケージのサイズ
は規格化されているために大きくすることができないの
で、従来のタブ上にペレットをマウントし、該タブ上の
ペレットと、咳タブに向って延びるインナーリードとを
ワイヤポンディングする従来の方式では、樹脂封止部内
に埋設されるリードの長さが短くなり、ノくツケージか
ら抜は易くなるなどの問題を生じてきたが、当該装置1
03ではり−ド102aの内部リードは極めて長い形状
で、封止部Byllo4との接着強度が向上するために
、リードの引抜強度や装置の耐湿性を向上させることが
でき、大型ペレットの搭載に非常に有利となった。更に
、チップなレジンパッケージで封止した半導体装置の1
つに、リードの一部をチップの下K、−側面から入って
他の側面へ出るように延在させることにより、チップを
支持するようにしたものがある。前記リードとチップの
間は、ポリイミド膜によって絶縁され、チップは例えば
熱可塑性樹脂からなる接着剤でポリイミド膜上に接着さ
れる。ポリイミド膜とリードの接着は、例えば熱可塑性
樹脂からなる接着剤によって行っている。更に、従来の
レジンモールドパッケージ方式の半導体装置においては
、半導体チップはタブ上に搭載されているが、この方式
で例えば4メガ・ピットのダイナミック・ランダム・ア
クセス・メモリ(DRAM)のような大きなチップを3
00ミル[mil]パッケージに収納する事は、きわめ
て困難であった。そこで、タブなしリードフレームのイ
ンナーリードの半導体チップ搭載部に半導体チップ搭載
用絶縁性フィルムを接着し、その上に半導体チップを搭
載することが提案されている。
〔発明が解決しようとする課題〕
しかるに、本発明者らが、先にあげた装置について、プ
レッシャークツカーテストなどの耐湿信頼性テストヲ行
なったところ、リード102aの相互間で電気的絶縁不
良となり、規定値以上のリーク電流が流れ不良となる場
合があることが見い出された。
そこで、その原因を追究したところ、当該装置103で
は、プレッシャークツカーテストなど乞行うと、接着剤
(層)105aが劣化して、封止樹脂104/接着剤層
105aの界面、およびリード102a/接着剤層10
5aの界面において剥離が進行し、水分がこれらの剥離
部に浸入して電気的導通不良となることが判り、さらに
当該不良原因を追究したところ、当該装置103では、
隣り合51J−ド102a間に必ず異種物質から成る界
面(すなわち、封止樹脂104/接着剤層105a界面
)が存在すること、およびこの界面におけろ接着性が必
ずしも十分でなく、高温高湿の条件下で容易に剥離し易
いことの2点に起因すると考えられることが突き止めら
れた。更に本発明者は、前記リードでチップを支持した
半導体装置を検討した結果、次の問題点を見出した。
前記ポリイミド膜をリードに接着するための接着剤は、
ポリイミド膜等に較べて絶縁抵抗が小さい。このため、
その接着剤を通ってリード間にリーク電流が流れ易く、
入力信号や出力信号にノイズが生じる。更に、前記タブ
なしリードフレームのインナーリードの半導体チップ搭
載部に半導体チップ搭載用絶縁性フィルムを接着し、そ
の上に半導体チップを搭載する方式の半導体装置では、
各々のインナーリード間のリーク(短絡)を防止する配
慮がされていないため、半導体チップ搭載用絶縁性フィ
ルムとレジン等の樹脂封止材との界面を通して各々のイ
ンナーリード間にリーク(短絡)電流が流れる場合があ
ることを本発明者は見い出した。
そこで、本発明の一つの目的は、面実装に適合したレジ
ン封止ICを提供することにある。
本発明の一つの目的は、ダイパッド・レス(タブ・レス
)タイプのリードフレームを用いたレジン封止において
、リードのばらつきによるボンディング精度の低下のな
いレジン封止IC製造技術を提供することにある。
本発明の一つの目的は、面実装リフロー時の熱ストレス
によって、レジンパッケージ裏面等にクラックの発生し
ないパッケージ構造を提供することにある。
本発明の一つの目的は、高密度実装に適したレジン封止
ICを提供することKある。
本発明は大型ペレットの搭載に有利な上述した樹脂封止
型半導体装置における利点を生かしつつ、さらにその耐
湿信頼性をより一層向上させることを一つの目的とした
ものである。
本発明の一つの目的は、リードでチップを支持した半導
体装置において、リード間にリーク電流が流れるのを防
止するものである。
本発明の一つの目的は、タブなしリードフレームのイン
ナーリードの半導体チップ搭載部に半導体チップを搭載
し、インナーリードと半導体チップとをボンディングワ
イヤで電気的に接続し、樹脂封止材で封止した半導体装
置用のリードフレームであって、前記各々のインナーリ
ード間のリーク(短絡)を防止することができる技術を
提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
〔課題を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
ケ簡単に説明すれば、下記のとおりである。
本発明においては、複数のリード上にペレットを搭載す
るに、当該複数のリードを埋設した形の樹脂板を予じめ
インジェクションモードなどの成形方法で成形しておき
、当該樹脂板の表面に、接合材料によりペレットを固着
し、ワイヤボンディング後に、樹脂封止を行なうように
する。
これにより、複数のリードの各々がm脂中に埋設されて
いる形になるため、先に提案した樹脂封止型半導体装置
とは異なり、隣り合つリード間を結ぶような界面が存在
しない。従って、隣り合うリード間に必ず異種物質から
なる界面が存在することなどにより、引き起こされる電
流のリーク不良を回避でき、半導体装置の信頼性を一段
と向上させることに成功した。
更に本発明の他の概要は、リードの一部でチ・ツブを支
持する半導体装置において、前記リードのチップの下に
設けられる部分を絶縁膜の中に埋込み、チップは前記絶
縁膜の上に接着するようにしたものである。
更に本発明の他の概要は、タブなしリードフレームのイ
ンナーリードの半導体チップ搭載部に半導体チップを搭
載し、インナーリードと半導体チップとをボンディング
ワイヤで電気的に接続し、樹脂封止材で封止した半導体
装置用のリードフレームであって、前記各々のインナー
リードの半導体チップ搭載部の一部又は全部を絶縁処理
したものである。
更に本発明の他の概要は、面実装タイプのレジン封止I
Cに対して、ダイパッド・レス(タブレス)の考え方を
適用したことにより、レジン封止体下面のり70−クラ
ックを低下するようにしたものである。
すなわち、その詳細は、 多数のインナーリード上に集積回路半導体チップをその
裏面において固着し、上記インナーリードと上記チップ
の表主面上の多数のボンディング・パッド間を多数のボ
ンディング・ワイヤにより電気的に接続した後、上記イ
ンナーリード、チップ。
及びボンディング・ワイヤをレジンによりモールドした
半導体集積回路装置において、上記インナーリードに連
結した多数のアウターリードは、上記レジン・モールド
体側面より突出し、面実装に適した形状に整形されてい
るものである。
更に詳細には、以下の構成よりなる半導体装置である: 長方形の板状の半導体チップは、第1及び第2の主面を
有する; 上記第1の主面上には、非常に多数の素子が形成されて
いる; 上記第1の主面上の一対の短辺のそれぞれの近傍に設け
られた多数のボンディング・パッド;上記第2の主面下
近傍のこの主面に平行な平面内に実質的に延在する多数
のインナーリード、上記インナーリードは、複数からな
る第1.第2、第3及び第4の組よりなり、 上記第1の組に対応するインナーリードは、上記チップ
下にはいり、他のインナーリードと交叉することなく上
記チップの第1の短辺からチップ外に突出し、 上記第2の組に対応するインナーリードは、上記チップ
の第10長辺より上記チップ下にはいり、他のリードと
交叉することなく上記チップの第2の短辺からチップ外
に突出し、 上記第3の組に対応するインナーリードは、上記チップ
の第20長辺より上記チップ下にはいり、他のリードと
交叉することなく上記チップの第1の短辺からチップ外
に突出し、 上記第4の組に対応するインナーリードは、上記チップ
の第2の長辺より上記チップ下にはいり、他のリードと
交叉することなく上記チップの第2の短辺からチップ外
に突出し、 上記チップの上記第2の主面において、上記インナーリ
ードの第1の主面と、絶縁層を介して固着されており; 上記第1及び第2の短辺近傍の多数のボンディング・パ
ッドと上記第1及び第2の短辺から突出したインナーリ
ード間を上記第1及び第2の短辺のそれぞれの近傍にお
いて電気的に接続した多数のボンディング・ワイヤと; 上記チップ、インナーリード及びボンディング・ワイヤ
の実質的全体を封止するレジン封止体と;この封止体は
、厚手長方形に近似したほぼ直方体形状をし、第1.第
2の長側面と、第1.第2の短側面と、第11第2の主
面を有しており、上記チップは、上記封止体内にその長
側面と長辺、短側面と短辺、主面と主面が一対として、
それぞれ平行に近接するように上記封止体のほぼ中央に
埋込まれており、 上記第1及び第2の組のインナーリードのそれぞれに、
上記封止体の上記第1の長側面において連結し外部へ突
出した多数の第1組のアウターリードと、 上記第3及び第4の組のインナーリードのそれぞれに、
上記封止体の上記第2の長側面において連結し外部へ突
出した第2組のアウターリードと、上記第1.第2.第
3及び第4の組のインナーリード及び上記第1及び第2
組のアウターリードは、実体的に一枚のメタル薄板から
形成されており、 上記第1組のアウターリードは、上記第1の長側面から
、その突出点がその長側面上に長平方向にほぼ一直線上
にならぶようにされ、その位置からアウターリードの先
端が上記第1の長側面近傍において上記封止体の第2の
主面に回ってまわり込むように上記封止体外面にそって
ほぼ円弧状に曲げられ、その円弧状に整形されたアウタ
ーサードの下部外面において、面実装可能なようにされ
ており、 上記第2組のアウターリードは、上記第2の長側面から
、その突出点がその長側面上に長手方向にほぼ一直線上
にならぶようにされ、その位置からアウターリードの先
端が上記第2の長側面近傍において上記封止体の第2の
主面に向ってまわり込むように上記封止体外面にそって
ほぼ円弧状に[ttl”られ、その円弧状に整形された
アウターリードの下部外面において、面実装可能なよう
にされている。
〔作用〕
上述した手段によれば、リードの表面に絶縁抵抗の低い
接着剤がなく、かつリードのチップの下の部分が、リー
ドごとに分離した状態で絶縁抵抗の高い絶縁膜の中に埋
め込まれているので、リード間にリーク電流が流れるこ
とがなくなる。
更に前述の手段によれば、各々のインナーリードの半導
体チップ搭載部の一部又は全部を絶縁処理したことによ
り、半導体チップ搭載用絶縁性フィルム(この絶縁性フ
ィルムは使用していない)とレジン等の樹脂封止材との
界面を通して各々のインナーリード間にリーク(短絡)
電流が流幻ることがないので、各々のインナーリード間
のリーク(短絡〕を防止することができる。
〔発明の実施例〕
(1)  実施例・1 次に、本発明の第1の実施例を図面に基づいて説明する
第1D図は本発明の実施例を示す半導体装置におけるペ
レットとリードとの関係を示す平面図で、また、第1C
図はこの第1D図のIZ−IZRに沿う本発明の実施例
を示す半導体装置の全体構成断面図で、さらに第1A図
はこの第1D図IW−IW線に沿う本発明の実施例を示
す半導体装置の要部断面図である。
第1A図および第1D図に示すように、本発明一実施例
では、複数のリード102の各々がその中に埋設される
ように、ペレット搭載用樹脂層109を形成する。
当該樹脂層109の形成は、例えば、インジェクション
モールドにより行なうことができ、タブやタブリードを
有しない第1D図に示すような形態のリードフレーム1
02を金型に入れ、樹脂を金型内にインジェクション(
射出〕することにより形成することができる。
当該樹脂層109は、ペレット101を搭載しようとす
る領域において形成すれば足り、第1A図に示す実施例
では適宜の厚みを有する樹脂板により構成されている。
当該樹脂板109を形成後に、第1A図および第1D図
に示すように、該樹脂板109上に、ペレッ)101’
k、接着剤106により固定(ダイボンディング)シ、
次いで、当該ペレット101とリードとをボンディング
用ワイヤ108でワイヤボンディングする。
リード102aは、二辺にポンディングパッド107が
配列されたペレット101の裏面に延在しかつ、当該バ
ッド107が配列されたペレット辺よりその先端部10
2tl突出しており、ワイヤボンディングは当該リード
l O°2 aの先端部102bとペレット101のポ
ンディングパッド107とをボンディング用ワイヤ10
8により接続することにより行われる。
当該ワイヤボンディング後に、当該ペレット組立品を金
型に入れ、例えばトランスファーモールド法により樹脂
封止を行ない、樹脂封止部104を形成する。
樹脂封止部104を形成する封止用樹脂としては、例え
ばエポキシ樹脂やシリコーンゴム変成のエポキシ樹月旨
が挙げられる。
樹脂板109を形成する樹脂としては、上記封止用樹脂
と同一のものを使用しても良いし、また、ポリフェニレ
ンサルファイイド(PPS)、ポリサルフォン、ポリエ
ーテルサルフオンなどの熱可塑性合成樹脂を用いても良
い。
これら封止用樹脂や樹脂板形成用樹脂には、フィラーや
その他各種添加剤などt添加してもよいことはもちろん
である。
第1B図は本発明の第1の実施例の内その他の例を示し
たもので、第1A図に示す実施例ではす−ド102aが
樹脂板109中に埋設された例を示したが、この第1B
図では図示のように、IJ −ド】02aの表面および
両側面を被覆する形でペレット搭載用の樹脂層109を
形成した例を示す。
この場合には、樹脂層109/樹脂封止部】04との間
に界面が出来る為、当該樹脂層109の成形材料として
は、封止用樹カ旨との接着性の良いものを選定すること
が重要であり、封止用樹脂と同一材料を用いることが好
ましい。
本発明に使用されるリードフレーム102は。
例えばFe−Ni系合金で例示されろ金属(合金)によ
り構成されろ。
ペレット101は、例えばシリコン単結晶基板から成り
、周知の技術によってこのペレット内には多数の回路素
子が形成され、1つの回路機能が与えられている。回路
素子の具体例は、例えばMOS)ランジスタから成り、
これらの回路素子によって、例えば論理回路およびメモ
リの回路機能が形成されている。
ボンディング用ワイヤ108は、例えばAu線やAt線
又はCu線により構成されろ。
本発明によれば、複数のり−ド102aの各々について
、樹脂層109がそれらの周囲を埋めている為、隣り合
うリード102aの間を結ぶような界面が存在しない。
従って、界面の剥離と(・った現象が原理的に起こりよ
うがない。それ故、リード相互間でのリーク電流の流れ
不良が回避される。
そして、電気的リークの心配が無くなる為に、樹脂層1
09の材料選定の自由度が増す。その結果、例えば弾性
率Eの小さな樹脂材料を用いることにより、ペレット下
端の樹脂封止部104に発生するレジンクラックを防止
したり、あるいは吸湿率の低い樹脂を選ぶことにより、
リフローソルダー時のレジンクランクをも防止すること
が可能となった。
一方、第1B図に示すような実施例にあっても、この場
合には、樹脂層109と樹脂封止部104間に界面がで
きるが、例えば、樹脂層109と樹脂封止部104との
成形材料を、同一のエポキシ系材料とすることにより、
界面の接着性を良好に保つことができ、その結果、電気
的リークを防止できた。
本発明によれば、上述のごとく、耐湿信頼性や耐温度サ
イクルや耐すフローンルダー性などが向上し製品全体と
して信頼性が向上するばかりでなく、大型ペレットの搭
載に際して、リード102aの内部リードが極めて長い
形状であるためリードの引抜強度が犬で、また、ペレッ
ト1とリード102aとの電気的接続は、ボンディング
/くラドとこ4に近いペレット辺近傍に延在されて(・
る先端部102bとをワイヤボンディングすることによ
り達成されるため、ボンディング用ワイヤ108を短く
することができ、ワイヤショートの発生を防止し、当該
ワイヤ108の使用量を削減できコストを低減できるな
どの各種の利点をも有することができた。\ 以上本発明者によつくなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その蚕旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
例えば、前記実施例ではペレット搭載用樹脂層9を樹脂
板により形成する例を示したが、ペレットとリード間の
絶縁の役目とペレット固定用基体としての役目を兼ねた
ようなものであわば、他の形態の樹脂成形体であっても
よい。
(2)実施例・2 以下、本発明の第2の実施例のそのIを図面を用いて説
明する。
g2A図は、チップを搭載しているリードの平面図、 第2B図は、第2A図の2Y−2Y切断線におけろ断面
図、 第2C図は、第2A図の2Z−2Z切断線における断面
図である。
なお、第2A図は、リード、チップ、ボンディングワイ
ヤ等の構成を解り易くするため、ノ(ソケージ(レジン
)を示していない。
第2A図乃至第2C図において、201はり−ドであり
、例えば4270イからなり、パッケージ208から出
ている部分(アウターリード)は半田メツキが施こされ
ている。リード201のうちの幾つか(第2A図では1
2本)は、チップ(単結晶シリコン)203の一側面か
らその下に入り、前記ゴ側面と直負に交る他の側面の下
から出るような形状にさねて、チップ203を支持する
ようになっている。他のり−ド201 (第2A図では
8本)は、チップ203の下に入っていた〜10 前記チップ203を支持しているリード201のチップ
203の下に入っている部分は、そのリード201ごと
に分離された状態で、ポリイミド層202(絶縁膜)の
中に埋め込まれている。−チップ203の下に入ってい
ないリード201 (第2A図では8本)は、ポリイミ
ド層202の中に埋め込まれていない。ポリイミド層2
02は、第2A図に示しているように、チップ203よ
り大きくされ、またリード201のボンディングワイヤ
5が接続される先端部は露出するようになっている。こ
のように、チップ201の下に入っているリード201
のそれぞれは、ポリイミド層202の中に埋め込むこと
により、接着剤を使わずに、ポリイミド層202に固着
するようにしている。
ポリイミド層202の絶縁抵抗は非常に高く、lXl0
13Ω程度である。したがって、チップ201を支持し
ているリード201間でリーク電流が流れるのを防止す
ることができる。
ポリイミド層202の上には、熱可塑性樹脂207又は
Agペースト207によってチップ203を接着してい
る。全てのり−ド201のパッケージ208内におけろ
先端部は、チップ203の縁の近くに導かれ、それぞれ
の先端部にボンディングワイヤ205が接続されている
。ポリイミド層202に一部が埋め込まれたり−ド20
1及びポリイミド層202に埋め込まれていないり一部
201のいずれにおいても、ボンディングワイヤ205
が接続している先端部には、Agメツキが施こされてい
る。ボンディングワイヤ205の前記と異なる他部は、
チップ203のポンディングパッド204(第2B図に
は図示していない)に接続している。チップ203の上
面は、例えばシリコーンゲル206によって封止してい
る。パッケージ208はレジンからなり℃いる。
前記ポリイミド層202は、第2D図に示しているよう
に、チップ201を搭載する以前に予じめ、リード20
1の所定の部分を埋め込むように又は包み込むように形
成され、これ”k360〜430℃程度の熱を加えて硬
化させる。
なお、チップ203’にポリイミド層202に接着する
方法としては、リード201をポリイミド層202に埋
め込んだ後、硬化させる以前に、その上面にチップ20
3を押し付けるようにして接着し、この後360〜43
0℃程度の熱を加えてポリイミド層202を硬化させる
ようにしてもよ1v10 以上、説明したように、本実施例■によれば、リード2
01ごとにポリイミド層202の中に埋め込み、接着剤
を使わずに、リード201をポリイミド層202に固着
していることにより、り一部201の間が絶縁抵抗の高
いポリイミド層202で絶縁されるので、リード201
間にリーク電流が流れるのを防止できる。
以下、本実施例のその■について説明する。
第2E図は、本発明の実施例■の半導体装置の断面図で
ある。なお、第2E図は、実施例■の半導体装置を第2
A図の2V−2V線に相当する部分で見たときの断面を
示したものであり、ポンディングパッド204及びボン
ディングワイヤ205を図示していない。
実施例Hの半導体装置では、チップ203の下に入り込
んでいる個々のリード201ごとにポリイミド層202
を分けて設けている。ポリイミド層202は、少なくと
もリード201のチップ203の下に入っている部分は
、完全に包み込むようにしている。しかし、リード20
1ごとに、ポリイミド層202とポリイミド層2020
間は分離されている。チップとポリイミド層202の間
は例えばCu等からなる放熱板209をはさむようにし
ている。本実施例では、ポリイミド層202と放熱板2
09の接着にAgペースト207を用いており、またこ
の人gペースト2o7で放熱板209をチップ203の
裏面に接着している。
以上、本実施例■の半導体装置によれば、実施例■の効
果に加え、チップ203で発生する熱を放熱板209で
逃すことができるので、半導体装置の放熱効果を向上さ
せることができろ。
以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
(3)実施例・3 以下、本発明の第3の実施例7図面を用いて具体的に説
明する。
なお、実施例を説明するための全図において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
第3A図は、本発明の第3の実施例のそのIのリードフ
レームを実装した状態を示す平面図、第3B図は、第3
A図に示す3Y−3Y切断線で切断した断面図、 第3C図は、第3人図のリードフレームを使用した半導
体装置の第3A図に示f3Z−3Z切断線で切断した半
導体装置の断面図、 第3D図は、第3A図のリードフレームを使用した半導
体装置の第3A図に示す3W−3W切断線で切断した半
導体装置の断面図である。
本実施例Iのリードフレームを使用した半導体装置は、
第3A図、第3C図及び第3D図に示すように、タブな
しリードフレーム301のインナーリード301Aの半
導体チップ搭載部301A0に接着剤305を介して半
導体チップ302を搭載し、インナーリード301Aと
半導体チップ302とtボンディングワイヤ303で電
気的に接続し、レジン等の樹脂封止材303で封止した
ものである。
前記リードフレーム301は、例えば、42ニツケル・
鉄合金(42NiFeアロイ〕からなっており、第3A
図及び第3B図に示すように、複数のインナーリード3
01Aが半導体チップ302の下部に延設され、パッケ
ージの短辺側にボンディング端子301A、が配置され
るような形状になっている。そしてそのインナーリード
301人の半導体チップ搭載部301 Aoは、第3B
図に示すように、例えば、熱硬化性ポリイミド系樹脂等
の絶縁性物質306によって絶縁処理されている。この
絶縁処理は、熱硬化性ポリイミド系樹脂等の液状の絶縁
性物質306をインナーリード301人の半導体チップ
搭載部301Aoの部分に塗布して熱処理する。また、
熱硬化性ポリイミド系樹脂等のテープ状の絶縁性物質3
06でインナーリード301人の半導体チップ搭載部3
01A、を覆い、熱処理して被覆してもよい。
前記絶縁処理されたインナーリード301Aの半導体チ
ップ搭載部301A、の上に、半導体チップ302が接
着剤305により直接数゛り付けられる。
前記接着剤305は、例えば、第3E図に示すように、
インナーリード側から順にポリエーテルアミドイミド等
の熱可塑性の接着剤305A、ポリピロメリット酸イミ
ド、ポリケトンイミド等の熱硬化性ポリイミド系樹脂接
着剤305B、ペレット付用熱硬化性接着剤305Cを
積層した多層接着剤からなっている。ペレット付用熱硬
化性接着剤305Cとしては、例えば、シリコーンゴム
エポキシゴム、エポキシ系樹脂、ポリイミド系樹脂等を
用いる。
次に、インナーリード301Aの半導体チップ搭載部3
01Aoの絶縁処理の一実施例を簡単に説明する。
第3F図に示すように、複数個のリードフレーム301
が一列に配列されたリードフレーム部材310を転写装
置311の載置台311人に載置し、熱硬化性ポリイミ
ド系樹脂等の液状の絶縁性物質306を転写ヘッド31
1Bに塗布し、その絶縁性物質306をインナーリード
301Aの半導体チップ搭載部301A0に転写する。
次に、ベーク処理により液剤をとばした後に、熱処理に
より絶縁性物質306を硬化させる。
次に、本実施例の半導体装置の組立方法について簡単に
説明する。
前述のリードフレーム部材310に絶縁性物質306が
施されたリードフレーム部材310Aは、第3G図に示
すリードフレームガイドレール320に沿って案内され
、ヒートブロック321の上の所定位置に、前述のリー
ドフレーム3010位を決め穴310Bを利用して自動
的に配置される。
次に、第3C図に示すように、インナーリード301A
の半導体チップ搭載部301 Aoの上に半導体チップ
302が接着剤305を介して直接取り付けられる。こ
の時、半導体チップ302は、半導体チップ302に設
けられているゲート(図示していない)とリードフレー
ム部材310Aに設けられている半導体チップゲート位
置決め穴(図示していない)によって自動的に位置決め
される。また、この半導体チップ302のペレット付け
は、所定の温度で所定の・時間行う、例えば、200℃
の温度で30分〜1時間位で行う。
次に、第3D図に示すようK、インナーリード301A
が半導体チップ302の下部に延設されパッケージの短
辺側に配置されているボンディング端子301A、と、
半導体チップ302とが、ボンディングワイヤ303で
電気的に接続される。
このボンディングワイヤ303は、例えば、金(Au)
ワイヤを用いる。ワイヤボンディングは、例えば、第3
H図に示すように、ネイルヘッドで200℃の温度下に
おいて、超音波熱圧着法で行う。インナーリード301
人のボンディングされるボンディング端子301 A、
の部分は銀(、Ag)メツキされ、リードフレーム30
1のアウターリードの部分は半田メツキされている。
第3H図において、符号322はキャピラリ、符号32
3はボンディングワイヤ部材、符号323Aは金(A 
u )ボール、符号302Aはアルミニウム(At)か
らなる半導体チップ302上に設けられたパッド(電極
)である。
そして、半導体チップ302とインナーリード301A
’fボンデイングワイヤ303によって電気的に接続す
る際に、半導体チップ302側のパッド302Aのボン
ディング位1f(2点)’?:L’aして座標を決定し
て自動的にワイヤボンディングを行う。
このワイヤボンディングが終わると、レジン(エポキシ
系の樹脂)等の樹脂封止材304によって封止される。
以上の説明かられかるように、本実施例■によれば、各
々のインナーリード301Aの半導体チ ″ツブ搭載部
301Aoを絶縁処理したことにより、半導体チップ搭
載用絶縁性フィルム(本実施例Iではこの絶縁性フィル
ムは使用していない)とレジン等の樹脂封止材304と
の界面を通して各々のインナーリード間にリーク(短絡
)を流が流れることがないので、各々のインナーリード
301人間のリーク(短絡)′ft防止することができ
る。
第31図は、本発明の第3の実施例のそのHのリードフ
レームを用いた半導体装置の概略構成を示す断面図であ
る。
本実施例Hのリードフレームを用いた半導体装置は、第
3工図及び第3J図に示すように、前述の実施例■のリ
ードフレームのインナーリード301への半導体チップ
搭載部301 Aoの上にのみ絶縁性フィルム330を
設ける。リードフレームのインナーリード301Aの半
導体チップ搭載部301AO上の接着剤330Bの上に
絶縁性フィルム330を設け、その絶縁性フィルム33
0上に接着剤330Bで半導体チップ302が取り付け
られたものである。絶縁性フィルム330としては、例
えば、ポリイミド系樹脂(カプトン〕を用いる。絶縁性
フィルム330と半導体チップ302との接着剤330
Aとしては、シリコーンゴム、エポキシゴム、エポキシ
系樹脂、ポリイミド系樹脂等を用い、インナーリード3
01Aと絶縁性フィルム330との接着剤330Bとし
ては、ポリエーテルアミドイミド等の熱可塑性の接着剤
を用いる。
このようにリードフレームのインナーリード301Aの
半導体チップ搭載部301 A、の上にのみ絶縁性フィ
ルム330を設け78製造法は、例えば、前記第5図に
示す転写技術を使用する。
このような構造のインナーリード301Aにすることに
より、前記実施例Iと同様の効果を得ることができる。
以上、本発明を前記実施例にもとづき具体的に説明した
が、本発明は、前記実施例に限定されるものではなく、
その要旨を逸脱しない範囲において、種々変形し得るこ
とは勿論である。
(4)実施例・4 第4A図は、本発明をデュアル・インライン型パッケー
ジの4メガビツト・ダイナミック・ランダム・アクセス
・メモリ(4MDRAM)に適用した実施例の樹脂封止
型半導体装置のパッケージ内部の構造を説明するための
一部欠き平面図、第4B図は、第4A図に示す4MDR
AMの4Y−4Y切断線で切った断面図、 第4C図は、第4A図に示す4MDRAMの4Z−4Z
切断縁で切った断面図、 第4D図は、第4A図に示す4MDRAMの要部を説明
するための一部欠き斜視図、 第4E図は、第4A図に示すタブレスリードフレームの
平面図である。
本実施例の4MDRAMの半導体チップを搭載した樹脂
封止型半導体装置は、第4A図乃至第4D図に示すよう
に、タブレスリードフレーム401のインナーリード部
415の上に絶縁フィルム402を接着剤403で接着
し、絶縁フィルム402の上に4MDRAMの半導体チ
ップ404を搭載し、インナーリード部415と半導体
チップ404とをボンディングワイヤ405で電気的に
接続し、レジン等の樹脂封止材406で封止したもので
ある。
前記タブレスリードフレーム401は、第4E図に示す
ように、1枚の薄い(例えば0.25mの厚さ)銅合金
あるいは鉄ニツケル合金(例えば50%N1−Fe)か
らなっている。そして、タブレスリードフレーム401
は、平行な2枚の外枠411と、これらに直交して延び
、かつ両側の外枠411を連結する内枠412と、外枠
411と内枠4】2で形成される枠の中央に向って延在
しタイバー413VC連結されているアウターリード部
414と、外枠411とタイバー413で形成される枠
の中央に向って延在し、鎖線で示す半導体チップ404
の下を通るインナーリード部415とからなっている。
前記各々のインナーリード部415の半導体チップ40
4が固定される部分もしくはその近傍には、第4D図に
示すように、長方形の貫通穴416が設けられている。
すなわち、半導体チップ404の下を通るインナーリー
ド部415からアウターリード部414にわたって長方
形の貫通穴416が設けられている。この貫通穴416
は、半導体装置(4MDRAM)の動作時の温度サイク
ル時に、樹脂封止材406にクラックが発生するのを防
止するためのものである。すなわち、温度サイクル時に
おけるインナーリード部415の熱膨張係数(42Ni
−Feのα=0.4X10−8/℃。
Cuのα=1.7X10−’/℃)と樹脂封止材の熱T
e張係数(ケジンノα= 1. Ox 10−’ / 
℃) (D差による応力により樹脂封止材406にクラ
ックを発生する。そこで、前記インナーリード部415
0半導体チップ404が固定されろ部分及びその近傍に
長方形の貫通穴416を設け、インナーリード部415
と樹脂封止材406との割合を従来のものに比べて割合
を多くすることにより、樹脂封止材406とインナーリ
ード部415との接着強度を上げることができるので、
温度サイクル等の熱応力によるクラックの発生を低減す
ることができる。また、アウターリード部414の折り
曲げ加工により樹脂封止材406とインナーリード部4
15との間に隙間が発生するおそれを低減することがで
きる。
第4E図に示すように、前記各インナーリード部415
は、タイバー413に連結され、それぞれのポンディン
グ用端子部415Aは両側の外枠411の近傍に所定の
間隔でアレイ状に配列されている。
また、両側の外枠411の所定の位置には、それぞれ組
立用位置合せ穴417及びモールド(封止)用位置決め
穴418が設けられている。
また、レジン等の樹脂封止材406を注入するためのゲ
ート位f419は、タブレスリードフレ−ム401の中
心線Oから少しずれた位置に設けられている。そのゲー
ト幅は、例えば1.61程度に形成されている。モール
ド手段については通常の方法を用いるので、ここではそ
の説明は省略する。
前記半導体チップ404は、4MDRAMからなってお
り、第4F図に示すように、その中央部にはメモリマッ
ト420が設けられ、そのX方向の中央部にはY軸に並
行にXデコーダ421がメモリマット420に沿って設
げられ、そのX方向の中央部にはY軸に並行にワードド
ライバ422及びXデコーダ423がメモリマツ)42
0に沿って設けられている。
また、長手方向の一端部には、それぞれRAS系回路4
24、CAS系・WE系回路425及びX9,10及び
Y9.10アドレスバツフア426が設けられ、その内
側にメインアンプ427が設けられ、隅部にはり。ut
バッファ428が設けられている。他端にはRAS系回
路424、Xアドレスバッファ429、Xジェネレータ
430%X。
Yジェネレータ431.Xアドレスバッファ432及び
5HR−PCジェネレータ433が設けられている。ま
た、短手方向の右側端部にはセンスアンプ・コモン入出
力・コモンソース434 カ設置tjられ、左側端部の
上端部にはメモリマット420の上端子420Aが設け
られ、下端部にはメモリマット420の下端子420B
が設げられている。
そして、第4G図に示すように、前記半導体チップ40
4に設けられている各素子の電極(パッド)Al−A1
8及びP1〜P3は、半導体チップ404の長手方向の
両端部に設けられており、電極(パッド)Al〜A]8
はボンディング用パッドであり、電極(パッド)PI〜
P3はプローブテスト用パッドである。
次に、本実施例の樹脂封止型半導体装置の組立工程につ
いて説明する。
第4A図乃至第4C図に示すように、まず、第4E図に
示すタブレスリードフレーム401のインナーリード部
415を金壓に入れ、先の例に示すように樹脂を金型内
に注入することにより絶縁板又は層402を形成する。
絶縁層材としては、先行する各側に示すような熱可塑性
樹脂等を用いる。前記絶縁板402の上にペレット付用
熱硬化性接着剤404Aにより半導体チップ404をペ
レット付けする。ペレット付用熱硬化性接着剤404A
としては、例えば、ポリピロメリット酸イミド、ポリケ
トンイミド等の熱硬化性ポリイミド系樹脂接着剤の上に
非導電性のペースト材、例、t ハシIJコーンゴム、
エポキシゴム、エポキシ系樹脂、ポリイミド系樹脂等を
積層した多層接着剤を用いる。
次に、各インナーリード部415のボンディング用端子
部415人と電極(パッド)Al−A18とをボンディ
ングワイヤ405で電気的に接続される。このボンディ
ングワイヤ405は、例えば、直径30μmの金(Au
)ワイヤを用いる。ワイヤボンディングは、例えば、半
導体チップ404上117)各パッドA1〜A18とボ
ンディングワイヤ405とはウェッジ・ポールボンディ
ング法で接続さねろ。同様に、インナーリード部415
のボンディング用端子部415Aとボンディングワイヤ
405とは、超音波振動を併用した熱圧着で接続される
。インナーリード部415のボンディングされるボンデ
ィング用端子部415Aの部分は銀(A g)メツキさ
れている。そして、半導体チップ404とインナーリー
ド部4】5をボンディングワイヤ405によって電気的
に接続する際に、半導体チップ404側のパッドA1〜
A18のボンディング位置(2点)を認識して座標を決
定し、自動的にワイヤボンディングを行う。
このワイヤボンディングが終わると、樹脂封止材注入装
置のキャビティの注入口とタブレスリードフレーム40
】のゲート位置419との位置合せを行った後、キャビ
ティにレジン(エポキシ系の樹脂)等の樹脂封止材40
4を注入してモールドされる。その後アウターリード部
414を所定の形状に加工して樹脂封止型半導体装置が
完成する。
(5)実施例・5 第5A図は、本実施例によるZIP型パノヶ一ジの内部
構造を示す側面図であり、第5B図は、第5A図に示す
ZIP型パッケージにおけるり−ドの形状を示す側面図
であり、第5C図は、第5A図に示すZIP型パッケー
ジの外観を示す側面図であり、第5D図は、第5C図に
示すZIP型パッケージの底面図であり、第5E図は、
第5C図の5X−5X線に沿っての断面図である。
第5A図〜第5E図に示すように、本発明の第5の実施
例によるZIP型パッケージにおいては、例えば4Mビ
ット(例えば4M×1ビット構成)のダイナミックRA
M”k構成する例えばシリコンチップのような半導体チ
ップ501がIl脂502により封止されている。なお
、このZIP型パッケージのパッケージサイズは例えば
350 mi!である。符号L1〜L、。はリードであ
って、この場合は20本ある。すなわち、この実施例に
よるZIF型パッケージは20ピンである(ただし、後
述のように実際に使用されているピンは18本である)
。これらのリードL、−L、。は、タブレスリードフレ
ームを用いて形成されたものである。
これらのリードL、〜L、。のうちリードL4.L、、
IL+2は、前記半導体チップ501の下側を通って引
き回されている。fなわち、半導体チップ501の下側
の領域もリードL4 y ”fly L12の引き回し
のために用いられている。これによって、この分だけパ
ッケージサイズの縮小を図ることができる。また、符号
503は、前記半導体チップ501を支持するための支
持板である。この支持板503により前記半導体チップ
5010大部分が支持されているが、部分的には前記リ
ードL、、L、、。
LHにより支持されている。すなわち、前記半導体チッ
プ501は、前記支持板503及び前記リードL41 
 IJII t III!により支持されている。なお
、この場合、半導体チップ501は、例えばポリイミド
樹脂のシー)504 (第5E図)を介して前記支持板
503及び前記リードL4 、 Lll 。
Ll、上に載置されており、これによってこの支持板5
03とリードL41 L II * L l!との間の
電気的絶縁及びこれらのリードL4 y LII * 
L12間の電気的絶縁を図ることができる。
第5A図に示すように、前記半導体チップ501には、
例えば4個のメモリセルアレイM−ARY。
XデコーダX−DCR,YデコーダY−DCR。
ワード線ドライバW−DRV、周辺回路PC等が設けら
れている。なお、前記メモリセルアレイM−ARYは、
例えばそれぞれ256にビットの4個の区画に分割され
ている。また、この半導体チップ501の短辺側の端部
には、ポンディングパッドp+−pssが設けられてい
る。そして、これらのポンディングパッドP、〜pss
のうち、ボン ゛ディングバッドP、−P、、P、、P
、〜P13゜P、。〜P、。と前記リードL1〜Lm 
+  L++−Lx。
とがワイヤーWによりボンディングされている。
このことかられかるように、半導体チップ501には、
実際には用いられていないポンディングパッドP4 、
  P6〜Pg +  P t4〜Pto t Ps+
−Pssが設けられている。これらは、ZIP型パッケ
ージの代わりにSOJ型パッケージやDIP型パッケー
ジを用いる場合に使用されるポンディングパッドである
。このように、ZIP型パッケージと異なる種類のパッ
ケージに対応可能に半導体チップ501にポンディング
パッドP1〜pssが設けられているので、同一の半導
体チップ501でZIP型パッケージ以外のパッケージ
に対応することができる。すなわち、ZIP型パッケー
ジ以外のパッケージを使用する要求が生じた場合に、半
導体チップ501の設計tし直すことなく、使用するパ
ッケージを変更するだけでその要求を満足することがで
きる。
前記リード(ピン)L+−Lz。の機能は第5A図に示
すとおりである。ここで、AO−AIOはアドレス信号
、VCCは電源電位、VSSは接地電位、CASはカラ
ム・アドレス・ストローブ信号、RASはロウ・アドレ
ス・ストローブ信号、WEはライト・イネーブル信号、
Doutはデータ出力、Dinはデータ入力である。な
お、リードL、、 L、。
は実際には使用されていないリードであり、これらはN
Cで表されている。また、VCCのリードL1.とポン
ディングパッドP 21 e P 2Mとは2本のワイ
ヤーWによりポンディングされ、また、VS8のリード
L4とポンディングパッドP11 + P 11とは2
本のワイヤーWによりボンディングされているが、こね
は電源インピーダンスの低減を図るためである。
(6)実施例・6 第6A図は、本発明1ftSOJ型パツケージの4メガ
ビツト・ダイナミック・ランダム・アクセス・メモIJ
 (4MDRAM)に適用した本発明の第6の実施例の
樹脂封止型半導体装置のパッケージ内部の構造を説明す
るための平面図、 第6B図は、第6A図に示す4MDRAMの6Y−6Y
iで切断した断面図、 第6C図は、第6A図に示す4MDRAMの6Z−6Z
線で切断した断面図である。
本実施例の4MDRAMの半導体チップを搭載した樹脂
封止型半導体装置は、第6A図乃至第6C図に示すよう
に、タブレスリードフレーム601に、先行する例と同
様にモールド等により絶縁樹脂板(層)602のインナ
ーリード部615の上に絶縁フィルムを形成し、この絶
縁板602の上に4 M D RA Mの半導体チップ
604をその裏面側な接着面としてペレット付用熱硬化
性接着剤604Aでペレット付けして、インナーリード
部615と半導体チップ604とをボンディングワイヤ
605で電気的に接続する。この状態でレジン等の樹脂
封止材606で封止した後、タブレスリードフレーム6
01のアウターリード部614を所定形状に加工したも
のである。そのパッケージの大きさは、短辺の寸法は、
7.62+w+(300mil)であり、長辺の寸法は
、16.9m+ (675m1l )である。
前記タブレスリードフレーム601は、第6A図に示す
ように、1枚の薄い(例えば0.25mの厚さ)銅合金
あるいは鉄ニツケル合金(例えば50%Ni −Fe 
)からなっている。
前記半導体チップ604は、4 M D RA Mから
なっており、第6D図に示すように、その中央部にはメ
モリマツトロ20が設けられ、そのX方向の中央部には
Y軸に並行にXデコーダ621がメモリマノトロ20に
沿って設けられ、そのY方向の中央部にはY軸に並行に
ワードドライバ622及びXデコーダ623がメモリマ
ツトロ20に沿って設けられている。
また、長平方向の一端部には、それぞれRAS系回路6
24、CAS系・WE系回路625及びX、Yアドレス
バッファ626が設けられ、その内側にメインアンプ6
27が設けられ、隅部にはDoutバッファ628が設
けられている。他端にはRAS系回路624、Xアドレ
スバッファ629、Xジェネレータ630、X、Yジェ
ネレータ631、Yアドレスバッファ632及び5HR
−PCジェネレータ633が設けられている。また、短
手方向の右側端部にはセンスアンプ・コモン入出力・コ
モンソース634が設けられ、左側端部の上端部にはメ
モリマツトロ20の上端子620Aが設けられ、下端部
にはメモリマツトロ20の下端子620Bが設けられて
いる。
そして、第6E図に示すように、前記半導体チップ60
4に設けられている各素子の電極(パッド)Al〜AI
O,を極(パッド)Din、WE 。
RAS 、 NC+ Vss + Q (Dout) 
+ CAS及び電極(パッド)PI〜P3は、半導体チ
ップ604の長平方向の両端部に設けられている。AO
−A10は信号線ボンディング用パッド、Dinはデー
回路624のパッド、VB2はVS8電源用バンド、l
101〜l104はI)outバッファ628用のパッ
ド、CASはCAS系・WE系回路625のCAS系回
路のパッドであり、P1〜P3はプローブテスト用パッ
ドである。
そして、前記各パッドに対応するインナーリードをポン
ディングワイヤ605で電気的に接続するが、例えば、
第6A図に示すように、パッドRASとインナーリード
RASとを電気的に接続するボンディングワイヤ605
人は、パッドA9とインナーリードA9を電気的に接続
するボンディングワイヤ605Bと交差して設けられて
いる。
すなわち、ボンディングワイヤ605Bのループの高さ
をボンディングワイヤ605人よりも低くしてショート
しないようにしている。
次に、本実施例の樹脂封止型半導体装置の組立工程につ
いて説明てろ。
第6N図乃至第6C図に示すように、まず、タブレスリ
ードフレーム601のインナーリード部615を上下か
ら金型ではさんだ状態でインジェクション、モールド等
により絶縁板602を形成する。絶縁板602の厚さは
、約400μmである。前記絶縁フィルム602の上に
ペレット付用熱硬化性接着剤604人により半導体チッ
プ604の裏面側をペレット付けする。ペレット付用熱
硬化性接着剤604人としては、例えば、ポリピロメリ
ット酸イミド、ポリケトンイミド等の熱硬化性ポリイミ
ド系樹脂接着剤の上に非導電性のペースト材、例エバシ
リコーンゴム、エポキシゴム。
エポキシ系樹脂、ポリイミド系樹脂等を積Jt!シた多
層接着剤を用いる。
次に、前記ペレット付けした各インナーリード部615
のボンディング用端子部615Aと半導体チッ゛プロ0
4の主面上の各パッド650とをボンディングワイヤ6
05で電気的に接続する。このボンディングワイヤ60
5は、例えば、直径30μmの金(Au)ワイヤを用い
ろ。ワイヤボンディングは、例えば、半導体チップ60
4上の各パッドAO〜AIOとボンディングワイヤ60
5とはウェッジ・ポールボンディング法で接続される。
同様に、インナーリード部615のボンディング用端子
部615Aとボンディングワイヤ605とは、超音波振
動を併用した熱圧着で接続されろ。
インナーリード部6]5のボンディングされるボンディ
ング用端子部615Aの部分は銀(Ag)メツキされて
いる。そして、半導体チップ604とインナーリード部
615tボンディングワイヤ605によって電気的に接
続する際に、半導体チップ604側のパッドのボンディ
ング位置(2点)を認識して座標を決定し、自動的にワ
イヤボンディングを行う。
このワイヤボンディングが終わると、樹脂封止材注入装
置のキャビティの注入口とタブレスリードフレーム60
1のゲート位置616との位置合せを行った後、キャビ
ティにレジン(エポキシ系の樹脂)等の樹脂封止材60
6を注入してモールドされる。その後アウターリード部
614を所定の形状に加工して樹脂封止型半導体装置が
完成する。
ここで、ワイヤのボンディングは、バンド650(At
フィルム)の下層のPSG (リン・シリケイト・グラ
ス)等のパッシベーション膜651にダメージを与えな
いように、公知のポール・ウエノヂ・サーモ・コンプレ
ッション・ボンティングにより行なわれる。
又、リードは、封止体606の下面にアウターリード6
14の先端がまわり込み、同下面のボグノト部652内
にその先端が侵入するようにされている。
(7)実施例1〜6に共通な本発明の詳細な説明二以上
説明したダイパッドレス、すなわち、1枚のメタル・シ
ートよりインナーリード、アウターリードとともに切り
出されたダイパッド(そこに、ペレットを固着するため
のサポート部材で、その形状からタブともいう。)が、
ペレットよりも小さいか全くないタイプのリードフレー
ム(多数のくりかえしパターンを有し、多数のICペレ
ットを載置可能となっている。、)を用いるレジン封止
ICの製造技術の基本的考え方は、沖永らの米国出願随
845332 (出願臼’ 86.3.21 )又は日
本特開昭61−218139号に記載されているので、
これをもって本願の記載にかえろ。
又、以上のICの封止技術に用いるシリコーンの海島構
造にしたエポキシ・レジンすなわち、シリコーン変性エ
ポキシ・レジン30%、球型シリカ・フィラー7070
からなる封止レジン材、及びモールド用金型(内部モー
ルドにも使用)等については、日本特公昭61−573
47号、同6〇−26505号、同60−18145号
、同60−11973号、特開昭61−292330号
等に記載されているので、これらをもって本願の記述に
かえる。
更に、ポール・ウエツヂ・ボンディング、すなわち軸対
称のキャピラリを用いたワイヤボンディングが使用され
るわけであるが、これらに関して、特に、ワイヤの先へ
のボールの形成法、適用するワイヤの詳細、ボンディン
グ装置等に関しては、米国特許第4564734号、米
国特許出願随036860(El願日’87.4.10
)又は英国特許公開公報第2157607A号、米国特
許出願N1067969 (出願臼 ”87.6.29
)又は英国特許公開第2146937A号及び同第21
55036Aに記載されているので、これをもって本願
の記述にかえる。
更に、リードの材料に関しては、放熱の有利さを考慮す
ると、銅系合金の使用が適切であるが、これらについて
は、米国特許出願NILOOO175(出願臼 ’87
.1.2)又は日本特開昭60−257160号に記載
されているので、これをもって本願の記述にかえる。
更に、面実装技術およびSOJ (Small 0ut
−1ine J−bend Package)  、 
SOP (SmallOutline Package
) s QF P (Quad FlatPackag
e) 、 P L CC(Plastic Leade
d ChipCarrier) 、 MS P (Mi
ni 5quare Package)等の面実装パッ
ケージについては、米国出願随843611  (出願
臼”86.3.25)又は日本特開昭61−21815
0号などに記載されているので、これらをもって本願の
記述にかえる。
更に、先の実施例のいくつかで使用されろDRAMチッ
プのウェハプロセス及びチップのデバイス構造に関して
は、英国特許公開公報第2107114A号に記載され
ているので、これをもって本願の記述にかえる。
〔発明の効果〕
本実施例において開示される発明のうち代表的なものに
よって得られる効果を簡単に説明すれば、下記のとおり
である。
本発明によれば、大型ペレットヲ搭載するのに有利な特
にその耐湿信頼性を一段と向上させることのできた樹脂
封止型半導体装置を提供することができた。
本実施例において開示される発明のうち代表的なものに
よって得られる効果を簡単に説明すれば、下記のとおり
である。
リードの一部でチップを支持する半導体装置において、
前記リードのチップの下に設けられる部分を絶縁膜の中
に埋込み、チップは前記絶縁膜の上に接着するようにし
たことにより、リードの表面に絶縁抵抗の低い接着剤が
なく、かつリードのチップの下の部分が、リードごとに
分離した状態で絶縁抵抗の高い絶縁膜の中に埋め込まれ
ているので、リード間にリーク電流が流れることがなく
なる。
【図面の簡単な説明】
第1人図は本発明の第1の実施例を示¥要部断面図、 第1B図は本発明の第1の実施例の内その他の例を示す
要部断面図、 第1C図は本発明の上記第1の実施例を示す半導体装置
の構成断面図、 第1D図は本発明の上記第1の実施例を示す半導体装置
におけるペレットとリードとの関係を説明する平面図、 第1E図は従来例を示す半導体装置の構成断面図、 第1F図は従来例を示す半導体装置におけるペレットと
リードとの関係を説明する平面図、第1G図は第1F図
IY−IY線断面図である。 第2A図はチップ!搭載しているリードの平面図、 第2B図は第2A図の2Y−2Y切断線における断面図
、 第2C図は第2A図の2Z−2Z切断線における断面図
、 第2D図はリードフレームの平面図、 第2E図は半導体装置の断面図である。 第3A図は本発明の第3の実施例のそのIのリードフレ
ームを実装した状態を示す平面図、第3B図は第3A図
に示¥3Y−3Y切断線で切断した断面図、 第3C図は第3A図のリードフレームを使用した半導体
装置の第3A図に示¥3Z−3Z切断線で切断した半導
体装置の断面図、 第3D図は第3A図のリードフレームを使用した半導体
装置の第3A図に示す3W−3W切断線で切断した半導
体装置の断面図、 第3E図は第3B図に示すインナーリードの半導体チッ
プ搭載部の部分の絶縁処理の第3の実施例を説明するた
めの図、 第3F図は第3A図に示すリードフレームの複数組が一
列に配列されたリードフレーム部材の概略構成を説明す
るための図、 第3G図は第3の本実施例のそのIのリードフレームを
用いて半導体装置を組立する手段を説明するための図。 第3H図は、第3G図に示すワイヤボンディングの手段
を説明するための図、 第3I図及び第3J図は、本発明の第3の実施例のその
Hのリードフレームを用いて半導体装置の概略構成を示
す断面図である。 第4A図は本発明をデュアル・インライン型パッケージ
の4MDRAMK適用した実施例の樹脂封止型半導体装
置のパッケージ内部の構造を説明するための一部欠き平
面図、 第4B図は第4A図に示す4MDRAMの4Y−4Y切
断線で切った断面図、 第4C図は第4A図に示−f4MDRAMの4Z−4Z
切断線で切った断面図、 第4D図は第4A図に示す4MDRAMの要部を説明す
るための一部欠き斜視図、 第4E図は、第4A図に示すタブレスリードフレームの
平面図、 第4F図は第4人図に示す半導体チップの回路レイアウ
トを示す平面図、 第4G図は第4A図に示す半導体チップ上のパッドの配
置を示す平面図、 第4H図は第4A図に示す半導体チップをリードフレー
ムに搭載するための接着剤を説明するための断面説明図
である。 第5A図は本発明の第5の実施例のそのIによるZIP
型パッケージの内部構造を示す側面列、第5B図は第5
A図に示すZIP型パッケージにおけるリードの形状を
示す側面図、 第5C図は第5A図に示すZIP型パッケージの外観を
示す側面図、 第5D図は第5C図に示すZIP型パッケージの底面図
、 第5E図は第5C図の5X−5X線に沿っての断面図で
ある。 第6A図は本発明の第6の実施例のSOJ型パッケージ
の樹脂封止型半導体装置のパッケージ内部の構造を説明
するための平面図、 第6B図は第6A図に示す4MDRAMの6Y−6Y線
で切断した断面図、 第6C図は第6A図に示す4MDRAMの6Z−6Z線
で切断した断面図、 第6D図は第6A図に示す半導体チップのレイアラトラ
説明するための平面図、 第6E図は第6A図に示す半導体チップ上のパッドの配
置を示す平面図である。 101・・・ペレット、102・・・リードフレーム、
102a・・・リード、102b・・・リード側ボンデ
ィングポスト、103・・・樹脂封止型半導体装置、1
04・・・樹脂封止部、105・・・絶縁シート、10
5a・・・接着剤、106・・・接着剤、107・・・
ペレット上ポンディングパッド、108・・・ボンディ
ング用ワイヤ、109・・・樹脂成形体(樹脂板)。 第  7A  図 109       102a   102b10c/
−・絶縁体瀞柿 第1B図 10’9  102a    1i)2b第  7E 
 図 第 7G  図 第  2A  図 2Y 第  2B  図 第  2C図 第  3F  図 11n 第  3I  図 第   3J 図 第  6B 図 第  6C図 第  6E  図 事件の表示 昭和63年 特許願 第98125号 発明の名称 レジン封止型半導体装置 補正をする者 事件との関係  特許出願人

Claims (1)

  1. 【特許請求の範囲】 1、複数のリードよりなるペレット搭載部に半導体ペレ
    ットをダイボンディングして成る樹脂封止型半導体装置
    において、前記リードの少なくとも表面および両側面を
    被覆して形成された樹脂成形体に半導体ペレットをダイ
    ボンディングして成ることを特徴とする樹脂封止型半導
    体装置。 2、樹脂成形体が、リードの全面を被覆して形成された
    樹脂板である、 特許請求の範囲第1項記載の樹脂封止型半導体装置。 3、リードの一部をチップの下に延在させ、この上に絶
    縁膜を介して前記チップを支持する半導体装置であって
    、前記リードのチップの下の部分が、前記絶縁膜の中に
    埋込まれていることを特徴とする半導体装置。 4、前記絶縁膜は、ポリイミドからなっていることを特
    徴とする特許請求の範囲第3項記載の半導体装置。 5、前記チップは、熱可塑性樹脂又はAgペーストによ
    って前記絶縁膜上に接着されていることを特徴とする特
    許請求の範囲第3項記載の半導体装置。 6、前記チップは、前記ポリイミドからなる絶縁膜を熱
    処理によって硬化する以前に、その絶縁膜に接着され、
    それを熱硬化して固着させたものであることを特徴とす
    る特許請求の範囲第3項記載の半導体装置。 7、前記半導体装置は、前記絶縁膜が個々のリードごと
    に包み込むように設けてあり、また絶縁膜とチップの間
    に金属からなる放熱板を介在させることによって放熱効
    果を高めてあることを特徴とする特許請求の範囲第3項
    記載の半導体装置。 8、タブなしリードフレームのインナーリードの半導体
    チップ搭載部に半導体チップを搭載し、インナーリード
    と半導体チップとをボンディングワイヤで電気的に接続
    し、樹脂封止材で封止した半導体装置用のリードフレー
    ムであって、前記各々のインナーリードの半導体チップ
    搭載部の一部又は全部を絶縁処理したことを特徴とする
    リードフレーム。 9、前記インナーリードの半導体チップ搭載部の一部又
    は全部の絶縁処理は、熱硬化性ポリイミド系樹脂等の液
    状絶縁性物質を塗布して熱処理を行う処理であることを
    特徴とする特許請求の範囲第8項に記載のリードフレー
    ム。 10、前記インナーリードの半導体チップ搭載部の一部
    又は全部の絶縁処理は、熱硬化性ポリイミド系樹脂等の
    テープ状絶縁性物質でインナーリードの半導体チップ搭
    載部を覆い、熱処理して被覆する処理であることを特徴
    とする特許請求の範囲第1項に記載のリードフレーム。 11、前記半導体チップは、インナーリードの半導体チ
    ップ搭載部に直接接着剤で接着することを特徴とする特
    許請求の範囲第8項乃至第10項の各項に記載のリード
    フレーム。 12、前記接着剤は、インナーリード側から順に熱可塑
    性の接着剤、熱硬化性ポリイミド系樹脂接着剤、ペレッ
    ト付用熱硬化性接着剤を積層した多層接着剤であること
    を特徴とする特許請求の範囲第11項に記載の半導体装
    置。 13、前記絶縁処理されたインナーリードの半導体チッ
    プ搭載部の上にのみ絶縁性フィルムを接着し、その上に
    接着剤で半導体チップを接着することを特徴とする特許
    請求の範囲第8項に記載のリードフレーム。 14、多数のインナーリード上に集積回路半導体チップ
    をその裏面において固着し、上記インナーリードと上記
    チップの表主面上の多数のボンディング・パッド間を多
    数のボンディング・ワイヤにより電気的に接続した後、
    上記インナーリード、チップ、及びボンディング・ワイ
    ヤをレジンによりモールドした半導体集積回路装置にお
    いて、上記インナーリードに連結した多数のアウターリ
    ードは、上記レジン・モールド体側面より突出し、面実
    装に適した形状に整形されている。 15、上記請求項第14項において、面実装に適した形
    状は、SOJタイプ(SMALLOUTLINEJ−B
    ENDPACKAGE)である。 16、上記請求項第15項において、上記チップは、長
    方形の板状である。 17、上記請求項第14項において、上記チップは、長
    方形の板状で、その一対の短辺に近接して上記多数のボ
    ンディング・パッドを配置されている。 18、上記請求項第17項において、上記多数のインナ
    ーリードは、上記長方形の一対の長辺の内、いずれか1
    つより上記チップの裏面下にはいり、上記一対の短辺の
    内、いずれか1つの上記チップ外に突出している。 19、上記請求項18項において、上記多数のインナー
    リードは、それぞれの内端が近接している上記いずれか
    一つの短辺近傍の対応するボンディング・パッドとボン
    ディング・ワイヤによる接続されている。 20、以下の構成よりなる半導体装置: (a)長方形の板状の半導体チップは、第1及び第2の
    主面を有する; (b)上記第1の主面上には、非常に多数の素子が形成
    されている; (c)上記第1の主面上の一対の短辺のそれぞれの近傍
    に設けられた多数のボンディング・パッド; (d)上記第2の主面下近傍のこの主面に平行な平面内
    に実質的に延在する多数のインナーリード、 上記インナーリードは、複数からなる第1、第2、第3
    及び第4の組よりなり、 上記第1の組に対応するインナーリードは、上記チップ
    の第1の長辺より上記チップ下にはいり、他のインナー
    リードと交叉することなく上記チップの第1の短辺から
    チップ外に突出し、 上記第2の組に対応するインナーリードは、上記チップ
    の第1の長辺より上記チップ下にはいり、他のリードと
    交叉することなく上記チップの第2の短辺からチップ外
    に突出し、上記第3の組に対応するインナーリードは、
    上記チップの第2の長辺より上記チップ下にはいり、他
    のリードと交叉することなく上記チップの第1の短辺か
    らチップ外に突出し、上記第4の組に対応するインナー
    リードは、上記チップの第2の長辺より上記チップ下に
    はいり、他のリードと交叉することなく上記チップの第
    2の短辺からチップ外に突出し、上記チップの上記第2
    の主面において、上 記インナーリードの第1の主面と、絶縁膜を介して固着
    されており; (e)上記第1及び第2の短辺近傍の多数のボンディン
    グ・パッドと上記第1及び第2の短辺から突出したイン
    ナーリード間を上記第1及び第2の短辺のそれぞれの近
    傍において電気的に接続した多数のボンディング・ワイ
    ヤと;(f)上記チップ、インナーリード及びボンディ
    ング・ワイヤの実質的全体を封止するレジン封止体と; この封止体は、厚手長方形に近似したほぼ 直方体形状をし、第1、第2の長側面と、第1、第2の
    短側面と、第1、第2の主面を有しており、 上記チップは、上記封止体内にその長側面 と長辺、短側面と短辺、主面と主面が一対として、それ
    ぞれ平行に近接するように上記封止体のほぼ中央に埋込
    まれており、 (g)上記第1及び第2の組のインナーリードのそれぞ
    れに、上記封止体の上記第1の長側面において連結し外
    部へ突出した多数の第1組のアウターリードと、 (h)上記第3及び第4の組のインナーリードのそれぞ
    れに、上記封止体の上記第2の長側面において連結し外
    部へ突出した第2組のアウターリードと、 上記第1、第2、第3及び第4の組のイン ナーリード及び上記第1及び第2組のアウターリードは
    、実体的に一枚のメタル薄板から形成されており、 上記第1組のアウターリードは、上記第1 の長側面から、その突出点がその長側面上に長手方向に
    ほぼ一直線上にならぶようにされ、その位置からアウタ
    ーリードの先端が上記第1の長側面近傍において上記封
    止体の第2の主面に向ってまわり込むように上記封止体
    外面にそってほぼ円弧状に曲げられ、その円弧状に整形
    されたアウターリードの下部外面において、面実装可能
    なようにされており、 上記第2組のアウターリードは、上記第2 の長側面から、その突出点がその長側面上に長手方向に
    ほぼ一直線上にならぶようにされ、その位置からアウタ
    ーリードの先端が上記第2の長側面近傍において上記封
    止体の第2の主面に向ってまわり込むように上記封止体
    外面にそってほぼ円弧状に曲げられ、その円弧状に整形
    されたアウターリードの下部外面において、面実装可能
    なようにされている。
JP9812588A 1988-04-22 1988-04-22 レジン封止型半導体装置 Pending JPH01270257A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9812588A JPH01270257A (ja) 1988-04-22 1988-04-22 レジン封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9812588A JPH01270257A (ja) 1988-04-22 1988-04-22 レジン封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH01270257A true JPH01270257A (ja) 1989-10-27

Family

ID=14211559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9812588A Pending JPH01270257A (ja) 1988-04-22 1988-04-22 レジン封止型半導体装置

Country Status (1)

Country Link
JP (1) JPH01270257A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878595A (ja) * 1994-08-29 1996-03-22 Analog Devices Inc <Adi> 改善された熱放散を備えたicパッケージ
JP2009099709A (ja) * 2007-10-16 2009-05-07 Nec Electronics Corp 半導体装置
JP2012023124A (ja) * 2010-07-13 2012-02-02 Toyota Industries Corp 放熱部材付き半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878595A (ja) * 1994-08-29 1996-03-22 Analog Devices Inc <Adi> 改善された熱放散を備えたicパッケージ
JP2009099709A (ja) * 2007-10-16 2009-05-07 Nec Electronics Corp 半導体装置
JP2012023124A (ja) * 2010-07-13 2012-02-02 Toyota Industries Corp 放熱部材付き半導体装置

Similar Documents

Publication Publication Date Title
US4951122A (en) Resin-encapsulated semiconductor device
KR950005446B1 (ko) 수지봉지형 반도체장치
US7078824B2 (en) Semiconductor device having a switch circuit
US6433421B2 (en) Semiconductor device
JP2706077B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2819285B2 (ja) 積層型ボトムリード半導体パッケージ
JP2001094040A (ja) 半導体装置およびその製造方法
JP3958522B2 (ja) 半導体装置
JPH05198612A (ja) 半導体装置及びその製造方法
JPH11251506A (ja) 半導体装置およびその製造方法
JP4080006B2 (ja) 半導体装置
JPH01270257A (ja) レジン封止型半導体装置
US7652383B2 (en) Semiconductor package module without a solder ball and method of manufacturing the semiconductor package module
JPH01243441A (ja) 半導体装置及びその製造方法
JP2664232B2 (ja) 樹脂封止型半導体装置
JPH05136312A (ja) 半導体装置
JP2929547B2 (ja) 樹脂封止型半導体装置の製造方法
JP3358697B2 (ja) 半導体パッケージ
JPH0254957A (ja) 半導体装置およびその製造方法
JPH0234960A (ja) 半導体装置及びその形成方法
JPH01135055A (ja) 樹脂封止型半導体装置
JP2543525B2 (ja) 樹脂封止型半導体装置
JPH04291950A (ja) 半導体装置
JP2004158896A (ja) 半導体装置
JPH02198163A (ja) 半導体装置及びその製造方法