JPH0234960A - 半導体装置及びその形成方法 - Google Patents

半導体装置及びその形成方法

Info

Publication number
JPH0234960A
JPH0234960A JP63185993A JP18599388A JPH0234960A JP H0234960 A JPH0234960 A JP H0234960A JP 63185993 A JP63185993 A JP 63185993A JP 18599388 A JP18599388 A JP 18599388A JP H0234960 A JPH0234960 A JP H0234960A
Authority
JP
Japan
Prior art keywords
semiconductor device
resin
lead
semiconductor chip
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63185993A
Other languages
English (en)
Inventor
Susumu Okikawa
進 沖川
Michio Tanimoto
道夫 谷本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63185993A priority Critical patent/JPH0234960A/ja
Priority to EP19890305884 priority patent/EP0355955A3/en
Priority to KR1019890010463A priority patent/KR900002454A/ko
Publication of JPH0234960A publication Critical patent/JPH0234960A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/4556—Disposition, e.g. coating on a part of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/4569—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48455—Details of wedge bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体技術に関し、特に、被覆ワイヤを使用
する半導体技術に適用して有効な技術に関するものであ
る。
〔従来の技術〕
ＤＩＰ　（旦ｕａｌ　Ｉ　ｎ−１ｉｎｅ　Ｐ　ａｃｋａ
ｇｅ）等の樹脂封止型半導体装置は半導体チップの外部
端子（ポンディングパッド）とリードのインナーリード
とをワイヤで接続している。この樹脂封止型半導体装置
は半導体チップ、インナーリード及びワイヤを樹脂で封
止している（レジンモールド）。樹脂としては例えばエ
ポキシ系樹脂が使用されている。
本発明者が開発中の樹脂封止型半導体装置は、先に本願
出願人によって出願された特願昭６２−２００５６１号
に記載されるよ・うに、ワイヤとして被覆ワイヤを使用
している。この被覆ワイヤは金属線の表面に絶縁体を被
覆することによって形成されている。被覆ワイヤの金属
線は金（Ａｕ）。
銅（Ｃｕ）、アルミニウム（Ａｆｉ）等で形成されてい
る。絶縁体はポリウレタン樹脂、ポリイミド樹脂等の樹
脂材料で形成されている。被覆ワイヤはボール＆ウェッ
ジボンディング法やウェッジ＆ウェッジボンディング法
によってボンディングされている。
被覆ワイヤを使用する樹脂封止型半導体装置は、隣接す
るワイヤ間の接触による短絡、ワイヤと半導体チップの
端部との接触による短絡、そしてワイヤとタブ端部との
接触による短絡等を防止し、電気的信頼性を向上できる
特徴がある。前述の短絡は特に樹脂封止工程で注入され
る樹脂の流れによって非常に生じ易い。
〔発明が解決しようとする問題点〕
本発明者は、前述の被覆ワイヤを使用する樹脂封止型半
導体装置の電気的特性検査中に、次のような問題点を見
出した。
前記被覆ワイヤは隣接する他の被覆ワイヤとの間に短絡
がなく又被覆ワイヤと半導体チップ、タブ端部の夫々と
の短絡がない。一方、本発明者が開発中の樹脂封止型半
導体装置は、同一のパッケージに異なるサイズ（異なる
機能）の半導体チップを搭載できるように、タブのサイ
ズを大きめに構成している。したがって、樹脂封止型半
導体装置は被覆ワイヤとタブの角部或はリードの角部と
の接触を許容している。ところが、被覆ワイヤの絶縁体
としてポリウレタン樹脂等の樹脂膜を使用した場合、金
属線と絶縁体との接着性及び絶縁体と封止材としての樹
脂（エポキシ系樹脂）との接着性が共に高い。つまり、
樹脂封止後の温度サイクルで封止材に生じる収縮応力が
被覆ワイヤの金属線の全域に加わり、特に、前述の各角
部に接触する部分の被覆ワイヤに前記応力が集中する。
このため、被覆ワイヤの絶縁体が破損して金属線とタブ
とが短絡したり、又被覆ワイヤが断線し、樹脂封止型半
導体装置の電気的信頼性が低下するという問題があった
。特に、前述の樹脂封止型半導体装置のリードフレーム
は打抜きで形成され、タブ、リードの夫々の端面にバリ
が発生するので、このバリが被覆ワイヤに接触した場合
に前述の問題が顕著になる。また、この問題は、被覆ワ
イヤが半導体チップの角部に接触した場合も同様にして
生じる。
また、本発明者は、前述の樹脂封止型半導体装置の開発
に先立ち１次の問題点を見出した。
前記樹脂封止型半導体装置は、実装するボードの種類や
外部装置の機種によりピン配置（信号ピンや電源ピンの
位置や配列）が異なる場合がある。
このような場合、同一機能を有する他のピン配［がなさ
れた樹脂封止型半導体装置を開発しなくてはならない。
つまり、半導体チップの外部端子の配置やパッケージの
リードの配置を新たに開発する必要が生じる。特に、半
導体チップの開発はパッケージのそれに比べて約１０倍
程度高いので、単にピン配置が異なるだけで新たな樹脂
封止型半導体装置を開発するには開発コストが非常に高
くなるという問題があった。
本発明の目的は、被覆ワイヤを使用する半導体装置にお
いて、前記被覆ワイヤの絶縁体の破損や被覆ワイヤの断
線を防止し、電気的信頼性を向上することが可能な技術
を提供することにある。
本発明の他の目的は、被覆ワイヤを使用する半導体装置
において、開発コストを低減することが可能な技術を提
供することにある。
本発明の前記ならびにその他の目的と新規な特徴は０本
明細書の記述及び添付図面によって明らかになるであろ
う。
〔問題点を解決するための手段〕
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
（１）タブ上に搭載された半導体チップの外部端子とリ
ードとが被覆ワイヤで接続され、この被覆ワイヤ及び被
覆ワイヤの接続部分が樹脂で覆われた半導体装置におい
て、前記被覆ワイヤが延在する部分の半導体チップの角
部、タブの角部又はリードの角部の形状を緩和する。
（２）前記被覆ワイヤを半導体チップの角部、タブの角
部又はリードの角部に接触しないように延在させる。
（３）被覆ワイヤを使用する半導体装置の形成方法であ
って、第１パッケージのチップ搭載位置に半導体チップ
を搭載し、この半導体チップの外部端子とリードとを被
覆ワイヤで接続して第１半導体装置を形成し、この第１
半導体装置の第１パッケージと異なる種類の第２パッケ
ージのチップ搭載位置に前記第１半導体装置の半導体チ
ップと同一の半導体チップを搭載し、この半導体チップ
の外部端子とリードとを被覆ワイヤで接続して第２半導
体装置を形成する。
（４）被覆ワイヤを使用する半導体装置の形成方法であ
って、リードのチップ搭載位置に第１半導体チップを搭
載し、この第１半導体チップの外部端子とリードとを被
覆ワイヤで接続した後に樹脂で封止して第１半導体装置
を形成する工程と、この第１半導体装置のリードと同一
のリードのチップ搭載位置に前記第１半導体装置の第１
半導体チップと異なる種類の第２半導体チップを搭載し
、この第２半導体チップの外部端子とリードとを被覆ワ
イヤで接続した後に樹脂で封止して第２半導体装置を形
成したことを特徴とする半導体装置の形成方法。
〔作　　用〕
上述した手段（１）によれば、前記半導体チップの角部
、タブの角部又はリードの角部と接触する部分の被覆ワ
イヤに樹脂の収縮に基づく応力が集中することを低減し
たので、絶縁体の破損による半導体チップ又はタブと被
覆ワイヤの金属線との短絡、又は被覆ワイヤの断線を防
止することができる。この結果、半導体装置の電気的信
頼性を向上することができる。
前記手段（２）によれば、前記被覆ワイヤに樹脂の収縮
に基づく応力が集中しないので、絶縁体の破損による半
導体チップ又はタブと被覆ワイヤの金属線との短絡、又
は被覆ワイヤの断線を防止することができる。この結果
、半導体装置の電気的信頼性を向上することができる。
前記手段（３）によれば、他のリードを横切って半導体
チップの外部端子とリードとを被覆ワイヤで接続し、又
は被覆ワイヤを交差させて半導体チップの外部端子とリ
ードとを接続することができるので、同一の半導体チッ
プを使用しく半導体チップの標準化）かつ異なる種類の
パッケージを使用して複数種類の半導体装置を形成する
ことができる。この結果、半導体チップの開発コストに
比べてパッケージの開発コストは安いので、安価な開発
コストで多種類の半導体装置を形成することができる。
前記手段（４）によれば、他のリードを横切って半導体
チップの外部端子とリードとを被覆ワイヤで接続し、又
は被覆ワイヤを交差させて半導体チップの外部端子とリ
ードとを接続することができるので、同一のリード（リ
ードフレーム）を使用しくリードフレームの標準化）か
つ異なる種類の半導体チップを使用して複数種類の半導
体装置を形成することができる。この結果、半導体チッ
プの開発毎に（例えば同一機能を有するが外部端子の位
置が異なる半導体チップ毎に）リードを開発する必要が
ないので、安価な開発コストで多種類の半導体装置を形
成することができる。
以下、本発明の構成について、被覆ワイヤを使用するＤ
ＩＰ型の樹脂封止型半導体装置に本発明を適用した一実
施例とともに説明する。
なお、実施例を説明するための全回において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
〔発明の実施例〕
（実施例り 本発明の実施例ＩであるＤＩＰ型の樹脂封止型半導体装
置の構成を第１図（要部断面図）及び第２図（部分断面
平面図）で示す、第１図は第２図に示す樹脂封止型半導
体装置の１−１切断線で切った要部断面図である。
第１図及び第２図に示すように、ＤＩＰ型の樹脂封止型
半導体装Ｗ１は、半導体チップ２の外部端子（ポンディ
ングパッドＢＰ）２Ｅとリード３のインナーリード３Ｂ
とを被覆ワイヤ５で接続している。
半導体チップ２は、図示しないが、メモリセル選択用Ｍ
Ｏ３ＦＥＴと情報蓄積用容量素子との直列回路をメモリ
セルとするＤＲＡＭ（Ｄｙｎａｓ＋ｉｃ　Ｒａｎｄｏｍ
　Ａ　ｃｃｅｓｓ　Ｍ　ｅ＋＊ｏｒｙ）で構成されてい
る。半導体チップ２は第１図に示すように単結晶珪素基
板２Ａの主面に前記メモリセルを含む多数の半導体素子
が集積されている。各半導体素子は夫々の領域間に形成
された素子間分離絶縁膜（フィールド絶縁膜）２Ｂにそ
の形状を規定されかつ電気的に分離されている。
前記素子間分離絶縁膜２Ｂの上層には、層間絶縁膜２Ｃ
，層間絶縁膜２Ｄ、外部端子２Ｅ、保護膜（パッシベー
ション膜）２Ｆ、バリアメタル膜２Ｈが順次積層されて
いる。
層間絶縁膜２Ｃは前記半導体素子（例えば１Ｍ０５ＦＥ
Ｔのゲート電極やワード線）と半導体素子間を接続する
第１層目配線（例えば、データ線）とを電気的に分離す
るように構成されている６層間絶縁膜２Ｄは前記第１層
目配線と第２層目配線（例えば前記ワード線と短絡され
たシャント配線）とを電気的に分離するように構成され
ている。この第２層目配線は外部端子２Ｅを構成するよ
うになっている。
前記外部端子２Ｅの表面上にはバリアメタル膜２Ｈが構
成されている。このバリアメタル膜２Ｈは保護膜２Ｆに
形成された開口部２Ｇを通して外部端子２Ｅの表面に接
触させている。
このように構成される半導体チップ２は接着用金属（例
えばＡｕ−８ｉ共品合金又はＡｇペースト）７を介在さ
せてリード３のタブ部３Ａの表面に塔載されている。リ
ード３は例えばＦｅ−Ｎｉ合金（例えば４２［％］のＮ
ｉを含有する合金）で形成されている。タブ部３Ａは、
リードフレームの切断工程前まで、第２図に示すタブ吊
りリード３Ｄを介してリードフレーム（図示していない
）に接続されている。タブ部３Ａは半導体チップ２の平
面形状に対応させた長方形状で構成され、タブ吊りリー
ド３Ｄは、タブ部３Ａの短辺の夫々を支持し、タブ部３
Ａの長辺方向と同一方向に延在するように構成されてい
る。
前記リード３のタブ部３Ａの短辺側の周囲にはインナー
リード３Ｂの一端側が複数配置されている。インナーリ
ード３Ｂの他端側はアウターリード３Ｃと一体に構成さ
れ電気的に接続されている。
アウターリード３Ｃは第２図に示すように夫々機能が規
定されている。つまり、ｌ１０１〜ｌ１０４は入出力信
号用のアウターリード３Ｃ（ピン）である、ＷＥはライ
トイネーブル信号用のアウターリード３Ｃである。ＲＡ
Ｓはロウアドレスストローブ信号用のアウターリード３
Ｃである。Ａ０〜Ａ８はアドレス信号用のアウターリー
ド３Ｃである。ＯＥはアウトプットイネーブル信号用の
アウターリード３Ｃである。στ１はカラムアドレスス
トローブ信号用のアウターリード３Ｃである。
ｖｏは電源電圧（例えば５［Ｖ］）用のアウターリード
３Ｃである。■、、は基準電圧（例えばＯ［Ｖ］）用の
アウターリード３Ｃである。
被覆ワイヤ５は、第１図に示すように、金属線５Ａの表
面に絶縁体５Ｂを被覆して構成されている。金属線５Ａ
は本実施例において金（Ａｕ）を使用する。また、金属
線５Ａは前記以外の材料として銅（Ｃｕ）、アルミニウ
ム（ＡＱ）等で形成してもよい。絶縁体５Ｂは本実施例
においてポリウレタン樹脂或はポリイミド樹脂を使用す
る。また、絶縁体５Ｂは、前記以外の材料としてエステ
ルイミド樹脂、エステルアミド樹脂等の樹脂材で形成し
てもよい。
前記被覆ワイヤ５は、ボール＆ウェッジボンディング法
或はウェッジ＆ウェッジボンディング法によって外部端
子２Ｅに接続されている。つまり、半導体チップ２の外
部端子２Ｅには被覆ワイヤ５の一端部（ワイヤの供給側
の先端部）の絶縁体５Ｂが溶融除去され露出された金属
線５Ａで形成された金属ボール５Ａ□が接続されている
。金属ボール５Ａ□は被覆ワイヤ５の金属１１５Ａの直
径に比べて例えば２〜３倍程度大きな直径で構成される
ようになっている。被覆ワイヤ５の金属ボール５Ａ１は
熱圧着或は熱圧着に超音波振動を併用することによって
前記外部端子２Ｅに接続される（ファーストボンディン
グ）。
リード３のインナーリード３Ｂには、被覆ワイヤ５の他
端部（ワイヤの供給側と反対側の後端部）の接続部分の
絶縁体５Ｂを破壊して露出する金属線５Ａ２を接続して
いる。この被覆ワイヤ５の他端部は、実質的にインナー
リード３Ｂとの接続部分の絶縁体５Ｂだけが除去されて
おり、それ以外の絶縁体５Ｂは残存するようになってい
る。被覆ワイヤ５の他端部の絶縁体５Ｂの破壊及びイン
ナーリード３Ｂとの接続は、ボンディング技術による熱
圧着或はウェッジ・ボンディング技術による熱圧着に超
音波振動を併用することによって行われる（セカンドボ
ンディング）。
このように、被覆ワイヤ５を使用する樹脂封止型半導体
装置１は、金属線５Ａの表面を絶縁体５Ｂで被覆してい
るので、被覆ワイヤ５間、被覆ワイヤ５と半導体チップ
２、タブ部３Ａ、インナーリード３Ｂの夫々との短絡を
防止することができる。この結果、樹脂封止型半導体装
置１の電気的信頼性を向上することができる。
また、被覆ワイヤ５を使用する樹脂封止型半導体装置１
は、半導体チップ２の外部端子２Ｅに被覆ワイヤ５の一
端部の金属線５Ａで形成される金属ボール５Ａｉを接続
し、インナーリード３Ｂに被覆ワイヤ５の他端部の接続
部分の絶縁体５Ｂを破壊し露出した金属線５Ａ、を接続
することにより、金属ボール５Ａ１のサイズが大きいの
で、金属ボール５Ａ、と外部端子２Ｅとの接触面積を増
加し、両者間のボンダビリティを向上することができる
と共に、インナーリード３Ｂと接続する部分以外の被覆
ワイヤ５の他端部を絶縁体５Ｂで被覆し、この被覆ワイ
ヤ５の他端部と隣接する他の被覆ワイヤ５の他端部との
接触による短絡を防止することができるので、インナ−
リード３Ｂ間隔を縮小し、多端化（多ビン化）を図るこ
とができる。
前記半導体チップ２、タブ部３Ａ、インナーリード３Ｂ
及び被覆ウイヤ５は樹脂材（例えば、エポキシ系樹脂材
）６で封止されている。この樹脂材６は、図示していな
い金型で規定された領域内（樹脂材６の外周形状に相当
する領域内）に、第２図に示す矢印Ｇ方向から樹脂材を
注入し凝固させることで形成される。金型の樹脂注入口
（ゲート）は第２図の右側のタブ吊りリード３Ｄ側に設
けられている。
前記樹脂封止型半導体装置１で使用されるリードフレー
ムの形状つまりタブ部３Ａ、インナーリード３Ｂ、アウ
ターリード３Ｃ及びタブ吊りリード３Ｄの夫々の形状は
打抜きで形成されている。
このように打抜きで形成されたリードフレームは、第１
図に点線で囲んで示す、前記打抜きで各端部の角部に形
成されたバリが突出する面を下側に、前記打抜きで各端
部の角部に形成されただれが生じる面を上側にして使用
している。つまり、タブ部３Ａの前記打抜きで角部にだ
れが生じた表面上に半導体チップ２を搭載し、インナー
リード３Ｂの前記打抜きで角部にだれが生じた表面上に
被覆ワイヤ５を接続している。前記リード３の各角部の
だれが生じた部分は１丁度面取りされた状態にあり、鋭
い角部分の形状が緩和されている。
リード３の各角部のバリが生じた面を使用した場合、第
３図（要部拡大断面図）に示すように、樹脂封止型半導
体装置１はタブ部３Ａと被覆ワイヤ５とが短絡する。つ
まり、被覆ワイヤ５の薄い絶縁体５Ｂ（本実施例では約
　１．０［μｍ］程度）は樹脂材６の収縮応力に基づき
前記バリによって応力が集中して破損され、タブ部３Ａ
の角部のバリと被覆ワイヤ５の金属線５Ａとが短絡する
。
第７図（タブとワイヤとの短絡率を示す図）に、温度サ
イクルに対するタブ部３Ａと被覆ワイヤ５との短絡率［
％］を示す、第７図に示すように、リード３の各角部に
バリが生じた面を使用した場合、温度サイクルが増加す
るにしたがって前記短絡率が増加する。これに対して、
リード３″の各角部にだれが生じた面を使用した場合、
温度サイクルが増加しても殆ど前記短絡は生じない。
また、リード３の各角部のバリが生じた面を使用した場
合、第４図（要部拡大断面図）に示すように、樹脂封止
型半導体装１１１は被覆ワイヤ５が断線する。この被覆
ワイヤ５の断線は、前述と同様に、樹脂材６の収縮応力
に基づき前記バリによって応力が集中するために生じる
。
第８図（ワイヤの断線率を示す図）に、温度サイクルに
対する被覆ワイヤ５の断線率［％コを示す。
第８図に示すように、リード３の各角部にバリが生じた
面を使用した場合、温度サイクルが増加するにしたがっ
て前記断線率が増加する。これに対して、リード３の各
角部にだれが生じた面を使用した場合、温度サイクルが
増加しても殆ど前記断線は生じない。
このように、タブ部３Ａ上に搭載された半導体チップ２
の外部端子２Ｅとインナーリード３Ｂとが被覆ワイヤ５
で接続され、この被覆ワイヤ５及び被覆ワイヤ５の接続
部分が樹脂材６で覆われた樹脂封止型半導体装置１にお
いて、少なくとも、前記被覆ワイヤ５が延在する部分の
タブ部３Ａの角部又はインナーリード３Ｂの角部の形状
を緩和することにより、前記タブ部３Ａの角部又はイン
ナーリード３Ｂの角部と接触する部分の被覆ワイヤ５に
樹脂材６の収縮に基づく応力が集中することを低減した
ので、絶縁体５Ｂの破損によるタブ部３Ａと被覆ワイヤ
５の金属線５Ａとの短絡、又は被覆ワイヤ５の断線を防
止することができる。
この結果、樹脂封止型半導体装置１の電気的信頼性を向
上することができる。
また、第５図及び第６図（要部拡大断面図）に示すよう
に、樹脂封止型半導体装置１は、半導体チップ２の端部
の角部に被覆ワイヤ５が接触した場合においても絶縁体
５Ｂの破損又は被覆ワイヤ５の断線が生じるので、被覆
ワイヤ５が延在する部分の半導体チップ２の角部の形状
を緩和している。
つまり、樹脂封止型半導体装置１は、半導体チップ２の
端部の角部、具体的には半導体チップ２の周囲部分のス
クライブエリアの角部を面取りすることによって被覆ワ
イヤ５の絶縁体５Ｂの損傷又は被覆ワイヤ５の断線を防
止するように構成されている。
また、前記第１図に示すように、被覆ワイヤ５は、半導
体チップ２の角部、タブ部３Ａの角部又はインナーリー
ド３Ｂの角部っまりバリが突出する部分に接触しないよ
うに軌跡を制御してもよい。
この被覆ワイヤ５の軌跡の制御は、半導体チップ２の外
部端子２Ｅの配置位置、外部端子２Ｅ上の被覆ワイヤ５
の高さ、インナーリード３Ｂと被覆ワイヤ５との接続位
置等によって制御する。
このように、前記樹脂封止型半導体装置１において、前
記被覆ワイヤ５を半導体チップ２の角部、タブ部３Ａの
角部又はインナーリード３Ｂの角部に接触しないように
軌跡を制御することにより、前記被覆ワイヤ５に樹脂材
６の収縮に基づく応力が集中しないので、絶縁体５Ｂの
破損による半導体チップ２又はタブ部３Ａと被覆ワイヤ
５の金属線５Ａとの短絡、又は被覆ワイヤ５の断線を防
止することができる。この結果、樹脂封止型半導体装置
１の電気的信頼性を向上することができる。
本来、被覆ワイヤ５は半導体チップ２．タブ部３Ａの夫
々と接触させても短絡が生じないはずであるが、前述の
ように被覆ワイヤ５の絶縁体５Ｂの損傷や被覆ワイヤ５
の断線が生じるので、本発明はそのような不良を防止す
るために半導体チップ２の角部やタブ部３Ａの角部から
積極的に離隔するように被覆ワイヤ５の軌跡を制御して
いる。
また、第９図（要部拡大断面図）に示すように、リード
３のバリが突出する面を使用する場合は、第１０図（要
部拡大断面図）に示すように、バリの鋭い形状を緩和す
る（面取りする）。この形状の緩和は１例えば打抜きで
リードフレームを形成した後に、このリードフレームに
プレスを施すことによって形成することができる。
なお、本発明はリードフレームをエツチングで形成する
場合においても同様に適用することができる。つまり、
本発明は、エツチングで形成されたリードフレームの各
角部の形状を緩和するようになっている。
また、本発明はリードフレームの各角部にその部分の形
状を緩和する形状緩和部材を設けてもよい。形状緩和部
材としては例えばＡｇやＡｕメツキ層や樹脂膜で形成す
る。
（実施例■） 本実施例■は、樹脂封止型半導体装置の開発コストを低
減した、本発明の他の実施例である。
本発明の実施例■である樹脂封止型半導体装置の形成方
法を第１１図及び第１２図（各形成工程毎に示す概略平
面図）で示す。
本実施例■の樹脂封止型半導体装置は次のように形成さ
れている。
まず、第１１図に示すように、タブ部３Ａ上に半導体チ
ップ２を搭載し、この半導体チップ２の外部端子２Ｅと
インナーリード３Ｂとを被覆ワイヤ５で接続する。そし
て、この半導体チップ２等を樹脂材６で封止することに
より、樹脂封止型半導体装置１を形成する。つまり、樹
脂封止型半導体装置１は半導体チップ２を第１パッケー
ジ（リード３及び樹脂材６を含む）で封止している。
次に、前記半導体チップ２は同一のもの（同一機能のも
の）を使用したいが、樹脂封止型半導体装［１を実装す
るボードや外部装置の端子の配列が異なる場合、前記第
１パッケージと異なり、ボードや外部装置の端子配列に
応じたり−ド３の配置を有する第２パッケージを開発し
用意する。そして、第１２図に示すように、第２パッケ
ージのタブ部３Ａ上に前記樹脂封止型半導体装置１のそ
れと同一の半導体チップ２を搭載し、この半導体チップ
２の外部端子２Ｅとインナーリード３Ｂとを被覆ワイヤ
５で接続する。被覆ワイヤ５は、隣接する他の被覆ワイ
ヤ５と接触しても、若しくはインナーリード３Ｂやタブ
吊りリード３Ｄを横切ってもそれらと短絡しないので自
由にボンディングすることができる。そして、この半導
体チップ２等を樹脂材６で封止することにより、樹脂封
止型半導体装置ＩＡを形成することができる。この樹脂
封止型半導体装置ＩＡは前記樹脂封止型半導体装置１と
同一の半導体チップ２を第１パッケージと異なる第２パ
ッケージで封止している。
このように、被覆ワイヤ５を使用する樹脂封止型半導体
装置１の形成方法であって、第１パッケ−ジのタブ部３
Ａ（チップ搭載位置）に半導体チップ２を搭載し、この
半導体チップ２の外部端子２Ｅとインナーリード３Ｂと
を被覆ワイヤ５で接続して第１の樹脂封止型半導体装置
１を形成し、この第１の樹脂封止型半導体装置ｌの第１
パッケージと異なる種類の第２パッケージのタブ部３Ａ
に前記第１の樹脂封止型半導体装置１の半導体チップ２
と同一のものを搭載し、この半導体チップ２の外部端子
２Ｅとインナーリード３Ｂとを被覆ワイヤ５で接続して
第２の樹脂封止型半導体装置ＩＡを形成することにより
、他のインナーリード３Ｂを横切って半導体チップ２の
外部端子２Ｅとインナーリード３Ｂとを被覆ワイヤ５で
接続し、又は被覆ワイヤ５を交差させて半導体チップ２
の外部端子２Ｅとインナーリード３Ｂとを接続すること
ができるので、同一の半導体チップ２を使用しく半導体
チップ２の標準化）かつ異なる種類のパッケージを使用
して複数種類の樹脂封止型半導体装Ｗ１、ＩＡの夫々を
形成することができる。この結果、半導体チップ２の開
発コストに比べてパッケージの開発コストは安いので、
安価な開発コストで多種類の樹脂封止型半導体装置１及
びＩＡを形成することができる。例えば、本発明は、１
つの半導体チップ２を使用することによって、ＤＩＰ型
、ＺＩＰ型等のビン挿入型やＳＯＪ型、ＳＯＰ型、ＱＦ
Ｐ型、ＰＬＣＣ型等の面実装型の樹脂封止型半導体装置
１を安価な開発コストで形成することができる。
また１本実施例■の樹脂封止型半導体装置は次のように
形成されている。
まず、第１１図に示すように、リード３のタブ部３Ａ上
に半導体チップ２を搭載し、この半導体チップ２の外部
端子２Ｅとインナーリード３Ｂとを被覆ワイヤ５で接続
する。タブ部３Ａは、通常のタブサイズに比べて若干大
きく構成されており、複数種類の半導体チップ２を搭載
できるように構成されている。そして、この半導体チッ
プ２等を°樹脂材６で封止することにより、樹脂封止型
半導体装ｆｌ！１を形成する。つまり、樹脂封止型半導
体装置１はリード３のタブ部３Ａ上に第１半導体チップ
２を搭載しこれを樹脂材６で封止している。
次に、リード（リードフレーム）３は前記樹脂封止型半
導体装置１と同一のものを使用し、第１２図に示すよう
に、そのタブ部３Ａ上に前記半導体チップ２と異なる種
類の半・導体チップ２′　（例えば、機能や同一機能で
も外部端子２Ｅの配置が異なる半導体チップ）を搭載し
、この半導体チップ２″の外部端子２Ｅとインナーリー
ド３Ｂとを被覆ワイヤ５で接続する。被覆ワイヤ５は、
隣接する他の被覆ワイヤ５と接触しても、若しくはイン
ナーリード３Ｂやタブ吊りリード３Ｄを横切ってもそれ
らと短絡しないので自由にボンディングすることができ
る。そして、この半導体チップ２′等を樹脂材６で封止
することにより、樹脂封止型半導体装１ｉ１１Ａを形成
することができる。この樹脂封止型半導体装置ＩＡは前
記樹脂封止型半導体装置１と同一のり−ド３のタブ部３
Ａ上に前記半導体チップ２と異なる種類の半導体チップ
２′を搭載しこれを樹脂材６で封止している。
このように、被覆ワイヤ５を使用する樹脂封止型半導体
装置１の形成方法であって、リード３のタブ部３Ａ（チ
ップ搭載位置）に第１半導体チップ２を搭載し、この第
１半導体チップ２の外部端子２Ｅとインナーリード３Ｂ
とを被覆ワイヤ５で接続した後に樹脂材６で封止して第
１の樹脂封止型半導体装置１を形成し、この第１の樹脂
封止型半導体装置１と同一のリード３のタブ部３Ａに前
記第１の樹脂封止型半導体装！１の第１半導体チップ２
と異なる種類の第２半導体チップ２′を搭載し、この第
２半導体チップ２′の外部端子２Ｅとインナーリード３
Ｂとを被覆ワイヤ５で接続した後に樹脂材６で封止して
第２の樹脂封止型半導体装Ｉ！ＩＡを形成することによ
り、他のインナーリード３Ｂを横切って半導体チップ２
′の外部端子２Ｅとインナーリード３Ｂとを被覆、ワイ
ヤ５で接続し、又は被覆ワイヤ５を交差させて半導体チ
ップ２′の外部端子２Ｅとインナーリード３Ｂとを接続
することができるので、同一のリード（リードフレーム
）３を使用しくリードフレームの標準化）かつ異なる種
類の半導体チップ２，２′を使用して複数種類の樹脂封
止型半導体装置１、ＩＡの夫々を形成することができる
。この結果、半導体チップ２，２′の夫々の開発毎にリ
ード３を開発する必要がないので、安価な開発コストで
多種類の樹脂封止型半導体装置１及びＩＡを形成するこ
とができる。例えば、本発明は、ＤＩＰ型の樹脂封止型
半導体装置１に搭載された半導体チップ２に代えて、Ｓ
ＯＪ型の樹脂封止型半導体装置１に搭載された半導体チ
ップ２′　（例えば同−記能を有し同一外部端子２Ｅ数
を有しているが外部端子２Ｅの配置位置が異なる）を前
記ＤＩＰ型の樹脂封止型半導体装置１に搭載し、半導体
チップ２′が搭載されたＤＩＰ型の樹脂封止型半導体装
置ＩＡを形成することができる。
以上、本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが、本発明は、前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは勿論である。
例えば、本発明は、配線基板の表面に複数の半導体チッ
プが塔載され、ボール＆ウェッジボンディング法或はウ
ェッジ＆ウェッジボンディング法を用い、配線基板の各
端子と半導体チップの外部端子とを被覆ワイヤで接続し
、被覆ワイヤ及びその接続部分が少なくとも樹脂で覆わ
れた半導体装置に適用することができる。この半導体装
置で使用される樹脂は１例えばポリイミド系樹脂であり
、ポツテング技術で塗布される。
また、本発明は、半導体チップの外部端子とリードとを
被覆ワイヤで接続し、この被覆ワイヤ及びその接続部分
を少なくとも樹脂で覆い、これらをセラミック材で封止
するセラミック封止型半導体装置に適用することができ
る。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
被覆ワイヤを使用する半導体装置において、被覆ワイヤ
の絶縁体の損傷や被覆ワイヤの断線を防止し、電気的信
頼性を向上することができる。
また、被覆ワイヤを使用する半導体装置において、同一
機能を有する多種類パッケージの半導体装置の開発コス
トを低減することができる。
また、被覆ワイヤを使用する半導体装置において、異な
る機能の半導体チップを搭載した複数種類の半導体装置
の開発コストを低減・することができる。
【図面の簡単な説明】
第１図は、本発明の実施例ＩであるＤＩＰ型の樹脂封止
型半導体装置の構成を示す要部断面図。 第２図は、前記樹脂封止型半導体装置の部分断面平面図
、 第３図乃至第６図は、前記樹脂封止型半導体装置の要部
拡大断面図。 第７図は、前記樹脂封止型半導体装置のタブとワイヤと
の短絡率を示す図、 第８図は、前記樹脂封止型半導体装置のワイヤの断線率
を示す図、 第９図及び第１０図は、前記樹脂封止型半導体装置のリ
ードの形成方法を各形成工程毎に示す要部拡大断面図、 第１１図及び第１２図は、本発明の実施例■である樹脂
封止型半導体装置の形成方法を各形成工程毎に示す概略
平面図である。 図中、１・・・樹脂封止型半導体装置、２・・・半導体
チップ、２Ｅ、ＢＰ・・・外部端子、３・・・リード、
３Ａ・・・タブ部、３Ｂ・・・インナーリード、３Ｃ・
・・アウターリード、３Ｄ・・・タブ吊りリード、５・
・・被覆ワイヤ、５Ａ・・・金属線、５Ｂ・・・絶縁体
、６・・・樹脂材である。

Claims (1)

  1. 【特許請求の範囲】 １、タブ上に搭載された半導体チップの外部端子とリー
    ドとが金属線の表面を絶縁体で被覆した被覆ワイヤで接
    続され、この被覆ワイヤ及び被覆ワイヤの接続部分が樹
    脂で覆われた半導体装置において、前記被覆ワイヤが延
    在する部分の半導体チップの角部、タブの角部又はリー
    ドの角部の形状を緩和したことを特徴とする半導体装置
    。 ２、前記タブ及びリードは打抜きで形成され、この打抜
    きで角部に生じるバリが突出しないタブの表面上に半導
    体チップを搭載し、この半導体チップの外部端子と前記
    打抜きで角部に生じるバリが突出しないリードの表面上
    とを被覆ワイヤで接続していることを特徴とする特許請
    求の範囲第１項に記載の半導体装置。 ３、前記タブ及びリードは打抜きで形成され、この打抜
    きでタブ及びリードの角部に生じるバリが除去されてい
    ることを特徴とする特許請求の範囲第１項に記載の半導
    体装置。 ４、前記半導体チップの角部、タブの角部又はリードの
    角部は面取りが施されていることを特徴とする特許請求
    の範囲第１項に記載の半導体装置。 ５、前記タブの角部又はリードの角部には形状を緩和す
    る形状緩和部材が設けられていることを特徴とする特許
    請求の範囲第１項に記載の半導体装置。 ６、前記被覆ワイヤの金属線はＡｕ、Ｃｕ、Ａｌ等で形
    成され、前記絶縁体はポリウレタン樹脂、ポリエステル
    樹脂、ポリイミド樹脂、エステルアミド樹脂、エステル
    イミド樹脂等の樹脂膜で形成されていることを特徴とす
    る特許請求の範囲第１項乃至第５項に記載の夫々の半導
    体装置。 ７、半導体チップの外部端子とリードとが金属線の表面
    を絶縁体で被覆した被覆ワイヤで接続され、この被覆ワ
    イヤ及び被覆ワイヤの接続部分が樹脂で覆われた半導体
    装置において、前記被覆ワイヤを半導体チップの角部、
    タブの角部又はリードの角部に接触しないように延在さ
    せたことを特徴とする半導体装置。 ８、金属線の表面を絶縁体で被覆した被覆ワイヤを使用
    する半導体装置の形成方法であって、第１パッケージの
    チップ搭載位置に半導体チップを搭載し、この半導体チ
    ップの外部端子とリードとを被覆ワイヤで接続して第１
    半導体装置を形成し、この第１半導体装置の第１パッケ
    ージと異なる種類の第２パッケージのチップ搭載位置に
    前記第１半導体装置の半導体チップと同一の半導体チッ
    プを搭載し、この半導体チップの外部端子とリードとを
    被覆ワイヤで接続して第２半導体装置を形成したことを
    特徴とする半導体装置の形成方法。 ９、金属線の表面を絶縁体で被覆した被覆ワイヤを使用
    する半導体装置の形成方法であって、リードのチップ搭
    載位置に第１半導体チップを搭載し、この第１半導体チ
    ップの外部端子とリードとを被覆ワイヤで接続した後に
    樹脂で封止して第１半導体装置を形成する工程と、この
    第１半導体装置のリードと同一のリードのチップ搭載位
    置に前記第１半導体装置の第１半導体チップと異なる種
    類の第２半導体チップを搭載し、この第２半導体チップ
    の外部端子とリードとを被覆ワイヤで接続した後に樹脂
    で封止して第２半導体装置を形成したことを特徴とする
    半導体装置の形成方法。
JP63185993A 1988-07-25 1988-07-25 半導体装置及びその形成方法 Pending JPH0234960A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP63185993A JPH0234960A (ja) 1988-07-25 1988-07-25 半導体装置及びその形成方法
EP19890305884 EP0355955A3 (en) 1988-07-25 1989-06-12 Connection for semiconductor devices or integrated circuits by coated wires and method of manufacturing the same
KR1019890010463A KR900002454A (ko) 1988-07-25 1989-07-24 반도체장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63185993A JPH0234960A (ja) 1988-07-25 1988-07-25 半導体装置及びその形成方法

Publications (1)

Publication Number Publication Date
JPH0234960A true JPH0234960A (ja) 1990-02-05

Family

ID=16180489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63185993A Pending JPH0234960A (ja) 1988-07-25 1988-07-25 半導体装置及びその形成方法

Country Status (1)

Country Link
JP (1) JPH0234960A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5396104A (en) * 1989-03-28 1995-03-07 Nippon Steel Corporation Resin coated bonding wire, method of manufacturing the same, and semiconductor device
JP2017059775A (ja) * 2015-09-18 2017-03-23 エスアイアイ・セミコンダクタ株式会社 半導体装置、リードフレームおよびその製造方法
JP2018125372A (ja) * 2017-01-31 2018-08-09 ローム株式会社 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5396104A (en) * 1989-03-28 1995-03-07 Nippon Steel Corporation Resin coated bonding wire, method of manufacturing the same, and semiconductor device
JP2017059775A (ja) * 2015-09-18 2017-03-23 エスアイアイ・セミコンダクタ株式会社 半導体装置、リードフレームおよびその製造方法
JP2018125372A (ja) * 2017-01-31 2018-08-09 ローム株式会社 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
US5461255A (en) Multi-layered lead frame assembly for integrated circuits
KR950005446B1 (ko) 수지봉지형 반도체장치
US6762079B2 (en) Methods for fabricating dual loc semiconductor die assembly employing floating lead finger structure
JPH0785500B2 (ja) カプセル封じされた半導体パツケージ
JPS62259450A (ja) 集積回路ダイ・リ−ドフレ−ム相互接続組立体及び方法
JP2001094040A (ja) 半導体装置およびその製造方法
JPH01205541A (ja) 樹脂封止型半導体装置及びその製造方法
JP4146290B2 (ja) 半導体装置
JPH06132456A (ja) 半導体パッケージ用絶縁リードフレーム
JPH0234960A (ja) 半導体装置及びその形成方法
JP4007917B2 (ja) 半導体装置及びその製造方法
JPH0621328A (ja) 半導体素子の実装方法
JPH01243441A (ja) 半導体装置及びその製造方法
KR960000221B1 (ko) 반도체 패키지
JP2002237567A (ja) 半導体装置
JP2971594B2 (ja) 半導体集積回路装置
JPH01270257A (ja) レジン封止型半導体装置
JP2990120B2 (ja) 半導体装置
JP3052633B2 (ja) 半導体装置
JP3358697B2 (ja) 半導体パッケージ
KR100355639B1 (ko) 수지봉지형 반도체소자 및 그를 이용한 반도체장치의 제조방법
JPH01215032A (ja) 半導体装置及びその製造方法
JPH03201544A (ja) 半導体装置
JPH04291950A (ja) 半導体装置
JPH05304241A (ja) 半導体装置