JPH06132456A - 半導体パッケージ用絶縁リードフレーム - Google Patents

半導体パッケージ用絶縁リードフレーム

Info

Publication number
JPH06132456A
JPH06132456A JP4043612A JP4361292A JPH06132456A JP H06132456 A JPH06132456 A JP H06132456A JP 4043612 A JP4043612 A JP 4043612A JP 4361292 A JP4361292 A JP 4361292A JP H06132456 A JPH06132456 A JP H06132456A
Authority
JP
Japan
Prior art keywords
lead
lead frame
power bus
chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4043612A
Other languages
English (en)
Inventor
Thiam B Lim
ビー．リム シアム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH06132456A publication Critical patent/JPH06132456A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【目的】 半導体のリードオンチップ・パッケージにお
いて、ワイヤボンドがリードフレームの電力母線に短絡
する可能性を減らす構造を提供する。 【構成】 絶縁されたリードフレーム（２５）は、第１
群のリードフィンガ（２７ａ）と、第２群のリードフィ
ンガ（２７ｂ）と、その間にある電力母線（２８、２８
ｂ）とを持つ。リードオンチップ・リードフレームの電
力母線はその面上の、面の縁に沿って走る絶縁片（２８
ａ１、２８ａ２、２８ｂ１、２８ｂ２）を持ち、リード
フレームのリードフィンガ（２７）を半導体チップのボ
ンディングパッド（２３）に接続するための、交差する
ワイヤボンド（２４）と電力母線（２８）とが短絡する
可能性を減らす。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は集積回路に関するもの
で、更に特定していえば集積回路のパッケージに関する
ものである。
【０００２】
【従来の技術】集積回路パッケージは一般にチップ支持
パッドの上にある集積回路チップを含む。ＩＣはワイヤ
ボンドによってリードフレームに接続される。プラステ
ィックのような物質がこの構造を包んでいる。代表的な
例はプラスティック小型Ｊリード（ＰＳＯＪ）である。
実際的な一つの方法としてＩＣパッケージを集積回路板
の表面にリフローはんだ付けしたものがある。
【０００３】産業分野ではパッケージがより薄くなり、
大きなサイズのチップが大型のパッケージになるにつれ
て、新しいパッケージ技術が生まれている。その技術の
一つはリードオンチップ・パッケージ（ＬＯＣ）であ
る。
【０００４】Ｕ．Ｓ．特許No. ４，８６２，２４５、パ
シュビー他、１９８９年８月２９日、Ｕ．Ｓ．特許No.
４，９１６，５１９、ウオード、１９９０年４月１０
日、およびウイリアム・Ｃ・ウオードによる「ＩＢＭ
８０−ｎｓ １−メガビットＤＲＡＭチップ用の面状ワ
イヤボンド技術を用いたユニークなプラスティック表面
取り付けモジュールの量産」と題する論文、１９８８
年、ＩＥＥＥＥＣＣ３８回会報、ｐｐ．５５２−５５
７、などに記述されているように、この技術は集積回路
の動作部分にリードフレームを配列するものである。
【０００５】接着性のある絶縁テープでリードフレーム
を集積回路チップに接着する。ワイヤボンドで、中心に
配置した電力母線に回路を接続する。そしてワイヤボン
ドは電力母線をまたいで集積回路を導電性のリードフィ
ンガに接続する。チップ支持パッドは必要ない。
【０００６】
【発明が解決しようとする課題】ＬＯＣパッケージでは
ワイヤボンドがリードフレームの電力母線部に短絡する
危険性がある。信号ピンへのワイヤはメタルリードフレ
ームの電力母線を横切るので、アセンブリの段階でボン
ド位置や、ワイヤの曲げ方や、成形コンパウンドの引き
方がわるかったり、組み立て中に偶然接触したりするこ
とにより、短絡する可能性がある。アセンブリ工程では
ワイヤボンド間で短絡が起こる可能性もある。
【０００７】短絡の問題をできるだけ少なくするために
絶縁ワイヤを用いることが考えられる。アレックス・Ｊ
・オットー「高度のリードカウントパッケージ用の絶縁
アルミボンディングワイヤ」、ハイブリッド・マイクロ
エレクトロニクス国際会報、Ｖｏｌ．９，No. １，１９
８６、を参照されたい。
【０００８】絶縁ワイヤを用いることにより、従来のア
センブリパッケージがいくらか改善されたことが報じら
れているが、集積回路の上面の絶縁フィルム上でワイヤ
ボンドのステッチが持つ性質から見て、ＬＯＣパッケー
ジにうまく適用できるかは疑問である。つまりうまく適
用できる可能性は少ない。更に絶縁ワイヤは高価であ
る。
【０００９】本発明の目的は、リードオンチップ集積回
路パッケージのワイヤボンドの短絡に対する解決法を提
供することである。
【００１０】本発明の他の目的および利点は、以下の記
述によりこの分野の一般の技術者には明かである。
【００１１】
【課題を解決するための手段】ここに、ある絶縁リード
フレームを開示する。このリードフレームは第１群のリ
ードフィンガと第２群のリードフィンガを持つ。また第
１群リードフィンガと第２群リードフィンガとの間には
電力母線がある。電力母線の表面上の面の端の付近には
絶縁片がある。
【００１２】適当な絶縁片としては、ポリイミドテープ
のような接着型のテープおよび液体ポリイミドのような
非導電液がある。絶縁リードフレームはパッケージ化さ
れた半導体集積回路素子の製造に役立ち、ワイヤボンド
が電力母線に短絡する可能性を減らす。
【００１３】一つの例は、ダイナミック・ランダムアク
セス・メモリ（ＤＲＡＭ）のダイで、リードオンチップ
・リードフレームの中心に取り付けられたボンディング
パッドを持っている。リードオンチップ・リードフレー
ムの電力母線はその縁に沿って走る絶縁片を持ち、電力
母線と、リードフレームのリードフィンガをＤＲＡＭの
ボンディング板に接続する交差物とが短絡しにくくす
る。
【００１４】
【実施例】図１は工業規格プラスティック小型Ｊリード
（ＰＳＯＪ）表面取り付けパッケージの形に作られた集
積回路パッケージ素子１０を示す。半導体集積回路１１
が取り付け支持基板（チップアタッチ）１２に乗ってい
る。ワイヤボンド１４は半導体回路１１の外縁に沿った
ボンディングパッド（図示せず）を導電性の“Ｊ”型の
リードフィンガ１５に接続する。プラスティックのよう
な成形コンパウンド材料１６が素子を包む。
【００１５】図２は従来のＬＯＣの設計を示す。以下の
同時継続出願および同時譲渡もＬＯＣの考え方を述べて
いる。 番 号 発明者 出 願 日 ＴＩ番号 ３７３，７４２ ハイネンほか １９８９年 ６月３０日 １４２８７ ４５５，２１０ リムほか １９８９年１２月２２日 １４６００ ４５５，１０５ リムほか １９８９年１２月２２日 １４６０３
【００１６】図２のパッケージ２０では、半導体集積回
路チップ２１の中心水平軸に沿ってボンドパッド２３が
ある。半導体２１はリードオンチップ・リードフレーム
２５の下側にある。リードオンチップ・リードフレーム
２５は導電性金属でもよい。
【００１７】その一例は、厚さ約０．２０mmのフルハー
ド焼き戻しＣＤＡアロイ１５１で、金、銀などによって
スポットメッキしてもよい。他の例は、ハーフハードア
ロイ４２である。半導体チップ２１は例えば約８．２６
×１６．７６mmの半導体基板に乗った１，６００万デー
タビット以上を記憶する１６メガビットのダイナミック
・ランダムアクセス・メモリ（ＤＲＡＭ）でよい。
【００１８】２枚の両面接着テープ２２ａと２２ｂが半
導体回路２１の動作面上に配置され、リードフレーム２
５をチップ２１の上に付着させる。この配置から「リー
ドオンチップ」（ＬＯＣ）と呼ばれる。
【００１９】ボンドパッド２３が中心に配置されている
ので、更に「リードオンチップ・センタボンド」（ＬＯ
ＣＣＢ）と呼ばれる。両面接着テープ２２ａと２２ｂは
例えば、両面を熱硬化性エポキシ接着剤でコーティング
したポリイミドフィルムであってもよく、これも良い絶
縁物である。
【００２０】ポリイミドフィルムを含む市販のテープの
一つは、デュポン・カプトンという商品名で売られてい
る。チップ２１とリードフレーム２５はたわまないの
で、チップ支持パッドは必要ない。
【００２１】図３は、リードフレーム２５が図２に示す
ように集積回路２１の上に乗せられたときの構造を示
す。電力母線２８ａと２８ｂはリードフレーム材料の一
部で、チップ２１の中央を、離れて平行に走る導電母線
である。
【００２２】電力母線２８ａはリードフィンガ２７ｗと
２７ｘの間に接続され、例えば接地電圧Ｖｓｓを供給す
る。電力母線２８ｂはリードフィンガ２７ｙと２７ｚの
間に接続され、例えばプラス電圧Ｖｄｄを供給する。
【００２３】接着テープ２２ａと２２ｂは離れていて、
チップ２１のボンドパッド２３がリードフレーム２５の
導電リードフィンガ２７にボンディングできるようにな
っている。
【００２４】図４はパッケージ２０の組み上がり図で、
高速のサーモソニック・ゴールドボール・ワイヤボンデ
ィングにより、ボンドパッド２３を各リードフィンガ２
７および電力母線２８ａと２８ｂに接続している。
【００２５】いろいろの型のワイヤボンディングが使わ
れるが、直径約０．０２５mmのゴールド・ワイヤボンデ
ィングで十分である。ワイヤボンド２４の一端は各ボン
ドパッド２３に接続されている。いくつかのワイヤボン
ド２４の他端は、リードフレーム２５の中央に配置され
た２本の電力母線２８ａと２８ｂに接続されている。多
重ワイヤボンド接続は、これらの母線から効率よく電圧
を配分するために行われている。
【００２６】いくつかの他のワイヤボンド２４の他端は
電力母線を越えて、導電性のリードフィンガ２７の内側
先端と接続される。
【００２７】ワイヤボンド２４ａは一例である。ワイヤ
ボンド２４ａの一端はリードフィンガ２７ａの内側先端
に接続されている。ワイヤボンド２４ａは電力母線２８
ａを越え、ワイヤボンド２４ａの他端はボンドパッド２
３ａに接続されている。
【００２８】リードフィンガ２７の内側先端は下向きに
なっている。ワイヤの引き方がまずいと、ワイヤボンド
２４ａが電力母線２８ａに接触して短絡を起こす。
【００２９】図５は透明なプラスティックのカプセル２
６に入った、組み上がったパッケージ２０を示す。トラ
ンスファ成形はノヴォラック・エポキシのような成形コ
ンパウンドを用いて行われる。カプセル化にはひずみの
少ない成形技術を使うとよい。
【００３０】プラスティックカプセル２６は、集積回路
２１、リードフレーム２５、ワイヤボンド２４を包み、
プラスティック体を形成する。
【００３１】リードフレーム２５の仕上げをし、リード
フィンガ２７をＪ型に曲げ、リードフィンガの外側をプ
ラスティックカプセル２６の外へ伸ばして、外部の回路
と物理的、電気的に接続しやすくしている。プラスティ
ックカプセルから外へ伸びるリードフィンガ２７は２４
本ある。
【００３２】図６は完成したリードオンチップ・パッケ
ージ２０の側面図である。前に述べたダイのパーケッジ
寸法は約１０．１６×１８．４２mm程度で、厚さは約
１．２７mmより薄い。パッケージの外観は２４ピンのＰ
ＳＯＪと同じである。
【００３３】図７は完成した半導体パッケージ２０の一
部を切断した透視図である。
【００３４】図８は図４の変形の一部を切断した平面図
で、本発明の望ましい実施例であり、図９ａは図８の４
−４線に沿った透視図で、本発明の望ましい実施例を更
に図示する。（リードフレーム２５は外側の縁を除いて
あり、分かりやすくするため実際のワイヤボンドのほん
の一部だけが示してある。）図９ｂは図９ａを拡大した
端面図である。
【００３５】図８、９ａ、９ｂに示すように、絶縁した
非導通片２８ａ１と２８ａ２が電力母線２８ａの上面の
縁に沿って走り、絶縁した非導通片２８ｂ１と２８ｂ２
が電力母線２８ｂの上面の縁に沿って走る。絶縁片の間
にある電力母線２８ａと２８ｂの表面部は、ボンディン
グを行うために露出している。
【００３６】ワイヤボンド２４ｓはボンドパッド２３ｓ
から伸びている。これは絶縁片２８ａ２を越えて電力母
線２８ａに接続する。ワイヤボンド２４ａはボンドパッ
ド２３ａから伸びている。これは、絶縁片２８ａ２と２
８ａ１を越えてリードフィンガ２７ａの内側先端に接続
する。絶縁片は、交差するワイヤボンドが壊れて電力母
線に短絡することのないようにするためのものである。
【００３７】ワイヤボンド２４ａがたまたま壊れても、
非導通片２８ａ１または非導通片２８ａ２あるいは非導
通片２８ａ１と２８ａ２の両方に乗っているので、電力
母線２８ａとは短絡しない。
【００３８】本発明の望ましい実施例では、絶縁片２８
ａ１、２８ａ２、２８ｂ１、２８ｂ２は絶縁接着テープ
でできている。非導通片を電力母線に接着するには上に
述べた両面接着テープもよいが、片面の接着テープでも
十分である。適当な例はデュポンの“カプトン”テープ
とユープリックス・テープである。これらのテープは熱
硬化エポキシ接着ポリイミドフィルムを含んでおり、良
い絶縁物である。
【００３９】絶縁片の寸法は、電気は通さずしかも電力
母線のボンディングのためのスペースは十分とっておく
ようにしなければならない。つまり、絶縁片は片の上に
乗るワイヤボンドと電力母線とが電気的に接触しないだ
けの大きさがなければならないが、電力母線へのワイヤ
ボンディングができないほど大きくてはいけない。
【００４０】図９ｂに示すように望ましい寸法は、テー
プ片の高さ３０ｈが約０．０５mmでテープ片の幅３０ｗ
が約０．１３mmである。この寸法であれば電力母線の幅
が約０．３８mmとなり、ボンドワイヤに接続するのに十
分な広さである。
【００４１】図１０ａは絶縁片の構成の別の実施例を示
す。ここでは絶縁片２８ａ１と２８ａ２は非導通の液体
で形成されている。参考までであるが、同時継続出願
で、同時出願で、同時譲渡の、テキサス・インストルメ
ント社、リムほか、「集積回路用絶縁リードフレームと
その製法」（ＴＩ−１５３１０）、は非導通液物質を電
力母線上に置く適当な方法を開示している。
【００４２】この実施例で絶縁材料として好ましい液体
は、液体ポリイミドである。液体絶縁物は電力母線の縁
に沿って走り、硬化した後は縁に沿ったじゅず玉または
半分巻いた片のような外形を持っている。
【００４３】電力母線に液体絶縁物をうまく取り付ける
ようにするため、液体絶縁物を置く前にできれば電力母
線の縁に沿って溝か段をつける。こうすれば液体が電力
母線の上に納まり、流れたり滑ったりしない。更に重要
なことは、段の上に絶縁物を置けば電力母線の縁で短絡
が起こる可能性が減る。
【００４４】図１０ｂにおいて、段の幅３１ｗは約０．
１３mmで、段の高さ３１ｈは約０．０８mmから０．１３
mmであればよい。硬化液体絶縁片の寸法は、電力母線
と、絶縁片に接触して交差するワイヤボンドとの間に電
気的導通がないようにすると共に、電力母線をワイヤボ
ンドするためのスペースを十分とるようにしなければな
らない。
【００４５】上記の寸法の段の上に液体ポリイミドを置
くと、この硬化液体片２８ａ１の幅３２ｗは約０．１３
mmから０．２０mmで、段の底から湾曲した外側の最も高
い位置までの高さ３２ｈは０．１５mmから０．２５mmの
間である。従って硬化液体絶縁片２８ａ１の上端は段の
高さ３１ｈを越え、段の端の上に出る。
【００４６】従って絶縁リードフレームはリードフィン
ガの第１群と、リードフィンガの第２群と、その間に少
なくとも一つの電力母線とを持つ。絶縁片は電力母線の
表面の縁に近いところにある。望ましい絶縁片の例とし
て、ポリイミドテープのような接着型のテープと液体ポ
リイミドのような非導通液体とがある。
【００４７】別の絶縁片は電力母線の表面の他端にあっ
てよい。そのような絶縁リードフレームはパッケージ化
された半導体集積回路の製造に役立つもので、ワイヤボ
ンドが電力母線に短絡する可能性を減らす。
【００４８】例えば、リードオンチップ・リードフレー
ムに取り付けられ、ボンディングパッドが中心を通るダ
イナミック・ランダムアクセス・メモリ（ＤＲＡＭ）の
ダイにおいては、リードオンチップ・リードフレームの
電力母線の絶縁片はその縁に沿って走り、電力母線と、
リードフレームのリードフィンガをＤＲＡＭのボンディ
ングパッドに接続するための交差するワイヤボンドとの
間の短絡の可能性を減らす。
【００４９】ワイヤボンドの短絡の可能性を減らす他
に、絶縁片は他の利点を持っている。絶縁片をリードフ
レームのメーカが取り付けるようにすれば、集積回路の
メーカでは素子のアセンブリ工程のステップが減る。こ
のためワイヤボンドの位置を電力母線に沿ってまた電力
母線を越えて変更することなく、ボンドパッドの位置を
変えることが容易にできる。
【００５０】また非常に薄い集積回路パッケージを作る
ことも可能になる。ワイヤボンドの短絡の可能性が減る
ので、電力母線とそれに交差するワイヤボンドの間のワ
イヤの高さを減らすこともできる。従ってパッケージの
全体の高さも減る。この絶縁片はチップオンリード・パ
ッケージにも同様に用いてよい。
【００５１】本発明は例示した実施例に関連して述べた
が、この記述は狭い意味で解釈してはならない。例えば
本発明は半導体チップがリードフレームの上にあるよう
なチップオンリード・リードフレームにも同様に適用で
きる。
【００５２】本技術に精通した人には、この記述により
いろいろな本発明の他の実施例が可能なことは明らかで
ある。従ってそのような実施例の変形は本発明の範囲と
意図内にあるとして、特許請求の範囲に含まれると考え
なければならない。
【００５３】以上の説明に関して更に以下の項を開示す
る。 (1) 絶縁されたリードフレームにおいて、第１群のリ
ードフィンガ、第２群のリードフィンガ、第１および第
２群のリードフィンガの間に面を持つ電力母線、電力母
線の面上の、面の縁付近にある絶縁片、を含む、絶縁さ
れたリードフレーム。
【００５４】(2) 絶縁片が接着テープである、第１項
記載の絶縁されたリードフレーム。
【００５５】(3) 絶縁片が硬化した非導通液体であ
る、第１項記載の絶縁されたリードフレーム。
【００５６】(4) 硬化した非導通液体がポリイミドで
ある、第３項記載の絶縁されたリードフレーム。
【００５７】(5) 電力母線の面上の、面の他の縁付近
にある他の絶縁片を更に含む、第１項記載の絶縁された
リードフレーム。
【００５８】(6) 絶縁されたリードフレームにおい
て、第１および第２群のリードフィンガの間に面を持つ
他の電力母線、第２電力母線の面上の、面の縁付近にあ
る絶縁片、第２電力母線の面上の、面の他の縁付近にあ
る他の絶縁片、を更に含む、第５項記載の絶縁されたリ
ードフレーム。
【００５９】(7) リードフレームがリードオンチップ
・リードフレームである、第６項記載の絶縁されたリー
ドフレーム。
【００６０】(8) リードフレームがチップオンリード
・リードフレームである、第６項記載の絶縁されたリー
ドフレーム。
【００６１】(9) 半導体パッケージにおいて、ボンデ
ィングパッドのある主面をカプセル材の中に入れた半導
体チップ、リードフレームにおいて、隣接するリードフ
ィンガの第１側と、隣接するリードフィンガの第２側
と、少なくとも２本の電力母線を持ち、隣接するリード
フィンガの第１側と隣接するリードフィンガの第２側は
外側の端がカプセル材を通して伸び、内側先端は半導体
チップの主面の上にあって半導体チップのボンディング
パッドと接続されたまま電力母線と接続され、その２本
の電力母線は隣接するリードフィンガの第１側の内側先
端と隣接するリードフィンガの第２側の内側先端との間
に配置される、リードフレーム、電力母線の縁に沿って
置かれる絶縁片、を含む、半導体パッケージ素子。
【００６２】(10) 絶縁片が接着ポリイミドテープであ
る、第９項記載の半導体パッケージ素子。
【００６３】(11) 接着ポリイミドテープが約０．０５
mmの高さと、約０．１３mmの幅を持つ、第１０項記載の
半導体パッケージ素子。
【００６４】(12) 絶縁片が液体ポリイミドである、第
９項記載の半導体パッケージ素子。
【００６５】(13) 液体ポリイミドを置く電力母線の縁
が段になっている、第１２項記載の半導体パッケージ素
子。
【００６６】(14) 半導体チップにおいて、面の中心に
複数のボンディングパッドを配置した半導体ダイ、半導
体ダイの表面を越えて伸びるリードフィンガと、ボンデ
ィングパッド付近の２本の電力母線を持つ、リードフレ
ーム、あるものは中心に配置されたいくつかのボンディ
ングパッドをいくつかの複数のリードフィンガに電力母
線を越えて接続し、あるものは中心に配置された他のボ
ンディングパッドを電力母線に接続する、複数のワイヤ
ボンド、半導体ダイ、ワイヤボンド、リードフレーム
を、リードフィンガの一部がカプセルから外へ伸びるよ
うにして包むカプセル、実質的に電力母線の長さ方向に
走り、交差するワイヤボンドが電力母線に対して壊れる
可能性を減らす絶縁片、を含む、半導体チップ。
【００６７】(15) 半導体ダイがランダムアクセス・メ
モリである、第１４項記載の半導体チップ。
【００６８】(16) リードフレームがリードオンチップ
・リードフレームである、第１４項記載の半導体チッ
プ。
【００６９】(17) リードフレームがチップオン・リー
ドフレームである、第１４項記載の半導体チップ。
【００７０】(18) 絶縁片がテープを含む、第１４項記
載の半導体チップ。
【００７１】(19) 絶縁片が硬化液体を含む、第１４項
記載の半導体チップ。
【００７２】(20) ある絶縁されたリードフレームを開
示する。このリードフレームは第１群のリードフィンガ
と第２群のリードフィンガを持つ。それはまた第１群の
リードフィンガと第２群のリードフィンガとの間にある
電力母線をも持つ。電力母線の面上の、面の縁付近には
絶縁片がある。適当な絶縁片の例としては、ポリイミド
テープのような接着型のテープ、および液体ポリイミド
のような非導通液体がある。絶縁されたリードフレーム
はパッケージ化された半導体集積回路素子の製造に役立
ち、ワイヤボンドが電力母線と短絡する可能性を減ら
す。その一例は、中心に配置され、リードオンチップ・
リードフレームに取り付けられたボンディングパッドを
持つダイナミック・ランダムアクセス・メモリ（ＤＲＡ
Ｍ）ダイである。リードオンチップ・リードフレームの
電力母線はその縁に沿って走る絶縁片を持ち、電力母線
と、リードフレームのリードフィンガをＤＲＡＭのボン
ディングパッドに接続するための、交差するワイヤボン
ドとが短絡する可能性を減らす。
【図面の簡単な説明】
【図１】代表的な集積回路パッケージの断面図である。
【図２】リードオンチップ・センターボンド素子の透視
分解図でリードフレーム、接着テープ、集積回路を示
す。
【図３】リードオンチップ・センターボンド素子の平面
図で、下部の集積回路チップの接続を示す。
【図４】リードオンチップ・センターボンド素子の平面
図で、接続ワイヤボンドを示す。
【図５】リードオンチップ・センターボンド素子の平面
図で、カプセル化した成形コンパウンドが透明なものを
示す。
【図６】完成したリードオンチップ・センターボンド・
パッケージの側面図である。
【図７】完成したリードオンチップ・センターボンド集
積回路パッケージの一部を切断した透視図である。
【図８】図４の変形の一部を切断した平面図で、本発明
の望ましい実施例を示す。
【図９】ａは図８の４−４線に沿った本発明の望ましい
実施例の部分透視図である。ｂは図９ａを拡大した部分
端面図である。
【図１０】ａは図９ａを拡大した部分端面図で、本発明
の別の実施例を示す。ｂは図１０ａを拡大した部分端面
図である。
【符号の説明】
１０ 集積回路パッケージ １１ 半導体集積回路 １２ 取り付け支持基板 １４ ワイヤボンド １５ リードフィンガ １６ 成形コンパウンド ２０ パッケージ ２１ 半導体集積回路チップ ２２ 接着テープ ２３ ボンドパッド ２４ ワイヤボンド ２５ リードオンチップ・リードフレーム ２６ プラスティックカプセル ２７ リードフィンガ ２８ 電力母線 ３０ 絶縁片の寸法
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年１０月１５日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図９
【補正方法】変更
【補正内容】
【図９】図８の４−４線に沿った本発明の実施例の部分
透視図であり、実線により引き出された部分は拡大部を
示す。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】図１０
【補正方法】変更
【補正内容】
【図１０】図９を拡大した部分端面図で本発明の別の実
施例を示し、実線により引き出された部分は拡大端部を
示す。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 絶縁されたリードフレームにおいて、 第１群のリードフィンガ、 第２群のリードフィンガ、 第１および第２群のリードフィンガの間に面を持つ電力
    母線、 電力母線の面上の、面の縁付近にある絶縁片、 を含む絶縁されたリードフレーム。
JP4043612A 1991-02-28 1992-02-28 半導体パッケージ用絶縁リードフレーム Pending JPH06132456A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/662,085 US5146312A (en) 1991-02-28 1991-02-28 Insulated lead frame for semiconductor packaged devices
US662085 2000-09-14

Publications (1)

Publication Number Publication Date
JPH06132456A true JPH06132456A (ja) 1994-05-13

Family

ID=24656329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4043612A Pending JPH06132456A (ja) 1991-02-28 1992-02-28 半導体パッケージ用絶縁リードフレーム

Country Status (5)

Country Link
US (1) US5146312A (ja)
EP (1) EP0501830B1 (ja)
JP (1) JPH06132456A (ja)
DE (1) DE69223825T2 (ja)
SG (1) SG69957A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0917942A (ja) * 1995-06-29 1997-01-17 Samsung Electron Co Ltd 延長されたタイバーを有するリードフレーム及びこれを用いた半導体チップパッケージ

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940006083B1 (ko) * 1991-09-11 1994-07-06 금성일렉트론 주식회사 Loc 패키지 및 그 제조방법
JP2518569B2 (ja) * 1991-09-19 1996-07-24 三菱電機株式会社 半導体装置
KR940007757Y1 (ko) * 1991-11-14 1994-10-24 금성일렉트론 주식회사 반도체 패키지
WO1993023982A1 (en) * 1992-05-11 1993-11-25 Nchip, Inc. Stacked devices for multichip modules
US5384155A (en) * 1992-06-04 1995-01-24 Texas Instruments Incorporated Silver spot/palladium plate lead frame finish
JPH077121A (ja) * 1992-09-18 1995-01-10 Texas Instr Inc <Ti> 多層リードフレームアセンブリを有する半導体デバイスおよびそのパッケージ方法
US5567981A (en) * 1993-03-31 1996-10-22 Intel Corporation Bonding pad structure having an interposed rigid layer
JPH0797594B2 (ja) * 1993-06-25 1995-10-18 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体集積回路装置
JP3290869B2 (ja) * 1995-11-16 2002-06-10 株式会社東芝 半導体装置
US5969410A (en) * 1996-05-09 1999-10-19 Oki Electric Industry Co., Ltd. Semiconductor IC device having chip support element and electrodes on the same surface

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862245A (en) * 1985-04-18 1989-08-29 International Business Machines Corporation Package semiconductor chip
US4801999A (en) * 1987-07-15 1989-01-31 Advanced Micro Devices, Inc. Integrated circuit lead frame assembly containing voltage bussing and distribution to an integrated circuit die using tape automated bonding with two metal layers
EP0917198B1 (en) * 1989-06-30 2003-05-07 Texas Instruments Incorporated Semiconductor device packaging process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0917942A (ja) * 1995-06-29 1997-01-17 Samsung Electron Co Ltd 延長されたタイバーを有するリードフレーム及びこれを用いた半導体チップパッケージ

Also Published As

Publication number Publication date
DE69223825T2 (de) 1998-05-28
US5146312A (en) 1992-09-08
EP0501830A2 (en) 1992-09-02
EP0501830A3 (en) 1993-09-22
EP0501830B1 (en) 1998-01-07
DE69223825D1 (de) 1998-02-12
SG69957A1 (en) 2000-01-25

Similar Documents

Publication Publication Date Title
US6297547B1 (en) Mounting multiple semiconductor dies in a package
US6175149B1 (en) Mounting multiple semiconductor dies in a package
US6762079B2 (en) Methods for fabricating dual loc semiconductor die assembly employing floating lead finger structure
US5418189A (en) Integrated circuit device and method to prevent cracking during surface mount
US5227232A (en) Conductive tape for semiconductor package, a lead frame without power buses for lead on chip package, and a semiconductor device with conductive tape power distribution
KR940007649B1 (ko) 반도체 패키지
KR970006529B1 (ko) 반도체 장치
US5229329A (en) Method of manufacturing insulated lead frame for integrated circuits
US10211134B2 (en) Semiconductor package
US6815807B2 (en) Method of fabricating a redundant pinout configuration for signal enhancement in an IC package
US5206536A (en) Comb insert for semiconductor packaged devices
JPH06132456A (ja) 半導体パッケージ用絶縁リードフレーム
JP4547086B2 (ja) 半導体装置
KR100325189B1 (ko) Loc패키지구조를갖는플라스틱으로봉지된반도체장치
US20020153600A1 (en) Double sided chip package
KR100212392B1 (ko) 반도체 패키지
JPH0254957A (ja) 半導体装置およびその製造方法
JP3358697B2 (ja) 半導体パッケージ
KR950014116B1 (ko) 반도체 장치 및 그 제조방법
JP2001024139A (ja) 半導体装置およびその製造方法
KR20040013736A (ko) 반도체 패키지 제조방법
JPH06204391A (ja) 集積回路用セラミック・リードオンチップ・パッケージと方法
JP2752932B2 (ja) 半導体集積回路パッケージ
CN2465327Y (zh) 双晶片封装装置
JPH02180061A (ja) リードフレームおよび半導体装置