JPH02180061A - リードフレームおよび半導体装置 - Google Patents
リードフレームおよび半導体装置Info
- Publication number
- JPH02180061A JPH02180061A JP63335056A JP33505688A JPH02180061A JP H02180061 A JPH02180061 A JP H02180061A JP 63335056 A JP63335056 A JP 63335056A JP 33505688 A JP33505688 A JP 33505688A JP H02180061 A JPH02180061 A JP H02180061A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- lead
- lead frame
- semiconductor device
- electrode pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 239000008188 pellet Substances 0.000 claims abstract description 21
- 238000007796 conventional method Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 14
- 238000005516 engineering process Methods 0.000 description 7
- 238000005476 soldering Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 238000000465 moulding Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000000725 suspension Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 241000272168 Laridae Species 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、リードフレームおよびそれを用いた半導体装
置に関し、特に、樹脂封止形半導体装置の多ピン化に適
用して有効な技術に関するものである。
置に関し、特に、樹脂封止形半導体装置の多ピン化に適
用して有効な技術に関するものである。
〔従来の技術〕・
コンピュータを始めとする各種電子機器の多機能化、大
容景化に伴い、半導体ペレットを封止するパッケージの
多ピン化および小形化が急速に進行している。
容景化に伴い、半導体ペレットを封止するパッケージの
多ピン化および小形化が急速に進行している。
表面実装形パッケージの一種であるQ’F P (qu
ad flat package) は、多ピン化や
小形化に適したパッケージとして特に注目されており、
例えば入出力端子数200ピン以上、リード(アウター
リード部)間ピッチ0.5111111前後のものが実
用化されつつある。
ad flat package) は、多ピン化や
小形化に適したパッケージとして特に注目されており、
例えば入出力端子数200ピン以上、リード(アウター
リード部)間ピッチ0.5111111前後のものが実
用化されつつある。
上記QFPの多ピン化を促進する技術の一つに、ナショ
ナル・セミコンダクク社(National Sem1
c。
ナル・セミコンダクク社(National Sem1
c。
nductor Corporation)のテープバ
ック(Tape Pak)方式がある(1988年、同
社発行、「パンケージング・テクノロジー(PACKA
GING TBCIINOLOGY) JP4〜P6)
。この方式は、T A B (Tape Automa
jBd 3onding)方式を用いて厚さ70μmの
薄いCuリードを形成し、このリードの変形を防止する
ために、パッケージをモールドする際、アウタリード部
の外周に枠状の保護リングを同時モールドしたものであ
る。モールド後の電気テストは、この保護リングに設け
られたテスティング用パッドにプローブを当接して行い
、保護リングj′!、パッケージを印刷配線板に実装す
る直前の゛工程でアウターリード部から切り離される。
ック(Tape Pak)方式がある(1988年、同
社発行、「パンケージング・テクノロジー(PACKA
GING TBCIINOLOGY) JP4〜P6)
。この方式は、T A B (Tape Automa
jBd 3onding)方式を用いて厚さ70μmの
薄いCuリードを形成し、このリードの変形を防止する
ために、パッケージをモールドする際、アウタリード部
の外周に枠状の保護リングを同時モールドしたものであ
る。モールド後の電気テストは、この保護リングに設け
られたテスティング用パッドにプローブを当接して行い
、保護リングj′!、パッケージを印刷配線板に実装す
る直前の゛工程でアウターリード部から切り離される。
また、Cuリドのインナーリード部には、バンプが一体
に形成されており、ペレットの電極パッド上にリードを
直接ボンディングできるようになっている。
に形成されており、ペレットの電極パッド上にリードを
直接ボンディングできるようになっている。
しかしながら、本発明者の検討によれば、上記した従来
のQFPは、リード間ピッチをさらに狭小化するには限
界があるため、例えば300〜400ピン以上の超多ピ
ンを備えたパッケージを実現することは極めて困難であ
る。
のQFPは、リード間ピッチをさらに狭小化するには限
界があるため、例えば300〜400ピン以上の超多ピ
ンを備えたパッケージを実現することは極めて困難であ
る。
すなわち、リード間ピッチを0.5 mm以下にすると
、パッケージを印刷配線板に害装する際、現状の−括り
フロー・半田付は技術では、半田ブリッジによる歩留り
の低下を回避することができないという問題がある。一
方、その対策として、リード間ピッチの狭いパッケージ
だけを他の電子部品とは別に一個ずつ印刷配線板に半田
付けする個別接続方式を採用すると、実装工程のスルー
プットが大幅に低下してしまう。また、リード間ピンチ
が狭くなると、モールド時のレジン流動抵抗によるイン
ナーリード部の逃げ(ロケーンヨン)に起因するリード
間の短絡が深刻な問題となってくる。
、パッケージを印刷配線板に害装する際、現状の−括り
フロー・半田付は技術では、半田ブリッジによる歩留り
の低下を回避することができないという問題がある。一
方、その対策として、リード間ピッチの狭いパッケージ
だけを他の電子部品とは別に一個ずつ印刷配線板に半田
付けする個別接続方式を採用すると、実装工程のスルー
プットが大幅に低下してしまう。また、リード間ピンチ
が狭くなると、モールド時のレジン流動抵抗によるイン
ナーリード部の逃げ(ロケーンヨン)に起因するリード
間の短絡が深刻な問題となってくる。
本発明は、上記した問題点に着目してなされたものであ
り、その目的は、樹脂封止形半導体装置の多ピン化を促
進することができる技術を提供することにある。
り、その目的は、樹脂封止形半導体装置の多ピン化を促
進することができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、次のとおりである。
要を簡単に説明すれば、次のとおりである。
すなわち、請求項1記載の発明は、絶縁フィルムを介し
て互いに絶縁された少なくとも2段の多段リードを有す
るリードフレームである。
て互いに絶縁された少なくとも2段の多段リードを有す
るリードフレームである。
請求項2記載の発明は、半導体ペレットの電極パッドを
多列化し、この電極パッドと前記リードフレームのイン
ナーリード部とを電気的に接続した樹脂封止形半導体装
置である。
多列化し、この電極パッドと前記リードフレームのイン
ナーリード部とを電気的に接続した樹脂封止形半導体装
置である。
請求項3記載の発明は、前記電極パッドと前記リードフ
レームのインナーリード部とをバンプを介して接続した
樹脂封止形半導体装置である。
レームのインナーリード部とをバンプを介して接続した
樹脂封止形半導体装置である。
請求項1.2記載の発明によれば、多段化されたリード
と多列化された電極パッドとを電気的に接続するように
したので、リードを同一平面上に配列した従来技術に比
べて大圧力端子数を大幅に増大することができる。
と多列化された電極パッドとを電気的に接続するように
したので、リードを同一平面上に配列した従来技術に比
べて大圧力端子数を大幅に増大することができる。
請求項3記載の発明によれば、ワイヤ間の短絡による歩
留り低下を回避することができ、かつ、ボンディング工
数を大幅に削減することができるので、半導体装置の超
多ピン化を低コストで実現することができる。
留り低下を回避することができ、かつ、ボンディング工
数を大幅に削減することができるので、半導体装置の超
多ピン化を低コストで実現することができる。
〔実施例1〕
第1図は、本発明の一実施例であるリードフレームの平
面図、第2図は、第1図の■−■線断面図、第3図は、
このリードフレームを用いて製造した半導体装置を印刷
配線板に実装した状態を示す要部断面図、第4図は、本
実施例で用いる半導体ペレットの平面図である。
面図、第2図は、第1図の■−■線断面図、第3図は、
このリードフレームを用いて製造した半導体装置を印刷
配線板に実装した状態を示す要部断面図、第4図は、本
実施例で用いる半導体ペレットの平面図である。
第1図、第2図に示すように、本実施例1のリードフレ
ーム1の中央部には、半導体ペレット2を搭載するタブ
(ダイパッド部)3が形成され、タブ3の四隅とリード
フレーム1の枠部4との間には、タブ3を支持するタブ
吊りリード5が架設されている。
ーム1の中央部には、半導体ペレット2を搭載するタブ
(ダイパッド部)3が形成され、タブ3の四隅とリード
フレーム1の枠部4との間には、タブ3を支持するタブ
吊りリード5が架設されている。
タブ3の周囲には、複数本の上段リード6aがタブ3を
囲むように配設され、そのアウターリード部は、枠部4
により支持されている。各上段リード6aの裏面側には
、上段リード6aと幅が等しく、かつ、上段リード6a
よりも長さが短い下段リード6bが配設されている。こ
の下段リード6bのインナーリード部は、上段リード6
aのインナーリード部よりもタブ3寄りに配置されてい
る。
囲むように配設され、そのアウターリード部は、枠部4
により支持されている。各上段リード6aの裏面側には
、上段リード6aと幅が等しく、かつ、上段リード6a
よりも長さが短い下段リード6bが配設されている。こ
の下段リード6bのインナーリード部は、上段リード6
aのインナーリード部よりもタブ3寄りに配置されてい
る。
上段リード6aと下段リード6bとの間には、絶縁フィ
ルム7が介装され、これにより、上段リード6aと下段
リード6bとが互いに絶縁されるようになっている。ま
た、この絶縁フィルム7は、第1図に示すように、タブ
3を囲むように一体形成され、これにより、リード5a
、5bおよびタブ吊りリード5の変形が防止されるよう
になっている。さらに、タブ3の裏面側にも絶縁フィル
ム7が接合され、これにより、タブ3の変形が防止され
るようになっている。このように、上記絶縁フィルム7
は、リード6a、5b間を絶縁する役割と、リード5a
、5bを補強する役割とを兼ね備えている。
ルム7が介装され、これにより、上段リード6aと下段
リード6bとが互いに絶縁されるようになっている。ま
た、この絶縁フィルム7は、第1図に示すように、タブ
3を囲むように一体形成され、これにより、リード5a
、5bおよびタブ吊りリード5の変形が防止されるよう
になっている。さらに、タブ3の裏面側にも絶縁フィル
ム7が接合され、これにより、タブ3の変形が防止され
るようになっている。このように、上記絶縁フィルム7
は、リード6a、5b間を絶縁する役割と、リード5a
、5bを補強する役割とを兼ね備えている。
リードフレーム1は、上記した各部によって構成される
単位フレームを複数配設した、例えば7連のものを一体
形成してなり、枠部4の所定箇所には、リードフレーム
1の搬送時や位置決必時のガイドとなるガイド孔8がプ
レスなどによって形成されている。
単位フレームを複数配設した、例えば7連のものを一体
形成してなり、枠部4の所定箇所には、リードフレーム
1の搬送時や位置決必時のガイドとなるガイド孔8がプ
レスなどによって形成されている。
上記リードフレーム1を製造するには、例えばポリイミ
ド樹脂などからなる厚さ10μm程度の薄い絶縁フィル
ムの両面に、例えば銅(Cu)などからなる厚さ20〜
30μm程度の薄い導電フィルムを接着したものを用意
し、まず、表面側の導電フィルムをエツチングしてタブ
3、枠部4、タブ吊りリード5および上段リード6aを
同時に形成した後、裏面側の導電フィルムをエツチング
して下段リード6bを形成すればよい。
ド樹脂などからなる厚さ10μm程度の薄い絶縁フィル
ムの両面に、例えば銅(Cu)などからなる厚さ20〜
30μm程度の薄い導電フィルムを接着したものを用意
し、まず、表面側の導電フィルムをエツチングしてタブ
3、枠部4、タブ吊りリード5および上段リード6aを
同時に形成した後、裏面側の導電フィルムをエツチング
して下段リード6bを形成すればよい。
次に、このリードフレームを用いて製造した半導体装置
を第3図に示す。
を第3図に示す。
この半導体装置は、例えばQFPであり、パンケージ9
は、例えばシリコーン変性エポキン樹脂にソリ力などの
フィラーを充填してその熱膨張係数をシリコンの熱膨張
係数に近づけた樹脂をトランスファモールドしたもので
ある。
は、例えばシリコーン変性エポキン樹脂にソリ力などの
フィラーを充填してその熱膨張係数をシリコンの熱膨張
係数に近づけた樹脂をトランスファモールドしたもので
ある。
パッケージ9の内部には、ンリコン単結晶からなる半導
体ペレット2が封止されている。このペレット2は、例
えば銀(Ag)ペーストなどの接着剤10を介してタブ
3上に接合されている。ペレット2は、その上面が集積
回路形成面をなし、この集積回路形成面には、例えばゲ
ートアレイなどの論理LSI(図示せず)が形成されて
いる。
体ペレット2が封止されている。このペレット2は、例
えば銀(Ag)ペーストなどの接着剤10を介してタブ
3上に接合されている。ペレット2は、その上面が集積
回路形成面をなし、この集積回路形成面には、例えばゲ
ートアレイなどの論理LSI(図示せず)が形成されて
いる。
このペレット2の集積回路形成面の周縁部には、第4図
に示すように、ペレット2の外周に沿って二側の電極バ
ンド11が所定の間隔を置いて配設されている。この電
極パッド11とパッケージ9内に埋設されたリード[3
a、6bのインナーリード部とは、例えば金(Au)や
アルミニウム(Aβ)からなるワイヤ12を介して電気
的に接続されている。
に示すように、ペレット2の外周に沿って二側の電極バ
ンド11が所定の間隔を置いて配設されている。この電
極パッド11とパッケージ9内に埋設されたリード[3
a、6bのインナーリード部とは、例えば金(Au)や
アルミニウム(Aβ)からなるワイヤ12を介して電気
的に接続されている。
パッケージ9の側面から外方に延在されたリード5a、
5bのアウターリード部は、ガルウィング状に折り曲げ
られ、例えば−括りフロー・半田付は方式により、印刷
配線板13の電極パッド14上に半田付けされている。
5bのアウターリード部は、ガルウィング状に折り曲げ
られ、例えば−括りフロー・半田付は方式により、印刷
配線板13の電極パッド14上に半田付けされている。
上記した構成からなる本実施例1によれば、次のような
効果を得ることができる。
効果を得ることができる。
(1)、上下に多段化されたリード5a、5bと、二側
に配設された電極パッド11とを電気的に接続するよう
にしたので、リードを同一平面内で配列した従来技術に
比べて入出力端子数を大幅に増大することができる。
に配設された電極パッド11とを電気的に接続するよう
にしたので、リードを同一平面内で配列した従来技術に
比べて入出力端子数を大幅に増大することができる。
(2)、 IJ−ド5a、5bを絶縁フィルム7で補
強するようにしたので、リード5a、6bの板厚を極め
て薄くすることができ、これにより、リード間ピッチの
狭小化を促進することができる。
強するようにしたので、リード5a、6bの板厚を極め
て薄くすることができ、これにより、リード間ピッチの
狭小化を促進することができる。
(3)上記(1)、(2)により、QFPの超多ピン化
を実現することができる。
を実現することができる。
(4)、QFPを印刷配線板に実装する際、−括りフロ
ー・半田付は方式を採用することができるので、実装工
程のスループットが低下することもない。
ー・半田付は方式を採用することができるので、実装工
程のスループットが低下することもない。
〔実施例2〕
第5図は、本発明の他の実施例である半導体装置を印刷
配線板に実装した状態を示す部分断面図である。
配線板に実装した状態を示す部分断面図である。
本実施例2の半導体装置は、例えばTAB方式により製
造されたものであり、第5図に示すように、半導体ペレ
ット2は、例えばその上面および側面が樹脂で封止され
ている。ペレット2は、その上面が集積回路形成面をな
し、この集積回路形底面には、例えばゲートアレイなど
の論理LSI(図示せず)が形成されている。このペレ
ット2の集積回路形成面の周縁部には、ペレット2の外
周に沿って二側の電極パッド11が配設され、各電極パ
ッド11上には、例えば金(’Au)からなるバンプ(
突起電極) 15が蒸着法などを用いて形成されている
。
造されたものであり、第5図に示すように、半導体ペレ
ット2は、例えばその上面および側面が樹脂で封止され
ている。ペレット2は、その上面が集積回路形成面をな
し、この集積回路形底面には、例えばゲートアレイなど
の論理LSI(図示せず)が形成されている。このペレ
ット2の集積回路形成面の周縁部には、ペレット2の外
周に沿って二側の電極パッド11が配設され、各電極パ
ッド11上には、例えば金(’Au)からなるバンプ(
突起電極) 15が蒸着法などを用いて形成されている
。
リードは、前記実施例1と同じく上下に多段化されたリ
ード6a、6bとこれらを絶縁する絶縁フィルム7とで
構成され、リード6a、(ibのインナーリード部とバ
ンプ15とは、図示しないインナーリードボンダを用い
て電気的に接続されている。また、リード6a、5bの
アウターリード部は、ガルウィング状に折り曲げられ、
例えば−括りフロー・半田付は方式により、印刷配線板
13の電極パッド14上に半田付けされている。
ード6a、6bとこれらを絶縁する絶縁フィルム7とで
構成され、リード6a、(ibのインナーリード部とバ
ンプ15とは、図示しないインナーリードボンダを用い
て電気的に接続されている。また、リード6a、5bの
アウターリード部は、ガルウィング状に折り曲げられ、
例えば−括りフロー・半田付は方式により、印刷配線板
13の電極パッド14上に半田付けされている。
上記した構成からなる本実施例2によれば、前記実施例
1と同様の効果を得ることができ、併せて、リード13
a、6bとペレット2の電極11とをバンプ15を介し
て接続するようにしたので、ワイヤ間の短絡による歩留
り低下を回避することができ、かつ、ボンディング工数
を大幅に削減することができるという効果が得られ、こ
れにより、半導体装置の超多ピン化を低コストで実現す
ることができる。
1と同様の効果を得ることができ、併せて、リード13
a、6bとペレット2の電極11とをバンプ15を介し
て接続するようにしたので、ワイヤ間の短絡による歩留
り低下を回避することができ、かつ、ボンディング工数
を大幅に削減することができるという効果が得られ、こ
れにより、半導体装置の超多ピン化を低コストで実現す
ることができる。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例1.2に限定
されるものではなく、その要旨を逸脱しない範囲で種々
変更可能であることはいうまでもない。
具体的に説明したが、本発明は前記実施例1.2に限定
されるものではなく、その要旨を逸脱しない範囲で種々
変更可能であることはいうまでもない。
パッケージ形態は、QFP (実施例1〉やTAB方式
(実施例2)に限定されるものではなく、表面実装方式
やピン挿入方式の各種樹脂パッケージに広く適用するこ
とができる。すなわち、例えば第6図に示すようなZ
I P(2igzag−inline−Package
) のリードを二段化したリード5a、5bとこれら
を絶縁する絶縁フィルム7とで構成し、そのアウターリ
ード部を印刷配線板13に埋設されたソケット16の端
子17に挿入する実装方式を採用することもできる。
(実施例2)に限定されるものではなく、表面実装方式
やピン挿入方式の各種樹脂パッケージに広く適用するこ
とができる。すなわち、例えば第6図に示すようなZ
I P(2igzag−inline−Package
) のリードを二段化したリード5a、5bとこれら
を絶縁する絶縁フィルム7とで構成し、そのアウターリ
ード部を印刷配線板13に埋設されたソケット16の端
子17に挿入する実装方式を採用することもできる。
また、リードは、2段に限定されるものではなく、リー
ドと絶縁フィルムとを交互に積層することにより、さら
に多段化することが可能である。
ドと絶縁フィルムとを交互に積層することにより、さら
に多段化することが可能である。
本願において、開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記の通りであ
る。
って得られる効果を簡単に説明すれば、下記の通りであ
る。
すなわち、絶縁フィルムを介して互いに絶縁された多段
リードを有するリードフレームのリードと、半導体ペレ
ットの電極パッドとを電気的に接続することにより、リ
ードを同一平面上に配列した従来技術に比べて入出力端
子数を大幅に増大することができるので、半導体装置の
超多ピン化を実現することができる。
リードを有するリードフレームのリードと、半導体ペレ
ットの電極パッドとを電気的に接続することにより、リ
ードを同一平面上に配列した従来技術に比べて入出力端
子数を大幅に増大することができるので、半導体装置の
超多ピン化を実現することができる。
また、上記リードフレームのインナーリード部と上記電
極パッドとをバンプを介して接続することにより、半導
体装置の超多ピン化を低コストで実現することができる
。
極パッドとをバンプを介して接続することにより、半導
体装置の超多ピン化を低コストで実現することができる
。
第1図は、本発明の一実施例であるリードフレ一人の平
面図、 第2図は、第1図の■−■線断面図、 第3図は、このリードフレームを用いて製造した半導体
装置を印刷配線板に実装した状態を示す要部断面図、 第4図は、本実施例で用いる半導体ペレットの平面図、 第5図は、本発明の他の実施例である半導体装置を印刷
配線板に実装した状態を示す部分断面図、第6図は、本
発明のさらに他の実施例である半導体装置を印刷配線板
に実装した状態を示す部分断面図である。 1・・・リードフレーム、2・・・半導体ペレット、3
・・・タブ、4・・・枠部、5・・・タブ吊りリード、
6a・・・上段リード、6b・・・下段リード、7・・
・絶縁フィルム、8・・・ガイド孔、9・・・パッケー
ジ、10・・・接着剤、11.14・・・電極パッド、
12・・・ワイヤ、13・・・印刷配線板、15・・・
バンプ、16・・・ソケット、17・・・端子。 手続補正書 (自発)
面図、 第2図は、第1図の■−■線断面図、 第3図は、このリードフレームを用いて製造した半導体
装置を印刷配線板に実装した状態を示す要部断面図、 第4図は、本実施例で用いる半導体ペレットの平面図、 第5図は、本発明の他の実施例である半導体装置を印刷
配線板に実装した状態を示す部分断面図、第6図は、本
発明のさらに他の実施例である半導体装置を印刷配線板
に実装した状態を示す部分断面図である。 1・・・リードフレーム、2・・・半導体ペレット、3
・・・タブ、4・・・枠部、5・・・タブ吊りリード、
6a・・・上段リード、6b・・・下段リード、7・・
・絶縁フィルム、8・・・ガイド孔、9・・・パッケー
ジ、10・・・接着剤、11.14・・・電極パッド、
12・・・ワイヤ、13・・・印刷配線板、15・・・
バンプ、16・・・ソケット、17・・・端子。 手続補正書 (自発)
Claims (1)
- 【特許請求の範囲】 1、絶縁フィルムを介して互いに絶縁された多段リード
を有するリードフレーム。 2、半導体ペレットの電極パッドを多列化し、前記電極
パッドと請求項1記載のリードフレームのインナーリー
ド部とを電気的に接続してなる樹脂封止形の半導体装置
。 3、前記電極パッドと前記リードフレームのインナーリ
ード部とが、バンプを介して接続されてなる請求項2記
載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63335056A JPH02180061A (ja) | 1988-12-29 | 1988-12-29 | リードフレームおよび半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63335056A JPH02180061A (ja) | 1988-12-29 | 1988-12-29 | リードフレームおよび半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02180061A true JPH02180061A (ja) | 1990-07-12 |
Family
ID=18284256
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63335056A Pending JPH02180061A (ja) | 1988-12-29 | 1988-12-29 | リードフレームおよび半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02180061A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5382546A (en) * | 1992-03-23 | 1995-01-17 | Hitachi, Ltd. | Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same |
JP2019192760A (ja) * | 2018-04-24 | 2019-10-31 | モレックス エルエルシー | 電子部品 |
-
1988
- 1988-12-29 JP JP63335056A patent/JPH02180061A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5382546A (en) * | 1992-03-23 | 1995-01-17 | Hitachi, Ltd. | Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same |
JP2019192760A (ja) * | 2018-04-24 | 2019-10-31 | モレックス エルエルシー | 電子部品 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6175149B1 (en) | Mounting multiple semiconductor dies in a package | |
US6297547B1 (en) | Mounting multiple semiconductor dies in a package | |
US6878570B2 (en) | Thin stacked package and manufacturing method thereof | |
JP5227501B2 (ja) | スタックダイパッケージ及びそれを製造する方法 | |
EP0844665A2 (en) | Wafer level packaging | |
US20060231940A1 (en) | High density direct connect LOC assembly | |
JPH0878605A (ja) | リードフレームおよびそれを用いた半導体集積回路装置 | |
US6407333B1 (en) | Wafer level packaging | |
JPH08279591A (ja) | 半導体装置とその製造方法 | |
US20090102029A1 (en) | Semiconductor Device | |
JPH07153904A (ja) | 積層形半導体装置の製造方法及びそれによる半導体パッケージ | |
US8097952B2 (en) | Electronic package structure having conductive strip and method | |
JP2001024133A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
JPH02180061A (ja) | リードフレームおよび半導体装置 | |
JP2682200B2 (ja) | 半導体装置 | |
JPH0574831A (ja) | 半導体装置 | |
JP2871575B2 (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
JPH07183425A (ja) | 半導体装置とその製造方法 | |
JPH053284A (ja) | 樹脂封止型半導体装置 | |
JP2990120B2 (ja) | 半導体装置 | |
JP3358697B2 (ja) | 半導体パッケージ | |
JP3127948B2 (ja) | 半導体パッケージ及びその実装方法 | |
JPH08130286A (ja) | 半導体装置 | |
KR950010866B1 (ko) | 표면 실장형(surface mounting type) 반도체 패키지(package) | |
KR20040013736A (ko) | 반도체 패키지 제조방법 |