JP2017059775A - 半導体装置、リードフレームおよびその製造方法 - Google Patents

半導体装置、リードフレームおよびその製造方法 Download PDF

Info

Publication number
JP2017059775A
JP2017059775A JP2015185775A JP2015185775A JP2017059775A JP 2017059775 A JP2017059775 A JP 2017059775A JP 2015185775 A JP2015185775 A JP 2015185775A JP 2015185775 A JP2015185775 A JP 2015185775A JP 2017059775 A JP2017059775 A JP 2017059775A
Authority
JP
Japan
Prior art keywords
lead
inner lead
lead frame
tip
tab
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015185775A
Other languages
English (en)
Other versions
JP6549003B2 (ja
Inventor
麻美 伊藤
Asami Itou
麻美 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2015185775A priority Critical patent/JP6549003B2/ja
Priority to TW105129016A priority patent/TWI686910B/zh
Priority to KR1020160117310A priority patent/KR20170034337A/ko
Priority to US15/264,101 priority patent/US20170084547A1/en
Priority to CN201610825987.XA priority patent/CN107068644B/zh
Publication of JP2017059775A publication Critical patent/JP2017059775A/ja
Application granted granted Critical
Publication of JP6549003B2 publication Critical patent/JP6549003B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】半導体装置の樹脂クラックを防ぐことができる生産性の良いリードフレームを提供する。
【解決手段】プレス加工により金属平板６のインナーリードを形成する際、インナーリードの先端に抜きバリ３ｄを形成し、これを樹脂に対するアンカーとして機能させる。抜きバリ３ｄは、半導体装置の底面方向を向いて設けられた鋭角の突起部とする。これにより工程数を増やすことなく、インナーリードを起点に発生するクラックを低減できる。
【選択図】図２

Description

本発明は、リードフレームを有する半導体装置と、リードフレームおよびその製造方法に関する。
リードフレームを用いた従来の半導体装置の例を図３に示す。半導体装置２は、半導体チップ１を搭載する所定の形状のタブ３ａと、インナーリード３ｂとインナーリード３ｂから延在するアウターリード３ｃとを有するリード３ｅと、半導体チップ１上のパッド１ａとリード３ｅのインナーリード３ｂとを接続する導電性ワイヤー４と、半導体チップ１とインナーリード３ｂと導電性ワイヤー４とを外的要因から保護するために封止している樹脂５を有する構成である。
この半導体装置２では、アウターリード３ｃやタブ３ａの裏面は樹脂５から露出しているので放熱性が良好であるが、その反面、リード３やタブ３ａが樹脂５から剥離しやすいという課題もある。
図３から明らかなように、半導体装置から、半導体装置が実装される配線基板への電気的接続は、導電性ワイヤー４による半導体チップ１の所定の端子部を構成するパッド１ａとリード３ｅのインナーリード３ｂとの接続、および、アウターリード３ｃと実装基板上の配線との接続、を介してなされる。電気的接続の信頼性を確保するには、リード３ｅと樹脂５との密着性、導電性ワイヤー４による接続の信頼性が重要である。特に、タブ３ａおよびリード３ｅと樹脂５との密着性は接続の信頼性を確保するうえで重要な項目であり、剥離やクラックを抑制することは重要な技術である。
そこで、特許文献１においては、半導体装置パッケージを基板に実装する際にクラックが発生しないような半導体パッケージを形成するのに適したリードフレーム並びにリードフレームの製造方法が記載されている。具体的には、リードフレームの半導体チップを搭載するタブ主面の端部に形成された鋭角の突起、並びに、半導体チップを搭載するタブ裏面の端縁部周辺に設けられたテーパー状構成部を有することを特徴としたものである。
また、特許文献２においては、半導体チップの所定の端子部を構成するパッドとリードのインナーリードとを電極を取り出す導電性ワイヤーの接続信頼性を向上させるリードフレーム及びその製造方法が記載されている。具体的には、インナーリード先端が相互に連結されるように形状加工を行う工程と、めっき工程または焼鈍工程またはテーピング工程の少なくともいずれか一つの工程を経由した後、インナーリードの連結状態を開放する工程と、インナーリード先端を押しつぶす工程を有することを特徴としたものである。
特開平５−８２７０４号公報 特開平７−１４２６６１号公報 特開２００６−２０２９４１号公報
しかしながら、特許文献１に記載されたリードフレームによれば、リードフレーム製造時、半導体チップを搭載するタブにおける半導体チップを搭載する面の端部に鋭角の突起部を形成し、タブにおける半導体チップを搭載する面の反対面の端縁部周辺にテーパーを形成できるように金型を加工する必要がある。さらに、リードフレームのタブを起点に発生するクラックのみへの対策となっている。
また、特許文献２に記載されたインナーリード製造方法においては、インナーリード製造のために、少なくとも２つの金型を用意する必要がある。
そこで、本発明は、金型を加工することなく、インナーリードを起点に発生するクラックを低減できるリードフレームおよびその製造方法とリードフレームを用いた半導体装置を提供することをその課題とする。
上記課題解決のために本発明では以下の手法を用いた。
まず、半導体チップを搭載するタブと、前記タブの周囲に配置されたインナーリードと、前記インナーリードから延在するアウターリードと、を有するリードフレームにおいて、前記インナーリードの先端に抜きバリが成形されていることを特徴とするリードフレームとした。
また、所定の材料からなる金属平板を準備する工程と、金型を用いて前記金属平板からタブとリードとが組み合わされたリードフレームを打ち抜くとともに前記リードフレームのインナーリードの先端部に所定の角度を有する鋭角の突起部を形成する工程と、からなることを特徴とするリードフレームの製造方法を用いた。
上記手段を用いることで、工程数を増やすことなく、インナーリードを起点に発生するクラックを低減できる。
本発明の実施例であるプレス加工時に発生するインナーリード先端の抜きバリを有するリードフレームを有する半導体装置を説明するための図である。 本発明の実施例におけるインナーリード先端の抜きバリ成形するプレス加工の一例を説明するための図である。 従来の半導体装置の一例の主要構成を説明するための図である。
以下、本発明の実施例となる半導体装置のリードフレーム並びにリードフレーム製造方法について図面を参照して詳細に説明する。
なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して記している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。
また、以下の説明において例示される寸法などは一例であり、本発明はそれに必ずしも限定されるものではなく、その要旨を変更しない範囲で変更して実施することが可能である。
図１は、本発明の実施例である、プレス加工時に発生するインナーリード先端の抜きバリを有するリードフレームを有する半導体装置２を説明するための図である。
同図に示すように、本発明の実施例となるリードフレーム３は、半導体チップ１を搭載する所定の形状のタブ３ａと、基板への電気的接続を取り出す役割を担う、タブの周囲に離間して配置されたリード３ｅとからなり、リード３ｅは、インナーリード３ｂと、インナーリード３ｂから下方向に折曲げて延在されたアウターリード３ｃとからなっている。そして、リード３ｅはインナーリード３ｂの先端にプレス加工により成形した抜きバリ３ｄを有している。半導体装置２は、半導体チップ１を搭載したタブ３ａを有するリードフレーム３と、半導体チップ１の表面に設けられた所定の端子部を構成するパッド１ａとリード３のインナーリード３ａとを電気的に接続する導電性ワイヤー４と、半導体チップ１、インナーリード３ｂ、導電性ワイヤー４を外的要因からの保護するために設けられた樹脂５で概略構成されている。樹脂５は半導体チップ１、インナーリード３ｂ、導電性ワイヤー４を隙間なく覆い、封止している。
半導体装置２の底面９方向に向かってインナーリード３ｂの先端に下向きに形成された抜きバリ３ｄは樹脂５に対するアンカーとして働き、リード３ｅの樹脂からの抜けを防止するとともに、樹脂クラックも防止するものである。なお、インナーリード３ｂの先端に設けられた抜きバリ３ｄは、所定の材料で構成された金属平板をプレス加工によりインナーリード３ｂに成形する際に形成される。
半導体装置の製造方法を考慮すると、組立工程において、半導体チップ１の所定の端子部を構成するパッド１ａとインナーリード３ａとを導電性ワイヤー４により接続する時に、プレス加工により成形したインナーリード先端の抜きバリ３ｄによってインナーリード先端付近がヒートブロック上面から持ち上げられてしまい、インナーリード３ｂのボンディング領域が十分に加熱されずにボンディング不良が起こることが無いようにすることが必要である。そこで、プレス加工により成形したインナーリード先端の抜きバリ３ｄを逃がすワイヤーボンダー装置を用い、プレス加工により成形したインナーリード先端の抜きバリ３ｄよりもインナーリード３ｂから延在するアウターリード３ｃ側に導電性ワイヤー４を接続することにより、ボンディング不良は回避することが可能である。
なお、上記のプレス加工により成形したインナーリード先端の抜きバリ３ｄを逃がすワイヤーボンダー装置の構成については、例えば、特許文献３に開示されている。
次に、本発明のリード３の製造方法について説明する。
図２は、本発明のプレス加工時に形成されるインナーリード先端の抜きバリ３ｄを有するリードフレームの製造方法を説明するための図である。
同図に示すように、本発明のリードフレームの製造方法においては、所定の材料（例えば、銅、パーマロイ）で構成された金属平板（インナーリード）６をリードフレーム３に打ち抜いて成形するための金型７の上金型７ａ、下金型７ｂの形状により、プレス加工時にインナーリード先端の抜きバリ３ｄを発生させている。
加工の順に説明すると、まず、図２（ａ）に示すように、金属平板６の底面に下金型７ｂを置いて金属平板６を固定する。折曲げの起点８は下金型７ｂの上端部の上方近傍に位置するが、この起点８から下金型７ｂから離れる方向に僅かにずれた位置の上方に上金型７ａを配置する。つぎに図２（ｂ）に示すように、上金型７ａを降下させる。そして、図２（ｃ）のように金属平板６の先端を押し下げ、先端に下向きの抜きバリ３ｄを形成する。抜きバリ３ｄの外側面は上金型７ａと接し、この外側面はインナーリードの側面の一部を構成している先端の端面を形成している。なお、抜きバリ３ｄの長さは図１に示したアウターリードの底面９より突出することなく、アウターリードの厚みの半分以下であることが望ましい。このようにすることで抜きバリとアウターリードとの間の樹脂がタブ近傍の樹脂と？がり強固な形状となる。
リード３に成形するために必要な金型７を構成している上金型７ａの先端角度と互いの水平方向の距離により、インナーリード先端の抜きバリ３ｄの長さや、抜きバリの断面から確認した際の抜きバリの厚みを規定することが可能である。
また、インナーリード３ｂから延在するアウターリード３ｃ側に半導体チップ１の所定の端子部を構成するパッド１ａとリードフレーム３のインナーリード３ａとを電極を取り出す導電性ワイヤー４を接続するのに重要な、抜きバリ３ｄの起点８の位置も金型７の上金型７ａ、下金型７ｂの上下の位置関係により規定することが可能である。
このように、インナーリード先端の抜きバリ３ｄの長さや厚み、また起点８を管理することにより、組立工程における半導体チップ１のパッド１ａとインナーリード３ａとを結ぶ導電性ワイヤー４の接続時に抜きバリ３ｄによってインナーリード先端付近がヒートブロック上面から持ち上げられ、インナーリード３ｂのボンディング領域が十分に加熱されずに発生するボンディング不良や、インナーリード先端の抜きバリ３ｄが半導体装置の底面９より露出してしまうことを防ぐことが可能である。
さらに、本発明は、インナーリード３ｂを起点に発生するクラックに対しインナーリード３ｂの樹脂５からの引き抜き強度を向上させることにより、工程数を増やすことなく半導体集積回路２自身の強度を確保できる。
本発明の半導体装置のリードフレーム並びにリードフレームの製造方法は、リードフレームをプレス加工により製造するリードフレームを適用している半導体装置に適用可能である。
１ 半導体チップ
１ａ パッド
２ 半導体装置
３ リードフレーム
３ａ タブ
３ｂ インナーリード
３ｃ アウターリード
３ｄ インナーリード先端の抜きバリ
３ｅ リード
４ 導電性ワイヤー
５ 樹脂
６ 金属平板（インナーリード）
７ 金型
７ａ 上金型
７ｂ 下金型
８ インナーリード先端の抜きバリの起点
９ 半導体装置の底面

Claims (5)

  1. 半導体チップを搭載するタブと、
    前記タブの周囲に配置されたインナーリードと、
    前記インナーリードから延在するアウターリードと、
    前記インナーリードの先端に下向きに設けられた鋭角の突起部である抜きバリと、
    を有するリードフレーム。
  2. 前記鋭角の突起部は、前記インナーリードにおける導電性ワイヤー接続面とは反対面に突出して構成されており、かつ前記鋭角の突起部の外側面は、前記インナーリードの先端の端面を形成していることを特徴とする請求項１記載のリードフレーム。
  3. 前記鋭角の突起部は、アウターリードの厚みの半分以下の長さであることを特徴とする請求項１または２に記載のリードフレーム。
  4. 所定の材料からなる金属平板を準備する工程と、
    金型を用いて前記金属平板からタブとリードとが組み合わされたリードフレームを打ち抜くとともに前記リードフレームのインナーリードの先端部に所定の角度を有する鋭角の突起部を下向きに形成する工程と、
    からなることを特徴とするリードフレームの製造方法。
  5. 半導体チップと、
    前記半導体チップを搭載したタブと、
    前記タブの周囲に配置されたインナーリードと、
    前記インナーリードから延在するアウターリードと、
    前記インナーリードの先端に下向きに設けられた鋭角の突起部である抜きバリと、
    前記半導体チップの表面に設けられたパッドと前記インナーリードとを電気的に接続する導電性ワイヤーと、
    前記半導体チップ、前記インナーリードおよび前記導電性ワイヤーを封止している樹脂と、
    からなる半導体装置。
JP2015185775A 2015-09-18 2015-09-18 半導体装置 Expired - Fee Related JP6549003B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015185775A JP6549003B2 (ja) 2015-09-18 2015-09-18 半導体装置
TW105129016A TWI686910B (zh) 2015-09-18 2016-09-08 半導體裝置、導線架以及導線架的製造方法
KR1020160117310A KR20170034337A (ko) 2015-09-18 2016-09-12 반도체 장치, 리드 프레임 및 리드 프레임의 제조 방법
US15/264,101 US20170084547A1 (en) 2015-09-18 2016-09-13 Semiconductor device, lead frame, and method of manufacturing lead frame
CN201610825987.XA CN107068644B (zh) 2015-09-18 2016-09-14 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015185775A JP6549003B2 (ja) 2015-09-18 2015-09-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2017059775A true JP2017059775A (ja) 2017-03-23
JP6549003B2 JP6549003B2 (ja) 2019-07-24

Family

ID=58283196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015185775A Expired - Fee Related JP6549003B2 (ja) 2015-09-18 2015-09-18 半導体装置

Country Status (5)

Country Link
US (1) US20170084547A1 (ja)
JP (1) JP6549003B2 (ja)
KR (1) KR20170034337A (ja)
CN (1) CN107068644B (ja)
TW (1) TWI686910B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7338204B2 (ja) * 2019-04-01 2023-09-05 富士電機株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0234960A (ja) * 1988-07-25 1990-02-05 Hitachi Ltd 半導体装置及びその形成方法
JPH0346264A (ja) * 1989-07-14 1991-02-27 Matsushita Electron Corp 樹脂封止形半導体装置用リードフレームおよびその製造方法
JPH04147661A (ja) * 1990-10-11 1992-05-21 Nec Ic Microcomput Syst Ltd 半導体集積回路装置のリードフレーム
JPH07245321A (ja) * 1994-03-02 1995-09-19 Toppan Printing Co Ltd ワイヤボンディング治具
JPH11260980A (ja) * 1998-01-26 1999-09-24 Motorola Semiconductor Sdn Bhd リ―ドフレ―ム，リ―ドフレ―ムの製造方法およびリ―ドフレ―ムを利用した電子コンポ―ネントのパッケ―ジ方法
JP2010238979A (ja) * 2009-03-31 2010-10-21 Renesas Electronics Corp 半導体装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2967110B2 (ja) 1991-09-19 1999-10-25 富士通株式会社 リードフレーム及びその製造方法
JP3028173B2 (ja) 1993-11-12 2000-04-04 株式会社三井ハイテック リードフレームおよびその製造方法
JP4648713B2 (ja) 2005-01-20 2011-03-09 セイコーインスツル株式会社 ワイヤボンダ装置およびその使用方法
CN100539054C (zh) * 2007-03-13 2009-09-09 百慕达南茂科技股份有限公司 芯片封装结构及其制作方法
CN104091791A (zh) * 2012-08-31 2014-10-08 天水华天科技股份有限公司 一种引线框架的宝塔式ic芯片堆叠封装件及其生产方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0234960A (ja) * 1988-07-25 1990-02-05 Hitachi Ltd 半導体装置及びその形成方法
JPH0346264A (ja) * 1989-07-14 1991-02-27 Matsushita Electron Corp 樹脂封止形半導体装置用リードフレームおよびその製造方法
JPH04147661A (ja) * 1990-10-11 1992-05-21 Nec Ic Microcomput Syst Ltd 半導体集積回路装置のリードフレーム
JPH07245321A (ja) * 1994-03-02 1995-09-19 Toppan Printing Co Ltd ワイヤボンディング治具
JPH11260980A (ja) * 1998-01-26 1999-09-24 Motorola Semiconductor Sdn Bhd リ―ドフレ―ム，リ―ドフレ―ムの製造方法およびリ―ドフレ―ムを利用した電子コンポ―ネントのパッケ―ジ方法
JP2010238979A (ja) * 2009-03-31 2010-10-21 Renesas Electronics Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20170084547A1 (en) 2017-03-23
TWI686910B (zh) 2020-03-01
TW201724430A (zh) 2017-07-01
JP6549003B2 (ja) 2019-07-24
CN107068644A (zh) 2017-08-18
KR20170034337A (ko) 2017-03-28
CN107068644B (zh) 2021-07-27

Similar Documents

Publication Publication Date Title
JPWO2016084483A1 (ja) リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
JP6284397B2 (ja) 半導体装置及びその製造方法
US11024563B2 (en) Semiconductor device and manufacturing method thereof
JP2017059775A (ja) 半導体装置、リードフレームおよびその製造方法
US9252086B2 (en) Connector and resin-sealed semiconductor device
US8486540B2 (en) Lead frame sheet
JP2008270661A (ja) リードフレームおよびリードフレームの製造方法ならびに半導体装置および半導体装置の製造方法
JP6407042B2 (ja) 半導体装置及びその製造方法
EP2704185A1 (en) Method for producing electronic component module and electronic component module
JP6434269B2 (ja) 半導体装置
JP6191664B2 (ja) 半導体装置の多面付け体および半導体装置
JP2014143240A (ja) モールド金型、該モールド金型を用いた樹脂封止型半導体装置の製造方法、および樹脂封止型半導体装置
JP5857883B2 (ja) モールドパッケージの製造方法
JP6332053B2 (ja) 半導体装置及びその製造方法
JP6828526B2 (ja) 電子装置
JP2013175795A (ja) リードフレームの製造方法
JP5341389B2 (ja) 樹脂封止型半導体装置の製造方法
JP2006041137A (ja) リードフレームおよび半導体装置ならびにその半導体装置の製造方法
JP2013175795A5 (ja)
JP2018056309A (ja) 半導体装置
JP2006216979A (ja) 半導体装置の製造方法
KR100856038B1 (ko) 리드프레임 제조를 위한 다운셋 펀칭용 다이를 이용한 리드프레임의 제조 방법
JP2015126225A (ja) 半導体装置の製造方法
JPH03175661A (ja) リードフレームの製造方法
JP5772306B2 (ja) モールドパッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190626

R150 Certificate of patent or registration of utility model

Ref document number: 6549003

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees