JP6332053B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP6332053B2 JP6332053B2 JP2015008565A JP2015008565A JP6332053B2 JP 6332053 B2 JP6332053 B2 JP 6332053B2 JP 2015008565 A JP2015008565 A JP 2015008565A JP 2015008565 A JP2015008565 A JP 2015008565A JP 6332053 B2 JP6332053 B2 JP 6332053B2
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- mold
- semiconductor device
- resin
- surface side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
まず、図1から図3を参照して、本発明の第1の実施形態について述べる。図1及び図2は、第1の実施形態に係る半導体装置11の構成を概略的に示すものである。この半導体装置11は、半導体素子(ICチップ)12をリードフレーム13(全体としての図示は省略)に装着し、それらを例えばエポキシ樹脂からなるパッケージ(モールド樹脂層)14により樹脂封止して構成されている。
次に、図4〜図9を参照して、本発明の第2〜第7の実施形態について述べる。これら第2〜第7の実施形態は、リードフレームのダイパッドに設けられる押圧力発生部の構造(形状)が上記第1の実施形態と異なっている。尚、以下に述べる第2の実施形態以降の各実施形態においては、上記第1の実施形態(或いは先に述べた実施形態)と同一部分については、符号を共通して使用すると共に、新たな図示や詳しい説明を省略し、以下、第1の実施形態と異なる点について述べることとする。
図10〜図13は、本発明の第8〜第11の実施形態を順に示している。これら第8〜第11の実施形態は、夫々、ダイパッドに形成される薄肉部の構成(形状)が上記第1の実施形態等と異なっている。
図14は、本発明の第12の実施形態を示しており、上記第1の実施形態と異なる点は、ダイパッド81の形状にある。即ち、前記ダイパッド81は、四角形を基本としながら、その4つの角部が面取りされており、八角形状に構成されている。また、ダイパッド81の上面側に設けられる押圧力発生部82も、ダイパッド81の八角形の外形に沿うように形成されている。この構成によっても、上記第1の実施形態と同様に、ダイパッド81の角部(コーナー部)を面取り形状とすることにより、直角形状(四角形)の場合に比べて、外周縁部の薄肉部(図示せず)全体における下型20の型面に対する圧接力をほぼ均等にすることができるといった利点を得ることができる。
Claims (12)
- ダイパッド(15)の一面側に半導体素子(12)をマウントし、前記ダイパッド(15)の他面側を露出させた状態で、トップゲート方式の樹脂モールド成形によりパッケージ(14)を構成してなる半導体装置(11)であって、
前記ダイパッド(15)の外周縁部には、他の部分よりも薄肉であって、前記ダイパッド(15)の他面側が載置されるモールド成形型(18)の型面に対し弾性的に接触可能な薄肉部(21)が全周に設けられていると共に、前記ダイパッド(15)の一面側には、樹脂モールド成形時におけるゲート(19a)から流れ込む樹脂の圧力によって、前記薄肉部(21)を前記型面に対して押付ける押付け力を発生させる押圧力発生部(22)が設けられていることを特徴とする半導体装置。 - 前記薄肉部は、前記ダイパッドの他面側において、外周縁から内側に向けて該ダイパッドの厚みが次第に薄くなるような溝を設けることにより、形成されていることを特徴とする請求項1記載の半導体装置。
- 前記薄肉部は、前記ダイパッドの他面側において、外周縁から内側に向けて該ダイパッドの厚みが次第に薄くなり、その後一定の厚みとなるような溝を設けることにより、形成されていることを特徴とする請求項1記載の半導体装置。
- 前記薄肉部の外周縁部の、前記モールド成形型の型面に対し接触する部分は、丸みを帯びたR形状とされていることを特徴とする請求項1から3のいずれか一項に記載の半導体装置。
- 前記押圧力発生部は、前記ダイパッドの一面側において、前記ゲートから流れ込む樹脂が圧接する垂直な壁を有する断面レ字形の溝を設けることにより、形成されていることを特徴とする請求項1から4のいずれか一項に記載の半導体装置。
- 前記押圧力発生部は、前記ダイパッドの一面側において、前記ゲートから流れ込む樹脂が圧接する斜めの壁を有する断面V字形の溝を設けることにより、形成されていることを特徴とする請求項1から4のいずれか一項に記載の半導体装置。
- 前記押圧力発生部は、前記ダイパッドの一面側において、前記ゲートから流れ込む樹脂が圧接する湾曲した壁を有する断面U字形の溝を設けることにより、形成されていることを特徴とする請求項1から4のいずれか一項に記載の半導体装置。
- 前記押圧力発生部は、前記ダイパッドの一面側において、前記ゲートから流れ込む樹脂が圧接する立上り壁を有して構成されていることを特徴とする請求項1から7のいずれか一項に記載の半導体装置。
- 前記押圧力発生部は、前記ダイパッドの一面側において多重に設けられていることを特徴とする請求項1から8のいずれか一項に記載の半導体装置。
- 前記ダイパッドは、角部にR形状を有して構成されていることを特徴とする請求項1から9のいずれか一項に記載の半導体装置。
- 前記ダイパッドは、角部が面取りされていることを特徴とする請求項1から9のいずれか一項に記載の半導体装置。
- ダイパッド(15)の一面側に半導体素子(12)をマウントし、前記ダイパッド(15)の他面側を露出させた状態で、トップゲート方式の樹脂モールド成形によりパッケージ(14)を構成してなる半導体装置(11)を製造する方法であって、
前記ダイパッド(15)の外周縁部に、他の部分よりも薄肉であって、前記ダイパッド(15)の他面側が載置されるモールド成形型(18)の型面に対し弾性的に接触可能な薄肉部(21)を全周に設けると共に、前記ダイパッド(15)の一面側に、樹脂モールド成形時におけるゲート(19a)から流れ込む樹脂の圧力によって、前記薄肉部(21)を前記型面に対して押付ける押付け力を発生させる押圧力発生部(22)を設け、
前記モールド成形型(18)の型面に前記薄肉部(21)を圧接させながら樹脂モールド成形を行うことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015008565A JP6332053B2 (ja) | 2015-01-20 | 2015-01-20 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015008565A JP6332053B2 (ja) | 2015-01-20 | 2015-01-20 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016134511A JP2016134511A (ja) | 2016-07-25 |
JP6332053B2 true JP6332053B2 (ja) | 2018-05-30 |
Family
ID=56464539
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015008565A Expired - Fee Related JP6332053B2 (ja) | 2015-01-20 | 2015-01-20 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6332053B2 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3535760B2 (ja) * | 1999-02-24 | 2004-06-07 | 松下電器産業株式会社 | 樹脂封止型半導体装置,その製造方法及びリードフレーム |
JP3046024B1 (ja) * | 1999-04-23 | 2000-05-29 | 松下電子工業株式会社 | リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法 |
KR100335480B1 (ko) * | 1999-08-24 | 2002-05-04 | 김덕중 | 칩 패드가 방열 통로로 사용되는 리드프레임 및 이를 포함하는반도체 패키지 |
US7262491B2 (en) * | 2005-09-06 | 2007-08-28 | Advanced Interconnect Technologies Limited | Die pad for semiconductor packages and methods of making and using same |
JP2011210871A (ja) * | 2010-03-29 | 2011-10-20 | Panasonic Corp | リードフレームおよび半導体装置 |
JP5857883B2 (ja) * | 2012-06-04 | 2016-02-10 | 株式会社デンソー | モールドパッケージの製造方法 |
JP2013258348A (ja) * | 2012-06-14 | 2013-12-26 | Renesas Electronics Corp | 半導体装置の製造方法 |
JP2014007363A (ja) * | 2012-06-27 | 2014-01-16 | Renesas Electronics Corp | 半導体装置の製造方法および半導体装置 |
-
2015
- 2015-01-20 JP JP2015008565A patent/JP6332053B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2016134511A (ja) | 2016-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6266168B2 (ja) | 半導体装置 | |
JP2014007363A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2000307045A (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法 | |
TWM606836U (zh) | 導線架 | |
JP5278037B2 (ja) | 樹脂封止型半導体装置 | |
JP7010737B2 (ja) | 半導体装置およびその製造方法 | |
JP2004363365A (ja) | 半導体装置及びその製造方法 | |
JP2000236060A (ja) | 半導体装置 | |
JP6332053B2 (ja) | 半導体装置及びその製造方法 | |
JP2006005281A (ja) | リードフレーム及びその製造方法並びに樹脂封止型半導体装置 | |
JP2006210941A (ja) | 半導体装置 | |
JP2006191143A (ja) | 半導体装置 | |
JP2007134585A (ja) | 半導体装置及びその製造方法 | |
JP2001077285A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
JP2018056310A (ja) | 樹脂封止金型およびそれを用いた半導体装置の製造方法 | |
US20170040186A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2012190958A (ja) | 樹脂封止型半導体装置とその製造方法 | |
JP2017108191A (ja) | 半導体装置 | |
JP2012146704A (ja) | 半導体装置、リードフレーム、及び半導体装置の製造方法 | |
JP4840305B2 (ja) | 半導体装置の製造方法 | |
JP4308698B2 (ja) | 半導体装置 | |
JP2001077275A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
JP2005158778A (ja) | リードフレームの製造方法及び半導体装置の製造方法 | |
JP3798303B2 (ja) | 半導体装置及びその製造方法 | |
JP5910950B2 (ja) | 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170529 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180322 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180403 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180416 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6332053 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |