JP2007134585A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】 半導体装置の小型化及び多ピン化を図る。
【解決手段】 複数のリードは、半導体チップの裏面から樹脂封止体の辺に向かって延在し、吊りリードは、チップ搭載部から樹脂封止体の辺に向かって延在している。
【選択図】 図１

Description

本発明は、半導体装置及びその製造技術に関し、特に、ノンリード型半導体装置に適用して有効な技術に関するものである。

集積回路が搭載された半導体チップを樹脂封止してなる半導体装置においては、様々なパッケージ構造のものが提案され、製品化されている。その中の１つに、例えばＱＦＮ（Ｑuad Ｆlat Ｎon-Ｌeaded Ｐackage）型と呼称される半導体装置が知られている。このＱＦＮ型半導体装置は、半導体チップの電極と電気的に接続されたリードを外部接続用端子として樹脂封止体の裏面から露出させたパッケージ構造になっているため、半導体チップの電極と電気的に接続されたリードを樹脂封止体の側面から突出させて所定の形状に折り曲げ成型したパッケージ構造、例えばＱＦＰ（Ｑuad Ｆlat Ｐackage）型と呼称される半導体装置と比較して、平面サイズの小型化を図ることができる。

ＱＦＮ型半導体装置は、その製造においてリードフレームが使用される。リードフレームは、金属板に精密プレスによる打ち抜き加工やエッチング加工を施して所定のパターンを形成することによって製造される。リードフレームは、メインフレーム及びサブフレームを含むフレーム本体で区画された複数の製品形成領域を有し、各製品形成領域には、半導体チップを搭載するためのチップ搭載部（タブ，ダイパッド，チップ支持体）や、このチップ搭載部の周囲に一端部（先端部）を臨ませる複数のリード等が配置されている。チップ搭載部は、リードフレームのフレーム本体から延在する吊りリードによって支持されている。リードは、その一端部（先端部）と反対側の他端部がリードフレームのフレーム本体に支持されている。

このようなリードフレームを使用してＱＦＮ型半導体装置を製造する場合、リードフレームのチップ搭載部に半導体チップを搭載し、その後、半導体チップの電極とリードとを導電性のワイヤで電気的に接続し、その後、半導体チップ、ワイヤ、チップ搭載部、吊りリード等を樹脂封止して樹脂封止体を形成し、その後、リードフレームの不要な部分を切断除去する。

ＱＦＮ型半導体装置の樹脂封止体は、大量生産に好適なトランスファ・モールディング法（移送成形法）によって形成される。トランスファ・モールディング法による樹脂封止体の形成は、成形金型（モールディング金型）のキャビティ（樹脂充填部）の内部に、半導体チップ、リード、チップ搭載部、吊りリード、及びボンディングワイヤ等が配置されるように、成形金型の上型と下型との間にリードフレームを型締めし、その後、成形金型のキャビティの内部に熱硬化性樹脂を注入することによって行われる。

なお、ＱＦＮ型半導体装置については、例えば特開２００３−３７２１９号公報に記載されている。また、同公報には、「インナーリード部４のダイパッド部１に対向した先端部上面は、その厚みが薄く構成され、先端部は薄厚部７を有しているので、ダイパッド部１上に搭載した半導体素子３の周縁部をそのインナーリード部４の先端部上面の薄厚部７に近接させることができ、インナーリード部４と半導体素子３との接触を避けつつ、大型の半導体素子を搭載して、ＣＳＰ化を実現できるものである。しかもインナーリード部４の先端部上面が薄厚部７を有しているので、ダイパッド部１に上方にあげた支持部を設けてアップセットする必要はなく、樹脂封止型半導体装置としてチップ占有率を高めて薄厚化を実現できるものである。」という技術が記載されている。

特開２００３−３７２１９号公報

ＱＦＮ型半導体装置は、様々な電子機器に搭載されているが、特に携帯電話等の小型携帯機器に搭載されるＱＦＮ型半導体装置においては、更なる小型化が要求されている。また、半導体チップに搭載される集積回路の高速化、多機能化、及び高集積化に伴い、ＱＦＮ型半導体装置においても多ピン化が要求されている。そこで、本発明者は、ＱＦＮ型半導体装置の小型化及び多ピン化について検討した。図２０及び図２１は、従来のＱＦＮ型半導体装置の内部構造を示す模式的平面図である。

ＱＦＮ型半導体装置の小型化は、図２０に示すように、半導体チップ３２の辺に沿って配置される複数のリード３５からなるリード列（リード群）の長さを半導体チップ３２の辺の長さよりも小さく（短く）し、出来る限り半導体チップ３２の辺に向かってリード３５を近づけることによって実現できる。また、図２１に示すように、各々の先端部が半導体チップ３２の裏面と平面的に重なるように半導体チップ３２の辺に沿って複数のリード３５を配置することによって更に小型化を実現できる。

しかしながら、従来のＱＦＮ型半導体装置においては、図２０に示すように、チップ搭載部３４に連なる４本の吊りリード３６が、チップ搭載部３４から樹脂封止体３９の角部３９ｓに向かって放射状に延在し、半導体チップ３２の角部３２ｓに配置されている。即ち、４本の吊りリード３６は、リード３５の延在方向に対して鋭角となる角度で斜めになって半導体チップ３２の角部３２ｓに配置されている。

このような吊りリード３６の配置では、図２０に示すように、半導体チップ３２の辺に沿って配置された複数のリード３５を半導体チップ３２の辺に向かって近づけると、吊りリード３６と、この吊りリード３６に隣接するリード３５ａの先端部との間隔が狭くなり、吊りリード３６にリード３５ａが干渉し易くなるため、吊りリード３６とリード３５ａとの干渉を考慮すると、吊りリード３６から半導体チップ３２の辺に沿ってリード３５ａを遠ざける必要があり、半導体チップ３２の角部３２ｓ付近にリード３５を設置することが困難となる。半導体チップ３２の角部３２ｓ付近にリード３５を設置できない非リード設置領域ＬＮは、１本の吊りリード３６に対して２箇所発生するため、４本の吊りリード３６で合計８本のリード３５が設置できなくなる。

特に、図２１に示すように、各々の先端部が半導体チップ３２の裏面と重なるように半導体チップ３２の辺に沿って複数のリード３５を配置する場合においては、吊りリード３６から半導体チップ３２の辺に沿ってリード３５ａを更に遠ざける必要があり、半導体チップ３２の角部３２ｓ付近へのリード設置が更に困難となる。

このように、半導体チップ３２の角部付近へのリード設置が困難になることは、樹脂封止体３９の裏面からリード３５の一部を露出させて得られる外部接続用端子の取得数低減となり、多ピン化の要求に対して逆行する。従って、半導体チップ３２の辺に沿って配置される複数のリード３５を半導体チップ３２の辺に向かって近づけて小型化を実現するためには、半導体チップ３２の角部３２ｓ付近にリード３５を設置できるように（非リード設置領域を排除できるように）工夫してリード本数の増加（多ピン化）を実現する必要がある。

本発明の目的は、半導体装置の小型化及び多ピン化を図ることが可能な技術を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。

上記目的は、半導体チップの辺に沿って配置される複数のリードからなるリード列に、チップ搭載部に連なる吊りリードを配置する、換言すれば、半導体チップの辺に沿って配置される複数のリードのうち、１本のリードをチップ搭載部に連なる吊りリードとして使用することによって達成される。

チップ搭載部と連なる吊りリードは、半導体チップの角部を通る（横切る）ことなく、リードの延在方向に沿ってチップ搭載部から樹脂封止体の辺に向かって延在していれば何処に配置しても良い。

また、チップ搭載部に連なる吊りリードは、半導体チップの電極パッドにボンディングワイヤを介して電気的に接続されるリードとして使用、即ち半導体チップの電極パッドと吊りリードとをボンディングワイヤで電気的に接続しても良い。

また、チップ搭載部に連なる吊りリードは、半導体チップの辺毎に設けてもよいが、少なくとも１本あれば良い。吊りリードが１本の場合、モールディング工程において、封止用キャビティに注入される樹脂の流動によってチップ搭載部が変動し易くなるが、チップ搭載部の変動は、樹脂封止体が形成される主面と反対側の裏面にバックテープが貼り付けられたリードフレームを使用することによって抑制することができる。

バックテープが貼り付けられたリードフレームを使用する場合、バックテープのしわを抑制するため、吊りリードには、チップ搭載部をリードよりも上方に位置させるオフセット加工を施さず、リード、吊りリード及びチップ搭載部の高さ位置がフラットになっていることが望ましい。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
本発明によれば、半導体装置の小型化及び多ピン化を図ることができる。

以下、図面を参照して本発明の実施例を詳細に説明する。なお、発明の実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

本実施例１では、チップ搭載部に２本の吊りリードが連なる例について説明する。

図１乃至図１７は、本発明の実施例１であるＱＦＮ型半導体装置に係る図であり、
図１は、半導体装置の内部構造を示す図（（ａ）は模式的平面図，（ｂ）は（ａ）のａ’−ａ’線に沿う模式的断面図，（ｃ）は（ａ）のｂ’−ｂ’線に沿う模式的断面図）、
図２は、図１（ａ）に示す半導体チップ及びボンディングワイヤを省略した模式的平面図、
図３は、半導体装置の裏面側を示す模式的底面図、
図４は、図１（ｂ）の一部を拡大した模式的断面図、
図５は、図１（ｃ）の一部を拡大した模式的断面図、
図６は、半導体装置の製造に使用されるリードフレームの概略構成を示す図（（ａ）は模式的平面図，（ｂ）は模式的側面図）、
図７は、図６（ａ）の一部を拡大した模式的平面図、
図８は、図７の一部を拡大した模式的平面図、
図９において、（ａ）は図８のｃ’−ｃ’線に沿う模式的断面図、（ｂ）は図８のｄ’−ｄ’線に沿う模式的断面図、
図１０は、半導体装置の製造工程を示すフローチャート、
図１１は、図１０のダイボンディング工程を示す図（（ａ）は図８のｃ’−ｃ’線に沿う位置での模式的断面図，（ｂ）は図８のｄ’−ｄ’線に沿う位置での模式的断面図）、
図１２は、図１０のワイヤボンディング工程を示す図（（ａ）は図８のｃ’−ｃ’線に沿う位置での模式的断面図，（ｂ）は図８のｄ’−ｄ’線に沿う位置での模式的断面図）、
図１３は、図１０の樹脂封止工程を示す図（成形金型にリードフレームを型締め固定した状態を示す模式的断面図）、
図１４は、成形金型のキャビティに注入された樹脂の流れを示す模式的平面図、
図１５は、成形金型の封止用キャビティに樹脂封止体が形成された状態を透視して示す模式的平面図、
図１６は、図１０のバックテープ剥離工程を示す図（（ａ）は模式的平面図，（ｂ）は模式的側面図））、
図１７は、図１０の小片化（個片化）工程を示す図（（ａ）は模式的平面図，（ｂ）は模式的側面図））である。

本実施例１の半導体装置１は、図１（（ａ），（ｂ），（ｃ））及び図２に示すように、半導体チップ２、チップ搭載部（タブ,ダイパッド,チップ支持体）４、複数のリード５、２本の吊りリード６（６ａ，６ｂ）、複数のボンディングワイヤ８等を樹脂封止体９によって封止したパッケージ構造になっている。

半導体チップ２は、その厚さ方向と交差する平面形状が方形状になっており、本実施例１では例えば４ｍｍ×４ｍｍの正方形になっている。半導体チップ２は、これに限定されないが、例えば、半導体基板、この半導体基板の主面に形成された複数のトランジスタ素子、前記半導体基板の主面上において絶縁層、配線層の夫々を複数段積み重ねた多層配線層、この多層配線層を覆うようにして形成された表面保護膜（最終保護膜）等を有する構成になっている。

半導体チップ２は、互いに反対側に位置する主面（回路形成面）及び裏面を有し、半導体チップ２の主面側には集積回路が形成されている。集積回路は、主に、半導体基板の主面に形成されたトランジスタ素子、及び多層配線層に形成された配線によって構築されている。

半導体チップ２の主面には、複数の電極パッド（ボンディングパッド）３が形成されている。複数の電極パッド３は、半導体チップ２の各辺（４つの辺）に沿って配置されている。複数の電極パッド３は、半導体チップ２の多層配線層のうちの最上層の配線層に形成され、各々のボンディングパッド３に対応して半導体チップ２の表面保護膜に形成されたボンディング開口によって露出されている。

樹脂封止体９は、厚さ方向と交差する平面形状が方形状になっており、本実施例１では例えば４．７ｍｍ×４．７ｍｍの正方形になっている。樹脂封止体９は、互いに反対側に位置する主面（上面）９ｘ及び裏面（下面，実装面）９ｙを有し、樹脂封止体９の平面サイズ（外形サイズ）は、半導体チップ２の平面サイズ（外形サイズ）よりも大きくなっている。

樹脂封止体９は、低応力化を図る目的として、例えば、フェノール系硬化剤、シリコーンゴム及びフィラー等が添加されたビフェニール系の熱硬化性樹脂で形成されている。樹脂封止体９の形成方法としては、大量生産に好適なトランスファモールディング法を用いている。トランスファ・モールディング法は、ポット、ランナ、樹脂注入ゲート、及びキャビティ等を備えた成形金型（モールド金型）を使用し、ポットからランナ及び樹脂注入ゲートを通してキャビティの内部に熱硬化性樹脂を注入して樹脂封止体を形成する方法である。

ここで、樹脂封止型半導体装置の製造においては、複数の製品形成領域（デバイス形成領域）を有するリードフレームを使用し、各製品形成領域に搭載された半導体チップを各製品形成領域毎に樹脂封止する個別方式のトランスファモールディング法や、複数の製品形成領域を有するリードフレームを使用し、各製品形成領域に搭載された半導体チップを一括して樹脂封止する一括方式のトランスファモールディング法が採用されている。本実施例１では、例えば一括方式のトランスファモールディング法を採用している。一括方式のトランスファモールディング法の場合、樹脂封止体を形成した後、リードフレーム及び樹脂封止体は、例えばダイシングによって複数の小片（個片）に分割される。

複数のリード５は、半導体チップ２の４つの辺に対応して４つのリード列（リード群）に分かれて配置されており、各リード列の複数のリード５は、対応する半導体チップ２の辺に沿って一列で配置されている。各リード列の長さは、半導体チップ２の辺の長さよりも小さくなっている。

各リード列（各リード群）において、複数のリード５は、各々の先端部が半導体チップ２の裏面と平面的に重なるようにして半導体チップ２の辺に沿って配置されている。また、複数のリード５は、半導体チップ２の裏面から樹脂封止体９の辺（外周辺）に向かって真っ直ぐ延在し、樹脂封止体９の側面９ｚで終端している。また、複数のリード５は、半導体チップ２側における一端部（先端部）と樹脂封止体９の辺側（側面９ｚ側）における他端部との配列ピッチが設計値で同一になっている。

なお、リード５の一端部と他端部との配列ピッチに関しては、あくまでも設計値であり、実際の寸法は加工精度のバラツキ等により若干ずれることは言うまでもない。

チップ搭載部４は、半導体チップ２の平面サイズよりも小さい平面サイズで形成されている。本実施例１のチップ搭載部４は、これに限定されないが、その厚さ方向と交差する平面形状が例えば方形状になっており、半導体チップ２の平面サイズ（４ｍｍ×４ｍｍ）に対して、例えば２ｍｍ×２ｍｍの正方形（長方形）になっている。

チップ搭載部４は、互いに反対側に位置する主面及び裏面を有し、その主面には接着材７を介在して半導体チップ２の裏面が接着されている。チップ搭載部４の裏面は、図３に示すように、樹脂封止体９の裏面９ｙから露出されている（換言すれば、樹脂で覆われていない）。また、チップ搭載部４の平面サイズは、半導体チップ２の平面サイズよりも小さいため、半導体チップ２の裏面の一部は、チップ搭載部４から露出されている（換言すれば、チップ搭載部で覆われていない）。

２本の吊りリード６（６ａ，６ｂ）は、各々の一端部が半導体チップ２の裏面と平面的に重なるようにしてチップ搭載部４と一体的に連なっている。また、２本の吊りリード６（６ａ，６ｂ）は、チップ搭載部４から樹脂封止体９の辺に向かって真っ直ぐ延在し、樹脂封止体９の側面９ｚで終端している。本実施例１において、２本の吊りリード６（６ａ，６ｂ）は、チップ搭載部４を境にして互いに反対側に位置し、一方の吊りリード６ａは、チップ搭載部４から樹脂封止体９の第１の辺に向かって延在し、他方の吊りリード６ｂは、チップ搭載部４から樹脂封止体９の第１の辺と反対側の第２の辺に向かって延在している。また、後で詳細に説明するが、２本の吊りリード６（６ａ，６ｂ）は、各々の延在方向が樹脂封止工程において成形金型のキャビティに注入される樹脂の注入方向に沿うようにして配置されている。

半導体チップ２の複数の電極パッド３と、複数のリード５は、複数のボンディングワイヤ８によって夫々電気的に接続されている。ボンディングワイヤ８の一端部は、半導体チップ２の電極パッド３に接続され、ボンディングワイヤ８の一端部と反対側の他端部は、半導体チップ２の周囲（外側）においてリード５と接続されている。ボンディングワイヤ８としては、例えば金（Ａｕ）ワイヤが用いられている。ボンディングワイヤ８の接続方法としては、例えば熱圧着に超音波振動を併用したネイルヘッドボンディング（ボールボンディング）法が用いられている。

２本の吊りリード６（６ａ，６ｂ）の各々は、ボンディングワイヤ８ａを介して半導体チップ２の電極パッド３と電気的に接続されている。ボンディングワイヤ８ａの一端部は、半導体チップ２の電極パッド３と接続され、ボンディングワイヤ８ａの一端部と反対側の他端部は、半導体チップ２の周囲（外側）において吊りリード６と接続されている。本実施例１において、複数のボンディングワイヤ８は、半導体チップ２の電極パッド３と一方の吊りリード６ａとを電気的に接続するボンディングワイヤ８ａ、並びに半導体チップ２の電極パッド３と他方の吊りリード６ｂとを電気的に接続するボンディングワイヤ８ａを含んでいる。

図４に示すように、複数のリード５の各々は、第１の先端面５ｍ１と、この第１の先端面５ｍ１と反対側の第２の先端面（切断面）５ｍ２とを有し、第１の先端面５ｍ１は、半導体チップ２の裏面と平面的に重なるようにしてその裏面下に位置し、第２の先端面５ｍ２は、樹脂封止体９の側面９ｚとほぼ同一面に位置している。第２の先端面５ｍ２は、半導体装置の製造において、一括方式のトランスファモールディング法に基づいてリードフレームの主面側に樹脂封止体を形成した後、樹脂封止体及びリードフレームを複数の小片（個片）に分割することによって形成される。

複数のリード５の各々は、ボンディングワイヤ８が接続される第１の面５ｘ１と、この第１の面５ｘ１の反対側に位置し、かつ樹脂封止体９の裏面９ｙから露出する（換言すれば、樹脂で覆われない）第２の面５ｙと、第２の面５ｙの反対側に位置し、かつ第１の面５ｘ１よりも第２の面５ｙ側に位置する第３の面５ｘ２とを有する構成になっている。複数のリード５は、樹脂封止体９から裏面９ｙ側に抜け落ちないように、図２に示すように、第１の面５ｘ１の一部の幅が第２の面５ｙの幅よりも大きく形成されている。これにより、樹脂封止体９の裏面９ｙから露出する複数のリード５それぞれの形状は、例えば長方形となっている。

第３の面５ｘ２、及び第１の面５ｘ１は、この順番で第１の先端面５ｍ１から第２の先端面５ｍ２向かって配置、換言すれば半導体チップ２側から樹脂封止体９の外周辺（側面９ｚ）に向かって配置されている。第３の面５ｘ２は、第１の先端面５ｍ１に連なり、第１の面５ｘ１は第２の先端面５ｍ２に連なり、第２の面５ｙは第１及び第２の先端面５ｍ１，５ｍ２に連なっている。

即ち、本実施例１のリード５は、第１の面５ｘ１、第２の面５ｙ、及び第２の先端面５ｍ２を含む第１の部分５Ｒ１と、第３の面５ｘ２、第２の面５ｙ、及び第１の先端面５ｍ１を含み、かつ第１の部分５Ｒ１よりも厚さが薄い第２の部分５Ｒ２とを有する構成になっている。

リード５は、第３の面５ｘ２の一部（第２の部分５Ｒ２の一部）が半導体チップ２の裏面と平面的に重なり、かつ半導体チップ２の裏面から離間して配置されている。第３の面５ｘ２の一部と半導体チップ２の裏面との間には樹脂封止体９の樹脂が設けられており、リード５と半導体チップ２は絶縁分離されている。

樹脂封止体９の裏面９ｙから露出する複数のリード５それぞれの第２の部分５ｙは、後に外部接続用端子として使用される。ここで、外部接続用端子の長さが短くなると、配線基板に半導体装置を半田付け実装する時、配線基板の電極パッド（ランド）と半導体装置の外部接続用端子との接合面積が小さくなり、両者の接合強度が低下するため、配線基板から半導体装置が剥がれるといった実装不良が発生する可能性が高くなる。そのため、接合強度を確保するために、樹脂封止体９の裏面９ｙから露出する複数のリード５の第２の部分５ｙの長さ（面積）は短く（小さく）形成することができない。しかし、半導体装置の小型化に伴い、半導体チップ２の端部と複数のリード５それぞれの端部の間隔が狭いため、接触する可能性がある。そこで、本実施例では、複数のリード５それぞれに第３の面５ｘ２を形成している。更に、単に接合強度を確保するだけなら、第２の部分５ｙの長さ（面積）を長く（大きく）すればよいが、半導体装置を実装する配線基板側に形成される電極の長さ（面積）も長く（大きく）する必要がある。しかしながら、配線基板側に形成される電極の長さ（面積）も長く（大きく）すると、配線基板の主面上に形成する配線パターンの引き回しが困難となる。そこで、第２の部分５ｙは、少なくとも接合強度が確保できる長さ（面積）に形成することが好ましい。

図５に示すように、２本の吊りリード６は、一端部とは反対側の他端部に、樹脂封止体９の側面９ｚと同一面に位置する先端面（切断面）６ｍ２を有している。この先端面６ｍ２は、半導体装置の製造において、一括方式のトランスファモールディング法に基づいてリードフレームの主面側に樹脂封止体を形成した後、樹脂封止体及びリードフレームを複数の小片（個片）に分割することによって形成される。

２本の吊りリード６は、樹脂封止体９の内部に位置する（換言すれば、樹脂で覆われた）第１の面６ｘと、この第１の面６ｘの反対側に位置し、かつ樹脂封止体９の裏面９ｙから露出する（換言すれば、樹脂で覆われない）第２の面６ｙ１と、第１の面６ｘの反対側に位置し、かつ第２の面６ｙ１よりも第１の面６ｘ側に位置し、かつ樹脂封止体９の内部に位置する第３の面６ｙ２とを有する構成になっている。

第３の面６ｙ２、及び第２の面６ｙ１は、この順番でチップ搭載部４側から樹脂封止体９の外周辺（側面９ｚ）に向かって配置されている。第１の面６ｘは、チップ搭載部４の主面及び先端面６ｍ２に連なり、第２の面６ｙ１は、先端面６ｍ２に連なり、第３の面６ｙ２は、チップ搭載部４の側面に連なっている。

即ち、本実施例１の吊りリード６は、第１の面６ｘ、第２の面６ｙ１、及び先端面６ｍ２を含む第１の部分６Ｒ１と、第１の面６ｘ、及び第３の面６ｙ２を含み、かつ第１の部分よりも厚さが薄い第２の部分６Ｒ２とを有する構成になっている。

第１の部分よりも厚さが薄い第２の部分６Ｒ２を形成する理由として、複数のリード５の第２の部分５ｙと同様に、接合強度を確保しながら、配線基板の主面上に形成する配線パターンの引き回しを容易とするためである。第２の面６ｙ１の長さ（面積、形状）は、複数のリード５の第２の部分５ｙとほぼ同じ長さ（面積、形状）で形成されている。

２本の吊りリード６には、チップ搭載部４をリード５よりも上方に位置させるためのオフセット加工が施されておらず、複数のリード５、２本の吊りリード６、及びチップ搭載部４は、同一平面内に位置し、高さ方向の位置がフラットになっている。更に説明すると、複数のリード５の第１の面５ｘ１、２本の吊りリード６の第１の面６ｘ、及びチップ搭載部４の主面は、同一平面内に位置し、高さ方向の位置がフラットになっている。
なお、本実施例１において、ボンディングワイヤ８ａの他端部は、吊りリード６の第１の面６ｘに接続されている。

図４及び図５に示すように、複数のリード５の各々の第２の面５ｙ、及び２本の吊りリード６の各々の第２の面６ｙ１には、これらの第２の面を覆うようにして夫々メッキ層１５が形成されている。メッキ層１５は、例えば錫系の鉛フリー半田メッキ膜からなり、配線基板に半導体装置を半田付け実装する時の半田濡れ性を確保する目的で設けられている。

リード５の第２の面５ｙ、及び吊りリード６の第２の面６ｙ１は、樹脂封止体９の裏面９ｙから露出され、外部接続用端子として使用されている。即ち、本実施例１のＱＦＮ型半導体装置１は、図３に示すように、複数のリード５の各々の一部、並びに２本の吊りリード６の各々の一部を樹脂封止体９の裏面９ｙから露出することによって得られる複数の外部接続用端子を有する構成になっている。

なお、図４及び図５に示すように、チップ搭載部４の裏面にも、この裏面を覆うようにしてメッキ層１５が形成されている。チップ搭載部４は、配線基板に半導体装置を半田付け実装する時、配線基板に半田付けしても良いし、しなくても良い。チップ搭載部４を配線基板に半田付けする場合、集積回路の動作によって半導体チップ２で発生した熱を配線基板に効率良く伝達することができるため、半導体装置の放熱性向上を図ることができる。また、配線基板と半導体装置との接着強度向上を図ることができるため、配線基板から半導体装置が剥がれるといった実装不良を抑制することもできる。

次に、半導体装置１の製造に使用されるリードフレームについて、図６乃至図９を用いて説明する。

図６（（ａ），（ｂ））及び図７に示すように、リードフレームＬＦは、厚さ方向と交差する平面形状が例えば長方形になっている。リードフレームＬＦは、メインフレーム１１ａ及びサブフレーム１１ｂを含むフレーム本体１１と、メインフレーム１１ａで区画され、かつ長手方向に沿って配置された複数の樹脂封止領域１２とを有し、各樹脂封止領域１２には、サブフレーム１１ｂによって区画された複数の製品形成領域１３が行列状に配置されている。本実施例１において、樹脂封止領域１２は例えば３つ設けられ、各樹脂封止領域１２には例えば５×５の行列配置で複数の製品形成領域１３が設けられている。各樹脂封止領域１２には、各々の樹脂封止領域１２に設けられた複数の製品形成領域１３を一括して樹脂封止する樹脂封止体が形成される。

各製品形成領域１３は、平面が方形状になっている。各製品形成領域１３には、図８に示すように、複数のリード５、２本の吊りリード６、及びチップ搭載部４が配置されている。複数のリード５は４つのリード列（リード群）に分かれて製品形成領域１３の各辺毎に配置されている。

チップ搭載部４は、製品形成領域１３の中央に配置され、半導体チップ２の平面サイズよりも小さい平面サイズで形成されている。チップ搭載部４は、２本の吊りリード６を介してフレーム本体１１に支持されている。

各リード列（リード群）の長さは、チップ搭載部４に搭載される半導体チップ２の辺の長さよりも小さくなっている。各リード列の複数のリード５は、チップ搭載部４に半導体チップ２を搭載した時、各々の一端部（先端部）が半導体チップ２の裏面と平面的に重なるようにして半導体チップ２の辺に沿って配置され、更に半導体チップ２の裏面から製品形成領域１３の辺に向かって真っ直ぐ延在している。各リード列の複数のリード５は、先端部と反対側の他端部がフレーム本体１１と一体的に連なり、フレーム本体１１に支持されている。また、各リード列の複数のリード５は、半導体チップ２側（チップ搭載部４側）における一端部（先端部）と、製品形成領域１３の辺側における他端部とが設計値で同一の配列ピッチになっている。

２本の吊りリード６の各々は、一端部側がチップ搭載部４と一体的に連なり、一端部側と反対側の他端部側がフレーム本体１１と一体的に連なり、チップ搭載部４と共にフレーム本体１１に支持されている。また、２本の吊りリード６の各々は、チップ搭載部４から製品形成領域１３の辺に向かって真っ直ぐ延在し、チップ搭載部４に半導体チップ２を搭載した時、半導体チップ２の角部を通る（横切る）位置ではなく、半導体チップ２の辺を通る（横切る）位置に配置されている。

本実施例１において、２本の吊りリード６（６ａ，６ｂ）は、チップ搭載部４を境にして互いに反対側に位置し、一方の吊りリード６ａは、チップ搭載部４から製品形成領域１３の第１の辺に向かって延在し、他方の吊りリード６ｂは、チップ搭載部４から製品形成領域１３の第１の辺と反対側の第２の辺に向かって延在している。また、後で詳細に説明するが、２本の吊りリード６（６ａ，６ｂ）は、各々の延在方向が樹脂封止工程において成形金型の封止用キャビティに注入される樹脂の注入方向Ｓ１に沿うようにして配置されている。

２本の吊りリード６には、チップ搭載部４をリード５よりも上方に位置させるためのオフセット加工が施されておらず、複数のリード５、２本の吊りリード６、チップ搭載部４、及びフレーム本体１１は、同一平面内に位置し、高さ方向の位置がフラットになっている。

なお、図６のリードフレームＬＦの状態におけるリード５、及び吊りリード６は、図４及び図５のパッケージングされた状態におけるリード５、及び吊りリード６に対して、切断面（先端面５ｍ２，６ｍ２）を除いて同様の形状になっているため、詳細な形状については説明を省略する。

このように構成されたリードフレームＬＦは、Ｃｕ（銅）、又はＣｕ系合金、又はＦｉ（鉄）−Ｎｉ（ニッケル）系合金等からなる金属板に、エッチング加工、又はプレス加工、又はエッチング加工及びプレス加工を施して所定のリードパターンを形成することによって製造される。

リードフレームＬＦは、図９（（ａ），（ｂ））に示すように、樹脂封止体が形成される主面と反対側の裏面にバックテープ１６が貼り付けられている。バックテープ１６は、リードフレームＬＦの製品形成領域１３を覆うようにして、フレーム本体１１、複数のリード５、２本の吊りリード６、及びチップ搭載部４の各々の裏面に貼り付けられている。バックテープ１６としては、例えばポリイミド樹脂からなる樹脂基材の一表面に接着層が設けられた可撓性テープが用いられている。フレーム本体１１、複数のリード５、２本の吊りリード６、及びチップ搭載部４は、バックテープ１６の接着層によってバックテープ１６に接着固定されている。

なお、バックテープ１６は、リードフレームＬＦの主面に樹脂封止体を形成した後、リードフレームＬＦから剥がされて取り除かれる。従って、バックテープ１６の接着層としては、リードフレームＬＦからバックテープ１６を剥離する前の段階において、リードフレームＬＦからバックテープ１６が容易に剥がれない程度の接着力を有し、リードフレームＬＦからバックテープ１６を剥離する工程において、リードフレームＬＦからバックテープ１６が容易に剥がれる程度の接着力を有することが望ましい。

次に、半導体装置１の製造に使用される成形金型について、図１３及び図１４を用いて説明する。なお、成形金型の構成については、成形金型の上型と下型との間にリードフレームを位置決めして型締めした状態で説明する。

図１３に示すように、成形金型２０は、上下方向に重ね合う上型２１及び下型２２を有し、更に樹脂封止体を形成するための封止用キャビティ（樹脂封止体形成部）２３等を有する構成になっている。リードフレームＬＦは、上型２１の狭持面（合わせ面）２１ａと下型２２の狭持面（合わせ面）２２ａとの間に配置され、上型２１と下型２２とを型締めしたと時の型締め力によって狭持固定される。

封止用キャビティ２３は、リードフレームＬＦの樹脂封止領域１２に対応して設けられ、本実施例１では例えば３つ設けられている。各封止用キャビティ２３は、例えば上型２１側に設けられ、上型２１の狭持面２１ａよりも深さ方向に窪む凹部で構成されている。

各封止用キャビティ２３は、リードフレームＬＦの主面上に位置し、対応する樹脂封止領域１２の複数の製品形成領域１３を一括して覆う大きさ（平面サイズ）で形成されている。各封止用キャビティ２３の平面形状は方形状になっており、本実施例１では樹脂封止領域１２の平面形状に対応して例えば長方形になっている。

各封止用キャビティ２３には、図１４に示すように、複数のランナ２５が夫々樹脂注入ゲート２４を介して連結されている。複数のランナ２５は、封止用キャビティ２３の互いに反対側に位置する２つの辺のうちの一方の辺側にこの一方の辺に沿って配置されている。複数のランナ２５は、図示していないが、樹脂タブレットが投入されるポットに連結されている。ランナ２５は、ポットから封止用キャビティ２３に樹脂を流すための樹脂流路であり、樹脂注入ゲート２４は、封止用キャビティ２３に注入される樹脂の入り口であって流量を制御するためのものである。ランナ２５は、封止用キャビティ２３と同様に上型２１側に設けられ、上型２１の狭持面２１ａよりも深さ方向に窪む凹部で構成されている。

次に、半導体装置１の製造について、図１０乃至図１７を用いて説明する。

まず、図６乃至図９に示すリードフレームＬＦを準備する。リードフレームＬＦの裏面には、予めバックテープ１６が貼り付けられている。

次に、リードフレームＬＦの各製品形成領域１３において、図１１（（ａ），（ｂ））に示すように、チップ搭載部４の主面に半導体チップ２を搭載する（図１０のダイボンディング工程〈１０１〉）。半導体チップ２の搭載は、チップ搭載部４の主面に接着材７を介在して半導体チップ２の裏面を接着固定することによって行われる。

この工程において、各リード列（リード群）の長さは、半導体チップ２の辺の長さよりも小さくなっている。また、各リード列の複数のリード５は、各々の一端部（先端部）が半導体チップ２の裏面と平面的に重なるようにして半導体チップ２の辺に沿って配置され、更に半導体チップ２の裏面から製品形成領域１３の辺に向かって真っ直ぐ延在している。また、各リード列の複数のリード５は、半導体チップ２側（チップ搭載部４側）における一端部（先端部）と、製品形成領域１３の辺側における他端部とが設計値で同一の配列ピッチになっている。

２本の吊りリード６の各々は、チップ搭載部４から製品形成領域１３の辺に向かって真っ直ぐ延在し、半導体チップ２の角部を通る（横切る）位置ではなく、半導体チップ２の辺を通る（横切る）位置に配置されている。

次に、リードフレームＬＦの各製品形成領域１３において、図１２（（ａ），（ｂ））に示すように、半導体チップ２の複数の電極パッド３と、複数のリード５及び２本の吊りリード６とを複数のボンディングワイヤ８で夫々電気的に接続する（図１０のワイヤボンディング工程〈１０２〉）。

次に、図１３に示すように、成形金型２０の上型２１と下型２２との間にリードフレームＬＦを位置決めして型締めする（図１０の樹脂封止工程〈１０３〉）。
リードフレームＬＦの型締めは、リードフレームＬＦと下型２２の狭持面２２ａとの間にバックテープ１６が位置する状態で行われる。
また、リードフレームＬＦの型締めは、リードフレームＬＦの各樹脂封止領域１２に対応して上型２１に設けられた各封止用キャビティ２３の内部に、各樹脂封止領域１２の複数の製品形成領域１３が位置する状態で行われる。
また、リードフレームＬＦの型締めは、リードフレームＬＦの樹脂封止領域１２を区画するフレーム本体１１及びこのフレーム本体１１の裏面に位置するバックテープ１６を上型２１の狭持面２１ａ及び下型２２の狭持面２２ａで上下方向から挟み込むことによって行われる。

次に、図１３に示すようにリードフレームＬＦを型締めした状態で、図１４に示すように、ポットからランナ２５及び樹脂注入ゲート２４を通して封止用キャビティ２３の内部に流動性の樹脂（熱硬化性樹脂）９ａを加圧注入し、その後、樹脂９ａを硬化させて図１５に示すように樹脂封止体９ｂを形成する（図１０の樹脂封止工程〈１０３〉）。樹脂封止体９ｂは、リードフレームＬＦの３つの樹脂封止領域１２に対応して３つ形成される。１つの樹脂封止領域１２において、複数の製品形成領域１３、並びに各製品形成領域１３における半導体チップ２、チップ搭載部４、複数のリード５、２本の吊りリード６及び複数のボンディングワイヤ８等は、一括して１つの樹脂封止体９ｂによって樹脂封止される。

この工程において、各製品形成領域１３のチップ搭載部４、リード５、及び吊りリード６の各々の裏面は、バックテープ１６に接着されているため、これらの裏面がレジンバリ（レジンフラッシュ）によって覆われてしまうといった不具合の発生を抑制することができる。

また、この工程において、チップ搭載部４の裏面、リード５の第２の面５ｙ、及び吊りリード６の第２の面６ｙ１が樹脂封止体９ｂの裏面から露出する。

次に、樹脂封止体９ｂの硬化を安定させるキュア工程を施した後、成形金型２０を型開きして、成形金型２０からリードフレームＬＦを取り出す。

次に、図１６（（ａ），（ｂ））に示すように、リードフレームＬＦの裏面に貼り付けられたバックテープ１６を剥離する（図１０のバックテープ剥離工程〈１０４〉）。

次に、樹脂封止体９ｂの裏面から露出する、リード５の第２の面５ｙ（図４参照）、吊りリード６の第２の面６ｙ１（図５参照）、及びチップ搭載部４の裏面（図４及び図５参照）に、これらの面を覆うようにして夫々メッキ層１５を形成する（図１０のメッキ工程〈１０５〉）。メッキ層１５は、例えば錫系の鉛フリー半田メッキ膜からなり、配線基板に半導体装置を半田付け実装する時の半田濡れ性を確保する目的で形成される。メッキ層１５の形成は、例えば大量生産に好適な電界メッキ法で行われる。

次に、リードフレームＬＦの各製品形成領域１３に対応して各々の樹脂封止体９ｂの上面に、例えば品名、社名、品種、製造ロット番号等の識別マークを、インクジェットマーキング法、ダイレクト印刷法、レーザマーキング法等を用いて形成する（図１０のマーキング工程〈１０６〉）。

次に、図１７に示すように、各々の樹脂封止体９ｂ及びリードフレームＬＦを各製品形成領域１３に対応して複数の小片（個片）に分割する（図１０の小片化工程〈１０７〉）。この分割は、例えば、図１７に示すように、リードフレームＬＦの各製品形成領域１３を区画するダイシングラインに沿ってリードフレームＬＦ及び樹脂封止体９ｂをダイシングブレード２６でダイシングすることによって行われる。この工程により、図１に示すＱＦＮ型半導体装置１がほぼ完成する。

ところで、ＱＦＮ型半導体装置の小型化は、半導体チップ２の辺に沿って配置される複数のリード５からなるリード列の長さを半導体チップ２の辺の長さよりも小さくし、半導体チップ２の辺に出来るだけリード５を近づけることによって実現できる。また、本実施例１のように、各々の先端部が半導体チップ２の裏面と平面的に重なるようにして半導体チップ２の辺に沿って複数のリード５を配置することによって更に小型化を実現できる。

このようにしてＱＦＮ型半導体装置の小型化を実現するためには、チップ搭載部４に連なる吊りリード６の配置を工夫する必要がある。

従来のＱＦＮ型半導体装置では、図２０に示すように、チップ搭載部３４に連なる４本の吊りリード３６が、チップ搭載部３４から樹脂封止体３９の角部３９ｓに向かって放射状に延在し、半導体チップ３２の角部３２ｓに配置されている。即ち、４本の吊りリード３６は、リード３５の延在方向に対して鋭角となる角度で斜めになって半導体チップ３２の角部３２ｓに配置されている。

このような吊りリード３６の配置では、半導体チップ３２の辺に沿って配置された複数のリード３５を半導体チップ３２の辺に向かって近づけると、吊りリード３６と、この吊りリード３６に隣接するリード３５ａの先端部との間隔が狭くなり、吊りリード３６にリード３５ａが干渉し易くなるため、吊りリード３６とリード３５ａとの干渉を考慮すると、吊りリード３６から半導体チップ３２の辺に沿ってリード３５ａを遠ざける必要があり、半導体チップ３２の角部３２ｓ付近にリード３５を設置することが困難となる。半導体チップ３２の角部３２ｓ付近にリード３５を設置できない非リード設置領域ＬＮは、１本の吊りリード３６に対して２箇所発生するため、４本の吊りリード３６で合計８本のリード３５が設置できなくなる。

特に、図２１に示すように、各々の先端部が半導体チップ３２の裏面と重なるように半導体チップ３２の辺に沿って複数のリード３５を配置する場合においては、吊りリード３６から半導体チップ３２の辺に沿ってリード３５ａを更に遠ざける必要があり、半導体チップ３２の角部３２ｓ付近へのリード設置が更に困難となる。

これに対して、本実施例１のＱＦＮ型半導体装置１では、図１（ａ）及び図２に示すように、チップ搭載部４に連なる２本の吊りリード６が、リード５の延在方向に沿ってチップ搭載部４から樹脂封止体９の辺（外周辺）に向かって真っ直ぐ延在し、半導体チップ２の角部２ｓを避けて配置されている。

このような構成にすることにより、半導体チップ２の辺に沿って配置された複数のリード５を半導体チップ２の辺に近づけても、また、本実施例１のように各々の先端部が半導体チップ２の裏面と重なるように半導体チップ２の辺に沿って複数のリード５を配置しても、リード５が吊りリード６と接触する恐れが無いため、半導体チップ２の角部２ｓ付近にリード５（５ａ）を設置することができる。本実施例１では、半導体チップ２の１つの角部２ｓに対して２本のリード５（５ａ）を設置でき、半導体チップ２の４つの角部２ｓで合計８本のリード５（５ａ）を設置できる。

ここで、本実施例１のように吊りリード６を配置すると、１本の吊りリード６に対して１本のリード５が設置できなくなるため、有効リード（半導体チップの電極パッドと外部との電気的な接続を仲介するリード）の本数増加は、半導体チップ２の角部２ｓ付近の設置本数（４箇所×２本）から吊りリード６の本数（本実施例１では２本）を引いた数となる。

しかしながら、本実施例１のように、半導体チップ２の電極パッド３と吊りリード６とをボンディングワイヤ８ａで接続し、吊りリード６を有効リード（リード５）として使用することにより、吊りリード６による有効リードの本数削減を抑制できる。本実施例１では、２本の吊りリード６を有効リード（リード５）として使用しているため、半導体チップ２の角部２ｓ付近の設置本数（４箇所×２本）がそのまま有効リードの本数増加（８本）となる。

従って、本実施例１によれば、ＱＦＮ型半導体装置１の小型化及び多ピン化を実現することができる。
なお、半導体チップ２の電極パッド３と吊りリード６とをボンディングワイヤ８ａで電気的に接続せず、吊りリード６を有効リード（リード５）として使用しなくても、吊りリード６の本数が７本までなら有効リードの本数増加となる。

また、吊りリード６を有効リードとして使用する場合、半導体チップ２とチップ搭載部４とを電気的に分離する必要がある場合は、接着材７として絶縁性のものを使用する。

また、本実施例１では、１つのチップ搭載部４に２本の吊りリード６が連なっている。この場合、２本の吊りリード６を機能が異なる有効リードとして使用することができないので、２本の吊りリード６は、多機能化や高速化に伴って本数の増加要求が高い電源用リードとして使用することが望ましい。

ＱＦＮ型半導体装置１の小型化は、リード５の長さを短くし、半導体チップ２の側面と樹脂封止体９の側面９ｚとの間の距離を短くすることによっても実現できる。しかしながら、リード５の長さを短くすると、樹脂封止体９の裏面からリード５の一部を露出することによって得られる外部接続用端子の長さも短くなってしまう。外部接続用端子の長さが短くなると、配線基板に半導体装置を半田付け実装する時、配線基板の電極パッド（ランド）と半導体装置の外部接続用端子との接合面積が小さくなり、両者の接合強度が低下するため、配線基板から半導体装置が剥がれるといった実装不良が発生する可能性が高くなる。半導体装置の実装信頼性を確保するには、外部接続用端子の長さが最低でも０．４５ｍｍ程度必要とされる。本実施例１では、各々の先端部が半導体チップ２の裏面と平面的に重なるように半導体チップ２の辺に沿って複数のリード５を配置しているため、半導体装置の実装信頼性の確保に必要なリード５の長さを確保しつつ小型化を実現できる。従って、本実施例１のＱＦＮ型半導体装置１においては、実装信頼性を確保しつつ小型化及び多ピン化を実現することができる。

従来のＱＦＮ型半導体装置には、図２０に示すように、チップ搭載部に連なる吊りリード３６が４本設けられている。有効リードの本数を増加するには、出来るだけ吊りリードの本数を少なくすることが有効である。しかしながら、吊りリードの本数を少なくすると、樹脂封止工程において、成形金型の封止用キャビティに注入された樹脂の流動によってチップ搭載部が変動し易くなり、樹脂の未充填や、樹脂封止体から半導体チップ並びにボンディングワイヤ等が露出するといった不具合の要因となるため、半導体装置の製造歩留まりが低下してしまう。

これに対し、本実施例１では、樹脂封止工程（図１０の〈１０３〉）において、図１３に示すように、バックテープ１６にチップ搭載部４を接着固定しているため、吊りリード６を２本にしても、成形金型２０のキャビティ２３に注入された樹脂９ａの流動によるチップ搭載部４の変動を抑制することができる。従って、本実施例１においては、有効リードの本数を増加するために、吊りリード６の本数を少なくしても、ＱＦＮ型半導体装置１の製造歩留まり低下を抑制するこができる。

バックテープ１６にチップ搭載部６を接着固定することにより、吊りリード６が無くても、成形金型２０のキャビティ２３に注入された樹脂９ａの流動によるチップ搭載部４の変動を抑制できるが、リードフレームＬＦの製造において、リードフレームＬＦのフレーム本体１１にチップ搭載部４を吊りリード６で支持する必要があるため、有効リードの本数増加を考慮すると、吊りリード６は少なくとも１本あればよい。

バックテープ１６は、図６乃至図８に示すように、予めリードフレームＬＦの裏面に貼り付けられている。バックテープ１６の使用により、バックテープ１６に半導体チップ２を直に接着固定することも可能である。しかしながら、本実施例１では、実装不良の発生を抑制するために樹脂封止体９の裏面から露出される外部接続用端子の長さを確保しながら、半導体装置１の小型化を実現するために、各々の先端部が半導体チップ２の裏面と平面的に重なるように半導体チップ２の辺に沿って複数のリード５を配置した構成を取っている。そのため、チップ搭載部４に半導体チップ２を固定することで、半導体チップ２の裏面がリード５の先端部よりも上側に位置するようにしている。

バックテープ１６が貼り付けられたリードフレームＬＦを使用する場合、バックテープ１６のしわを抑制するため、吊りリード６には、チップ搭載部４をリード５よりも上方に位置させるオフセット加工を施さず、リード５、吊りリード６及びチップ搭載部４の高さ位置がフラットになっていることが望ましい。

ここで、トランスファモールディングにおいては、成形金型の上型と下型との間に樹脂シート（樹脂フィルム）を配置し、その後、樹脂シート上にリードフレームを装着して型締めし、その後、成型金型の封止用キャビティに樹脂を加圧注入して樹脂封止体を形成する技術（以下、シートモールディング技術と呼ぶ）が知られている。このシートモールディング技術によれば、リードフレーム及び樹脂シートを上型の狭持面と下型の狭持面とで上下方向から挟み込む狭持力（型締め力）により、リード及びチップ搭載部に樹脂シートを押し付ける力（押圧力）が働き、この押圧力によってリード及びチップ搭載部が樹脂シートに密着するため、リード及びチップ搭載部がレジンバリ（レジンフラッシュ）によって覆われてしまうといった不具合を抑制することができる。

しかしながら、リードフレーム及び樹脂シートは、封止用キャビティの周囲において、上型の狭持面と下型の狭持面とで上下方向から挟み込まれており、リード及びチップ搭載部が樹脂シートを押し付ける押圧力は、封止用キャビティの周縁から内側に遠ざかるにつれて弱くなる。リードフレームの各製品形成領域毎に樹脂封止する個別方式のトランスファモールディングでは問題ないが、リードフレームの複数の製品形成領域を一括して樹脂封止する一括方式のトランスファモールディングでは、封止用キャビティの周縁から離れて配置された製品形成領域が存在し、特に封止用キャビティの中央部に配置された製品形成領域においては、リード及びチップ搭載部が樹脂シートを押し付ける押圧力が弱くなる。このため、シートモールディング技術でリードフレームの複数の製品形成領域を一括して樹脂封止する場合、リード及びチップ搭載部がレジンバリによって覆われてしまうといった不具合が発生し易くなる。

これに対し、バックテープ１６が貼り付けられたリードフレームＬＦでは、複数の製品形成領域の各々において、チップ搭載部４にオフセット加工は施されておらずフラットに形成されている。そのため、リード５及びチップ搭載部４がバックテープ１６に貼り付けられているため、樹脂封止工程において、成形金型２０の封止用キャビティ２３の周縁から内側に向かって離れた製品形成領域１３においても、リード５及びチップ搭載部４がレジンバリによって覆われてしまうといった不具合を抑制することができる。

従って、本実施例１のように、リードフレームＬＦの複数の製品形成領域１３を１つの封止用キャビティ２３で一括して樹脂封止する場合においては、予めバックテープ１６が貼り付けられたリードフレームＬＦを採用することが望ましく、小型化及び多ピン化に好適なＱＦＰ型半導体装置１を高い歩留まりで製造することができる。

一括モールディング方式では、封止用キャビティの厚さ（高さ）に対する平面積の比が非常に大きくなるため、熱硬化性樹脂の硬化が始まって流動性が低下するまでの限られた時間の中で、迅速にかつ均一に熱硬化性樹脂を充填する必要がある。迅速にかつ均一に熱硬化性樹脂を充填するには、封止用キャビティの中を流れる熱硬化性樹脂の流動抵抗を低くする必要がある。

図１４に示すように、封止用キャビティ２３に注入された樹脂９ａは、封止用キャビティ２３の一辺側（樹脂注入ゲート２４が設けられた辺側）からこの一辺とは反対側の他辺側に向かって流れる。本実施例１において、チップ搭載部４に連なる２本の吊りリード６は、樹脂封止工程において、封止用キャビティ２３内を封止用キャビティ２３の一辺側から他辺側に向かって樹脂９ａが流れる方向Ｓ２、並びに封止用キャビティ２３に注入される樹脂９ａの注入方向Ｓ１に沿って配置されているため、封止用キャビティ２３の中を流れる樹脂９ａの流動抵抗が低くなる。このように吊りリード６を配置することにより、迅速にかつ均一に熱樹脂９ａを充填することができるため、ボイドの発生を抑制でき、ＱＦＮ型半導体装置１の製造歩留まり向上を図ることができる。

本実施例１において、図４に示すように、リード５は、第１の部分５Ｒ１と、この第１の部分５Ｒ１よりも厚さが薄い第２の部分５Ｒ２とを有し、第２の部分５Ｒ２が半導体チップ２の裏面と平面的に重なるように配置されている。このような構成にすることにより、チップ搭載部４を上方に位置させるオフセット加工を吊りリード６に施さなくても、リード５とチップ搭載部４との干渉を抑制しつつ、先端部が半導体チップ２の裏面と平面的に重なるようにリード５を配置できるため、ＱＦＮ型半導体装置１の薄型化も実現できる。

図１８は、本発明の実施例２である半導体装置の内部構造を示す図（（ａ）は模式的平面図，（ｂ）は（ａ）のｅ’−ｅ’線に沿う模式的断面図）である。
本実施例２は、図１８に示すように、チップ搭載部４に連なる吊りリード６を１本設けた例である。このような構造においても、前述の実施例１と同様の効果が得られる。また、吊りリード６を有効リードとして使用する場合、前述の実施例１と比較して、有効リードの本数が１本増加する。

図１９は、本発明の実施例３である半導体装置の内部構造を示す図（（ａ）は模式的平面図，（ｂ）は（ａ）のｆ’−ｆ’線に沿う模式的断面図）である。
前述の実施例１では、１つのチップ搭載部４に２本の吊りリード６が連なる例について説明したが、本実施例３では、図１９に示すように、２つのチップ搭載部（４ａ，４ｂ）にそれぞれ１本の吊りリード６（６ａ，６ｂ）が連なっている。このような構成にすることにより、２本の吊りリード６を機能が異なる有効リードとして使用することができる。例えば吊りリード６ａは、信号用リードとして使用し、吊りリード６ｂは電源用リードとして使用することができる。

以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。

本発明の実施例１である半導体装置の内部構造を示す図（（ａ）は模式的平面図，（ｂ）は（ａ）のａ’−ａ’線に沿う模式的断面図，（ｃ）は（ａ）のｂ’−ｂ’線に沿う模式的断面図）である。 図１（ａ）に示す半導体チップ及びボンディングワイヤを省略した模式的平面図である。 図１の半導体装置の裏面側を示す模式的底面図である。 図１（ｂ）の一部を拡大した模式的断面図である。 図１（ｃ）の一部を拡大した模式的断面図である。 本発明の実施例１である半導体装置の製造に使用されるリードフレームの概略構成を示す図（（ａ）は模式的平面図，（ｂ）は模式的側面図）である。 図６（ａ）の一部を拡大した模式的平面図である。 図７の一部を拡大した模式的平面図である。 図８のｃ’−ｃ’線に沿う模式的断面図（ａ）及びｄ’−ｄ’線に沿う模式的断面図（ｂ）を示す図である。 本発明の実施例１である半導体装置の製造工程を示すフローチャートである。 図１０のダイボンディング工程を示す図（（ａ）は図８のｃ’−ｃ’線に沿う位置での模式的断面図，（ｂ）は図８のｄ’−ｄ’線に沿う位置での模式的断面図）である。 図１０のワイヤボンディング工程を示す図（（ａ）は図８のｃ’−ｃ’線に沿う位置での模式的断面図，（ｂ）は図８のｄ’−ｄ’線に沿う位置での模式的断面図）である。 図１０の樹脂封止工程を示す図（成形金型にリードフレームを型締めした状態を示す模式的断面図）である。 成形金型の封止用キャビティに注入された樹脂の流れを示す模式的平面図である。 成形金型の封止用キャビティに樹脂封止体が形成された状態を透視して示す模式的平面図である。 図１０のバックテープ剥離工程を示す図（（ａ）は模式的平面図，（ｂ）は模式的側面図））である。 図１０の小片化（個片化）工程を示す図（（ａ）は模式的平面図，（ｂ）は模式的側面図））である。 本発明の実施例２である半導体装置の内部構造を示す図（（ａ）は模式的平面図，（ｂ）は（ａ）のｅ’−ｅ’線に沿う模式的断面図）である。 本発明の実施例３である半導体装置の内部構造を示す図（（ａ）は模式的平面図，（ｂ）は（ａ）のｆ’−ｆ’線に沿う模式的断面図）である。 従来の半導体装置の内部構造を示す模式的平面図である。 従来の半導体装置の内部構造を示す模式的平面図である。

符号の説明

１…半導体装置、２…半導体チップ、３…電極パッド（ボンディングパッド）、４…チップ支持体（タブ、ダイパッド）、５…リード、６…吊りリード、７…接着材、８…ボンディングワイヤ、９…樹脂封止体、１１…フレーム本体、１１ａ…メインフレーム、１１ｂ…サブフレーム、１２…モールディング領域（封止領域）、１３…製品形成領域、１５…メッキ層、１６…バックテープ、２０…成形金型、２１…上型、２２…下型、２１ａ，２２ａ…狭持面、２３…封止用キャビティ（樹脂封止体成形部）、２４…樹脂注入ゲート、２５…ランナ。

Claims (25)

1. 互いに反対側に位置する主面及び裏面と、前記主面に配置された複数の電極パッドとを有し、平面が方形状で形成された半導体チップと、
   前記半導体チップよりも小さい平面サイズで形成され、前記半導体チップが搭載されたチップ搭載部と、
   各々の先端部が前記半導体チップの裏面と平面的に重なるようにして前記半導体チップの辺に沿って配置された複数のリードと、
   前記チップ搭載部に連なる吊りリードと、
   前記半導体チップの複数の電極パッドと前記複数のリードとを夫々電気的に接続する複数のボンディングワイヤと、
   前記半導体チップ、前記チップ搭載部、前記複数のリード、前記吊りリード、及び複数のボンディングワイヤを封止する樹脂封止体であって、互いに反対側に位置する主面及び裏面を有し、平面が方形状で形成された樹脂封止体と、
   前記樹脂封止体の裏面から前記複数のリードの各々の一部を露出することによって得られる複数の外部端子とを有し、
   前記複数のリードは、前記半導体チップの裏面から前記樹脂封止体の辺に向かって延在し、
   前記吊りリードは、前記チップ搭載部から前記樹脂封止体の辺に向かって延在していることを特徴とする半導体装置。
2. 請求項１に記載の半導体装置において、
   前記複数のボンディングワイヤは、前記半導体チップの電極パッドと前記吊りリードとを電気的に接続する第１のボンディングワイヤを含み、
   前記複数の外部端子は、前記樹脂封止体の裏面から前記吊りリードの一部を露出することによって得られる第１の外部端子を含むことを特徴とする半導体装置。
3. 請求項１に記載の半導体装置において、
   前記複数のリードは、前記半導体チップの各辺に沿って配置されていることを特徴とする半導体装置。
4. 請求項１に記載の半導体装置において、
   前記複数のリードは、前記半導体チップ側における一端部と前記樹脂封止体の辺側における他端部とが同一の配列ピッチになっていることを特徴とする半導体装置。
5. 請求項１に記載の半導体装置において、
   前記チップ搭載部及び前記吊りリードは、各々の一部が前記樹脂封止体の裏面から露出されていることを特徴とする半導体装置。
6. 請求項１に記載の半導体装置において、
   前記複数のリードは、前記ボンディングワイヤが接続される第１の面と、前記第１の面の反対側に位置し、前記樹脂封止体の裏面から露出する第２の面と、前記第１の面よりも前記第２の面側に位置する第３の面とを有し、
   前記複数のリードは、前記各々の第３の面が前記半導体チップと平面的に重なるようにして配置されていることを特徴とする半導体装置。
7. 請求項１に記載の半導体装置において、
   前記吊りリードは、前記樹脂封止体の内部に位置する第１の面と、前記第１の面の反対側に位置し、かつ前記樹脂封止体の裏面から露出する第２の面と、前記第２の面よりも前記第１の面側に位置し、かつ前記樹脂封止体の内部に位置する第３の面とを有することを特徴とする半導体装置。
8. 互いに反対側に位置する主面及び裏面と、前記主面に配置された複数の電極パッドとを有し、平面が方形状で形成された半導体チップと、
   前記半導体チップよりも小さい平面サイズで形成され、前記半導体チップが搭載されたチップ搭載部と、
   各々の先端部が前記半導体チップの裏面と平面的に重なるようにして前記半導体チップの各辺に沿って配置された複数のリードと、
   前記チップ搭載部に連なる第１及び第２の吊りリードと、
   前記半導体チップの複数の電極パッドと前記複数のリードとを夫々電気的に接続する複数のボンディングワイヤと、
   前記半導体チップ、前記チップ搭載部、前記複数のリード、前記第１及び第２の吊りリード、並びに前記複数のボンディングワイヤを封止する樹脂封止体であって、互いに反対側に位置する主面及び裏面を有し、平面が方形状で形成された樹脂封止体と、
   前記樹脂封止体の裏面から前記複数のリードの各々の一部を露出することによって得られる複数の外部端子とを有し、
   前記複数のリードは、前記半導体チップの裏面から前記樹脂封止体の４つの辺に向かって延在し、
   前記第１及び第２の吊りリードは、前記チップ搭載部から前記樹脂封止体の４つの辺のうちの何れか２つの辺に向かって延在していることを特徴とする半導体装置。
9. 請求項８に記載の半導体装置において、
   前記複数のボンディングワイヤは、前記半導体チップの電極パッドと前記第１の吊りリードとを電気的に接続する第１のボンディングワイヤと、前記半導体チップの電極パッドと前記第２の吊りリードとを電気的に接続する第２のボンディングワイヤとを含み、
   前記複数の外部端子は、前記樹脂封止体の裏面から前記第１の吊りリードの一部を露出することによって得られる第１の外部端子と、前記樹脂封止体の裏面から前記第２の吊りリードの一部を露出することによって得られる第２の外部端子とを含むことを特徴とする半導体装置。
10. 請求項８に記載の半導体装置において、
    前記複数のリードは、前記半導体チップ側における一端部と前記樹脂封止体の辺側における他端部とが同一の配列ピッチになっていることを特徴とする半導体装置。
11. 請求項８に記載の半導体装置において、
    前記第１及び第２の吊りリード、並びに前記チップ搭載部は、各々の一部が前記樹脂封止体の裏面から露出されていることを特徴とする半導体装置。
12. 請求項８に記載の半導体装置において、
    前記複数のリードは、前記ボンディングワイヤが接続される第１の面と、前記第１の面の反対側に位置し、前記樹脂封止体の裏面から露出する第２の面と、前記第１の面よりも前記第２の面側に位置する第３の面とを有し、
    前記複数のリードは、前記各々の第３の面が前記半導体チップと平面的に重なるようにして配置されていることを特徴とする半導体装置。
13. 請求項８に記載の半導体装置において、
    前記第１及び第２の吊りリードは、前記樹脂封止体の内部に位置する第１の面と、前記第１の面の反対側に位置し、かつ前記樹脂封止体の裏面から露出する第２の面と、前記第２の面よりも前記第１の面側に位置し、かつ前記樹脂封止体の内部に位置する第３の面とを有することを特徴とする半導体装置。
14. 請求項８に記載の半導体装置において、
    前記第１及び第２の吊りリードは、前記チップ搭載部を境にして互いに反対側に配置されていることを特徴とする半導体装置。
15. 請求項８に記載の半導体装置において、
    前記チップ搭載部は、互いに分離された第１及び第２のチップ搭載部を有し、
    前記第１の吊りリードは、前記第１のチップ搭載部に連なり、
    前記第２の吊りリードは、前記第２のチップ搭載部に連なっており、
    前記複数のボンディングワイヤは、前記半導体チップの電極パッドと前記第１の吊りリードとを電気的に接続する第１のボンディングワイヤと、前記半導体チップの電極パッドと前記第２の吊りリードとを電気的に接続する第２のボンディングワイヤとを含み、
    前記複数の外部端子は、前記樹脂封止体の裏面から前記第１の吊りリードの一部を露出することによって得られる第１の外部端子と、前記樹脂封止体の裏面から前記第２の吊りリードの一部を露出することによって得られる第２の外部端子とを含むことを特徴とする半導体装置。
16. 互いに反対側に位置する主面及び裏面と、前記主面に配置された複数の電極パッドとを有し、平面が方形状で形成された半導体チップと、
    前記半導体チップよりも小さい平面サイズで形成され、前記半導体チップが搭載されたチップ搭載部と、
    各々の先端部が前記半導体チップの裏面と平面的に重なるようにして前記半導体チップの辺に沿って配置された複数のリードと、
    前記半導体チップの複数の電極パッドと前記複数のリードとを夫々電気的に接続する複数のボンディングワイヤと、
    前記半導体チップ、前記チップ支持体、前記複数のリード、及び複数のボンディングワイヤを封止する樹脂封止体であって、互いに反対側に位置する主面及び裏面を有し、平面が方形状で形成された樹脂封止体と、
    前記樹脂封止体の裏面から前記複数のリードの各々の一部を露出することによって得られる複数の外部端子とを有し、
    前記複数のリードは、前記半導体チップの裏面から前記樹脂封止体の辺に向かって延在し、
    前記複数のリードは、前記チップ搭載部と連なる第１のリードを含むことを特徴とする半導体装置。
17. 請求項１６に記載の半導体装置において、
    前記複数のリードは、前記半導体チップ側における一端部と前記樹脂封止体の辺側における他端部とが同一の配列ピッチになっていることを特徴とする半導体装置。
18. （ａ）主面に複数の電極パッドが配置された半導体チップを準備する工程と、
    （ｂ）互いに反対側に位置する主面及び裏面を有するフレーム本体と、
    前記フレーム本体で平面が方形状に区画された製品形成領域と、
    前記製品形成領域に配置され、前記半導体チップよりも小さい平面サイズで形成されたチップ搭載部と、
    一端側が前記チップ搭載部に連なり、他端側が前記フレーム本体に連なり、前記チップ搭載部から前記製品形成領域の辺に向かって延在する吊りリードと、
    前記製品形成領域に配置され、前記フレーム本体に支持された複数のリードであって、前記チップ搭載部に前記半導体チップを搭載した時、各々の先端部が半導体チップの裏面と平面的に重なるようにして前記半導体チップの辺に沿って配置され、かつ前記半導体チップの裏面から前記製品形成領域の辺に向かって延在する複数のリードと、
    前記製品形成領域を覆うようにして前記フレーム本体、前記チップ搭載部、前記複数のリード、及び前記吊りリードの各々の裏面に貼り付けられたテープとを有するリードフレームを準備する工程と、
    （ｃ）前記チップ搭載部に前記半導体チップを搭載する工程と、
    （ｄ）前記半導体チップの複数の電極パッドと前記複数のリードとを複数のボンディングワイヤで夫々電気的に接続する工程と、
    （ｅ）上型と下型とで形成されるキャビティを有する成形金型を準備する工程と、
    （ｆ）前記キャビティの中に前記製品形成領域が位置するように前記リードフレームを前記上型と下型との間に型締めした後、前記キャビティの中に樹脂を注入して前記半導体チップ、前記複数のリード、前記複数のボンディングワイヤ、前記チップ搭載部、及び吊りリードを封止する樹脂封止体を形成する工程と、
    （ｇ）前記リードフレームから前記テープを剥がす工程とを有することを特徴とする半導体装置の製造方法。
19. 請求項１８に記載の半導体装置の製造方法において、
    前記複数のボンディングワイヤは、前記半導体チップの電極パッドと前記吊りリードとを電気的に接続する第１のボンディングワイヤを含むことを特徴とする半導体装置の製造方法。
20. 請求項１８に記載の半導体装置の製造方法において、
    前記複数のリードは、前記半導体チップ側における一端部と前記樹脂封止体の辺側における他端部とが同一の配列ピッチになっていることを特徴とする半導体装置の製造方法。
21. 請求項１８に記載の半導体装置の製造方法において、
    前記複数のリード、前記吊りリード、及び前記チップ搭載部は、各々の一部が前記樹脂封止体から露出することを特徴とする半導体装置の製造方法。
22. 請求項１８に記載の半導体装置の製造方法において、
    前記複数のリード、前記吊りリード、及び前記チップ搭載部は、高さ方向の位置がフラットになっていることを特徴とする半導体装置の製造方法。
23. 請求項１８に記載の半導体装置の製造方法において、
    前記吊りリードは、前記キャビティの中に注入される樹脂の注入方向に沿って延在していることを特徴とする半導体装置の製造方法。
24. 請求項１８に記載の半導体装置の製造方法において、
    前記複数のリードは、前記ボンディングワイヤが接続される第１の面と、前記第１の面の反対側に位置し、前記樹脂封止体の裏面から露出する第２の面と、前記第１の面よりも前記第２の面側に位置する第３の面とを有し、
    前記複数のリードは、前記各々の第３の面が前記半導体チップと平面的に重なるようにして配置されていることを特徴とする半導体装置の製造方法。
25. 請求項１８に記載の半導体装置の製造方法において、
    前記吊りリードは、前記樹脂封止体の内部に位置する第１の面と、前記第１の面の反対側に位置し、かつ前記樹脂封止体の裏面から露出する第２の面と、前記第２の面よりも前記第１の面側に位置し、かつ前記樹脂封止体の内部に位置する第３の面とを有することを特徴とする半導体装置の製造方法。
    請求項１８に記載の半導体装置の製造方法において、
    前記リードフレームは、前記製品形成領域を複数有しており、
    前記（ｇ）工程の後、前記各製品形成領域に対応して前記樹脂封止体及び前記リードフレームを分割する工程を有することを特徴とする半導体装置の製造方法。

Images