JP2003037219A - 樹脂封止型半導体装置およびその製造方法 - Google Patents
樹脂封止型半導体装置およびその製造方法Info
- Publication number
- JP2003037219A JP2003037219A JP2001221118A JP2001221118A JP2003037219A JP 2003037219 A JP2003037219 A JP 2003037219A JP 2001221118 A JP2001221118 A JP 2001221118A JP 2001221118 A JP2001221118 A JP 2001221118A JP 2003037219 A JP2003037219 A JP 2003037219A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- resin
- die pad
- thin
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3205—Shape
- H01L2224/32052—Shape in top view
- H01L2224/32055—Shape in top view being circular or elliptic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
おいて、ダイパッド部の支持部をアップセット構造とし
た場合、パッケージ厚の薄厚化に限界があった。 【解決手段】 ダイパッド部1上に接着剤により搭載さ
れた半導体素子3と、先端部がダイパッド部1に対向し
て配列された複数のインナーリード部4と、半導体素子
3とインナーリード部4とを接続した金属細線5と、外
囲を封止した封止樹脂6とよりなり、インナーリード部
4の先端部は上面厚を削除した薄厚部7を有しているの
で、ダイパッド部1にアップセット構造を形成しなくて
も、搭載した半導体素子3の周縁部をインナーリード部
4の先端部上面に近接させることができ、インナーリー
ド部4と半導体素子3との接触を避けつつ、大型の半導
体素子を搭載して、薄厚でCSP化を実現できるもので
ある。
Description
用いた樹脂封止型半導体装置において、半導体素子を搭
載したダイパッド部が封止樹脂の外部に露出したタイプ
の樹脂封止型半導体装置およびその製造方法に関し、特
にパッケージ占有率が大きい半導体素子を搭載すること
ができ、しかも薄厚化を実現し、信頼性の高い樹脂封止
型半導体装置およびその製造方法に関するものである。
に、樹脂封止型半導体装置などの半導体部品の高密度実
装が要求され、それにともなって、半導体部品の小型、
薄型化が進んでいる。また小型で薄型でありながら、多
ピン化が進み、高密度の小型、薄型の樹脂封止型半導体
装置が要望されている。
止型半導体装置について説明する。図8は従来の樹脂封
止型半導体装置を示す図であり、図8(a)は平面図、
図8(b)は底面図、図8(c)は図8(b)のA−A
1箇所の断面図である。
装置は、リードフレームのダイパッド部101面上の支
持部101a上に半導体素子102が搭載され、その半
導体素子102とインナーリード部103とが金属細線
104により電気的に接続されている構造である。そし
てダイパッド部101上の半導体素子102、インナー
リード部103の外囲は封止樹脂105により封止され
ており、封止樹脂105の側面とインナーリード部10
3の外方側面部(末端部)とは同一面に配置されている
ものであり、ダイパッド部101の底面が封止樹脂10
5から露出しているダイパッド部露出型の樹脂封止型半
導体装置である。またダイパッド部101はその面内に
上方に突出した支持部101aを有しているが、支持部
101aはダイパッド部101を板材部分を半切断状態
で上方にプレス加工を施して突出されたものであり、搭
載する半導体素子の底面をインナーリード部103の上
面面よりも上方に配置するためのアップセット構造であ
る。また半導体素子102と接続した金属細線104は
インナーリード部103の溝部103aの近傍に接続さ
れているものである。なお図8(b)の底面図におい
て、パッケージを構成している封止樹脂105の各角部
に露出した部位は、ダイパッド部101を支持している
吊りリード部106の末端部が露出しているものであ
る。
法について説明する。
方法で用いるリードフレームを示す図であり、図9
(a)は平面図、図9(b)は図9(a)のB−B1箇
所の断面図である。また図10は図9に示したリードフ
レームを用いた従来の樹脂封止型半導体装置の製造方法
を示す工程ごとの断面図である。
法で用いるリードフレームについて説明する。
は、金属板よりなる板材のフレーム枠内に設けられた半
導体素子搭載用の支持部101aをその面内に有したダ
イパッド部101と、ダイパッド部101をその先端部
で支持し、末端部がフレーム枠に接続した吊りリード部
106と、先端部がダイパッド部101の各辺に対向し
て配列され、末端部がフレーム枠に接続した複数のイン
ナーリード部103とよりなるリードフレームである。
そして各インナーリードの上面には複数の溝部103a
が形成されているものであり、先端部はテーパー構造を
有している。また従来のリードレフームの板厚は概ね2
00〜300[μm]である。なお、リードフレームと
しては、図9に示すような構成が複数個、左右、上下に
連続して1フレーム枠内に形成されたものである。
止型半導体装置の製造方法について説明する。
9に示したような金属板のフレーム枠内に半導体素子が
載置される支持部101aをその上面に有した矩形状の
ダイパッド部101と、ダイパッド部101を支持する
吊りリード部と、半導体素子を載置した場合、その載置
した半導体素子と金属細線等の接続手段により電気的接
続するビーム状のインナーリード部103とを有したリ
ードフレームを用意する。
レームのダイパッド部101の支持部101a上に半導
体素子102を銀ペースト等の接着剤により接合する
(ダイボンド工程)。
ド部101上に搭載した半導体素子102の表面の電極
パッド(図示せず)と、リードフレームのインナーリー
ド部103の先端部上面とを金属細線104により接続
する(ワイヤーボンド工程)。ここではインナーリード
部103の上面に設けた溝部103aと溝部103aと
の間に金属細線104を接続する。
シートをリードフレームの底面側に密着させた状態でダ
イパッド部101、半導体素子102、インナーリード
部103の外囲を封止樹脂105により封止する。この
工程ではリードフレームの各半導体素子単位で個別封止
するものであり、リードフレーム上面を全面封止するも
のではない。またこの工程ではリードフレームの底面に
封止シートを密着させて封止しているので、ダイパッド
部101の底面を除く領域、吊りリード部、半導体素子
102、インナーリード部103の底面を除く領域、お
よび金属細線104の接続領域を封止するものであり、
封止後は封止樹脂105の底面からダイパッド部101
の底面が露出した構成となる。そして樹脂封止後はフレ
ーム枠と接続した吊りリード部、インナーリード部10
3の末端部分を切断し、吊りリード部、インナーリード
部103の各末端部(外方側面)が封止樹脂105の側
面と略同一面に配列した樹脂封止型半導体装置を得るも
のである。
脂封止型半導体装置では、ダイパッド部は半切断プレス
で上方に配置した支持部を備えた構造であるため、半導
体素子をダイパッド部の支持部に搭載した際、支持部の
アップセット量の厚み分だけ樹脂封止型半導体装置とし
て全体厚が大きくなってしまい、要望される薄厚化に限
界があるという問題があった。特に大きな半導体素子を
搭載した際には、厚みによる影響が顕著にあらわれ、大
型の半導体素子を搭載して薄厚化を実現するには構造
上、無理があった。
止構造であり、外方からの衝撃や、封止樹脂内部での応
力により、インナーリード部上に接続した金属細線部分
にストレスが印加され、近接の破断、接続強度などの信
頼性が懸念されていた。従来の樹脂封止型半導体装置の
リード構造では、インナーリード部の上面に複数の溝部
を設け、溝部間に金属細線を接続することで印加ストレ
スを吸収、緩和していたが、複数の溝部をインナーリー
ド部に設け、さらに金属細線を接続するボンディングエ
リアを確保することは、小型パッケージを構成するリー
ド部の面積的には限界であり、片面封止構造の樹脂封止
型半導体装置において、リード部の小型化とともに、金
属細線の接続信頼性を向上させる必要が高まっている。
法において、特に樹脂封止の工程では、リードフレーム
領域内で各半導体素子単位で個別封止するものであり、
リードフレーム上面を全面封止するものではないため、
封止後のリードフレームから樹脂封止型半導体装置を分
離するには、各リードフレームごとに金型による切断を
行う必要があり、製造効率の向上には限界があった。
のであり、樹脂封止型半導体装置自体の厚さの増加を抑
えつつ、より大きな半導体素子を搭載してパッケージ占
有率を向上させ、CSP(Chip Size Pac
kage)化を実現できる樹脂封止型半導体装置および
その製造方法を提供することを目的とする。
るために、本発明の樹脂封止型半導体装置は、半導体素
子搭載用のダイパッド部と、前記ダイパッド部を支持し
た複数の吊りリード部と、前記ダイパッド部上に搭載さ
れた半導体素子と、先端部が前記ダイパッド部に対向し
て配列された複数のリード部と、前記半導体素子の電極
と前記リード部の上面とを接続した金属細線と、前記ダ
イパッド部の底面を除く領域、吊りリード部、前記半導
体素子、前記リード部の底面と外方側面部を除く領域、
および金属細線の接続領域を封止した封止樹脂とよりな
り、前記リード部の外方側面部は前記封止樹脂の側面と
略同一面に配列された樹脂封止型半導体装置であって、
前記リード部の前記ダイパッド部に対向した先端部は、
その上面の厚みが削除された薄厚部を有している樹脂封
止型半導体装置である。
部に対向した先端部は、その上面の厚みが前記リード部
厚の概ね半分の厚みで削除された薄厚部を有している樹
脂封止型半導体装置である。
先端部は、その上面の厚みが前記リード部厚の概ね半分
の厚みで削除され、緩やかな傾斜をなした薄厚部を有し
ている樹脂封止型半導体装置である。
素子の周縁部は、リード部の先端部上面の薄厚部に近接
している樹脂封止型半導体装置である。
ている樹脂封止型半導体装置である。
とを接続した金属細線のうち、前記リード部に接続され
た部分は、前記リード部の上面の溝部の近傍に接続され
ている樹脂封止型半導体装置である。
られている樹脂封止型半導体装置である。
とを接続した金属細線のうち、前記リード部に接続され
た部分は、前記リード部の薄厚部から離れて接続されて
いる樹脂封止型半導体装置である。
厚部以外の上面とは同一面に配置されている樹脂封止型
半導体装置である。
体装置である。
は、板材よりなるフレーム枠内に設けられた半導体素子
搭載用のダイパッド部と、前記ダイパッド部をその先端
部で支持し、末端部が前記フレーム枠に接続した吊りリ
ード部と、先端部が前記ダイパッド部に対向して配列さ
れ、末端部が前記フレーム枠に接続した複数のリード部
とよりなるリードフレームであって、前記リード部の前
記ダイパッド部に対向した先端部上面の厚みが薄くなっ
た薄厚部を有したリードフレームを用意する工程と、用
意したリードフレームの前記ダイパッド部上に半導体素
子をその主面を上にして搭載する工程と、前記ダイパッ
ド部上に搭載した前記半導体素子の電極と、前記リード
フレームの前記リード部の上面の薄厚部以外の面とを金
属細線により接続する工程と、前記リードフレームの上
面側を封止樹脂により樹脂封止し、前記ダイパッド部の
底面を除く領域、吊りリード部、前記半導体素子、前記
リード部の底面を除く領域、および金属細線の接続領域
を封止する工程とよりなる樹脂封止型半導体装置の製造
方法である。
ード部、リード部の末端部分を切断し、前記吊りリード
部、前記リード部の各末端部を封止樹脂の側面と略同一
面に配列する樹脂封止型半導体装置の製造方法である。
ド部上に半導体素子をその主面を上にして搭載する工程
では、前記リードフレームのリード部の先端部上面の薄
厚部にその周縁部が近接するような大きさの半導体素子
を搭載する樹脂封止型半導体装置の製造方法である。
方法は、板材よりなるフレーム枠内に設けられた複数の
リードユニットで構成されたリードフレームであって、
半導体素子搭載用のダイパッド部と、前記ダイパッド部
をその先端部で支持し、末端部が前記フレーム枠に接続
した吊りリード部と、先端部が前記ダイパッド部に対向
して配列され、末端部が前記フレーム枠に接続した複数
のリード部であって、前記リード部の前記ダイパッド部
に対向した先端部上面の厚みが薄くなった薄厚部を有し
たリード部とよりなるリードユニットを1ユニットとし
て、前記ユニットを複数ユニット有し、各リードユニッ
ト間のフレーム枠の板材厚は薄厚となっているリードフ
レームを用意する工程と、用意したリードフレームの各
リードユニットの各ダイパッド部上に半導体素子をその
主面を上にして搭載する工程と、前記ダイパッド部上に
搭載した前記半導体素子の電極と、前記リードフレーム
の各リードユニットのリード部の上面の薄厚部以外の面
とを金属細線により接続する工程と、前記リードフレー
ムの各ユニット全域の上面側を封止樹脂により樹脂封止
し、前記ダイパッド部の底面を除く領域、吊りリード
部、前記半導体素子、前記リード部の底面を除く領域、
および金属細線の接続領域を封止する工程と、前記リー
ドフレームの板材が薄厚となっている各ユニット間を切
断することにより、吊りリード部、リード部の末端部分
が切断され、前記吊りリード部、前記リード部の各末端
部を封止樹脂の側面と略同一面に配列した外形が直方体
の樹脂封止型半導体装置の個片を得る工程とよりなる樹
脂封止型半導体装置の製造方法である。
リードユニットの各ダイパッド部上に半導体素子をその
主面を上にして搭載する工程では、前記リードフレーム
のリード部の先端部上面の薄厚部にその周縁部が近接す
るような大きさの半導体素子を搭載する樹脂封止型半導
体装置の製造方法である。
体装置は、リード部のダイパッド部に対向した先端部
は、その上面の厚みが薄くなった薄厚部を有しているの
で、ダイパッド部上面とリード部の上面とを同一面とし
ても、ダイパッド部上に搭載した半導体素子の周縁部を
そのリード部の先端部上面の薄厚部に近接させることが
でき、リード部と半導体素子との接触を避けつつ、大型
の半導体素子を搭載して、CSP化を実現できるもので
ある。そしてリード部の先端部が薄厚部を有しているの
で、ダイパッド部に上方にあげた支持部を設けてアップ
セットする必要はなく、樹脂封止型半導体装置としてチ
ップ占有率を高めて薄厚化を実現できるものである。本
発明の樹脂封止型半導体装置ではパッケージ(封止樹
脂)に対するチップ占有率を70[%]以上に高めてC
SP化を実現できるものである。
先端部は、緩やかな傾斜をなしてリード厚の概ね半分の
厚みで薄くなった薄厚部を有しているので、リード部に
印加される外部または封止樹脂内からの応力による金属
細線の接続部分に対する影響を低減し、接続の信頼性を
高めることができる。
方法では、リード部のダイパッド部に対向した先端部上
面の厚みが薄くなった薄厚部を有したリードフレームを
用いるため、リード部の先端部上面の薄厚部にその周縁
部が近接するような大きさの半導体素子を搭載すること
ができ、樹脂封止型半導体装置としてチップ占有率を高
めてCSP化を図り、薄厚化を実現できる製造方法であ
る。
のフレーム枠内に複数のリードユニットを有し、各リー
ドユニット間のフレーム枠の板材厚は薄厚となっている
リードフレームを用いているので、リードフレームの各
ユニット全域の上面側を封止樹脂により樹脂封止でき、
リードフレームの板材が薄厚となっている各ユニット間
を切断することにより、吊りリード部、リード部の末端
部分が切断され、吊りリード部、リード部の各末端部を
封止樹脂の側面と略同一面に配列した外形が直方体の樹
脂封止型半導体装置を得ることができ、製造効率を高め
ることができる。
装置およびその製造方法の一実施形態について図面を参
照しながら説明する。
を示す図であり、図1(a)は平面図、図1(b)は底
面図、図1(c)は図1(b)のC−C1箇所の断面図
である。
型半導体装置は、リードフレームを用いた樹脂封止型半
導体装置において、パッケージ面積に対するチップ面積
占有率を大きくしてCSP化を実現することに主眼をお
いたものであり、半導体素子搭載用のダイパッド部1
と、そのダイパッド部1を各角部で支持した複数の吊り
リード部2と、ダイパッド部1上に接着剤により搭載さ
れた半導体素子3と、先端部がダイパッド部1の各辺に
それぞれ対向して配列され、上面に溝部4aが設けられ
た複数のインナーリード部4と、半導体素子3の電極と
インナーリード部4の上面に設けたボンディングエリア
とを接続した金属細線5と、ダイパッド部1の底面を除
く領域、吊りリード部2、半導体素子3、インナーリー
ド部4の底面と外方側面部を除く領域、および金属細線
5の接続領域を封止した封止樹脂6とよりなり、インナ
ーリード部4の外方側面部は封止樹脂6の側面と略同一
面に配列された樹脂封止型半導体装置である。そしてイ
ンナーリード部4のダイパッド部1に対向した先端部上
面は、その厚みが薄くなった薄厚部7を有しているもの
であり、ダイパッド部1の上面とインナーリード部4の
薄厚部7以外の上面とは同一面に配置されているもので
ある。
ド部1に対向した先端部は、緩やかな曲面の傾斜部分7
aを構成して、インナーリード部4の厚みの概ね半分の
厚みで上面部が薄くなった薄厚部7を有しているもので
あり、実際にはリード部分に対してハーフエッチングに
より薄厚部7が形成されたものである。またインナーリ
ード部4の上面には2つの溝部4aが設けられ、半導体
素子3の電極とインナーリード部4の上面とを接続した
金属細線5のうち、インナーリード部4上面に接続され
た部分は、インナーリード部4の上面の溝部4aの近傍
側でインナーリード部4の薄厚部7から離れて接続され
ており、たとえインナーリード部4に応力が印加された
としても、溝部4aでリード変形し、さらに薄厚部7が
傾斜部分7aをなしているので、効果的に応力を吸収
し、接続部分の信頼性を高めることができる構造を有し
ているものである。すなわち、インナーリード部4に伝
搬する応力を薄厚部7の傾斜部分7aで徐々に受け、溝
部4aでリード変形により吸収できるので、インナーリ
ード部4に対しては複数の溝部4aを設ける必要はな
く、ボンディングエリアを確保して小型のリード構造と
信頼性とを実現できるものである。なお、本実施形態で
は、薄厚部7の構成は緩やかな曲面による傾斜部分7a
を有して上面部分のリード部材厚が削除されたものであ
るが、薄厚部7の構成として曲面による傾斜部分7aの
他、直線状の傾斜部分としてもよい。また金属細線5を
接続する箇所を薄厚部7から離す場合には、薄厚部7に
傾斜部分を設けず、段差状に薄厚部を形成してもよい。
また溝部4aを設ける箇所はインナーリード部4の薄厚
部7以外の箇所でよいが、インナーリード部4の長さ、
薄厚部7の長さによっては、薄厚部7上に設けてもリー
ドに印加される応力を吸収できるものである。
は、ダイパッド部1の底面には溝部1aが設けられてお
り、樹脂封止の際の樹脂バリ発生を防止できるものであ
る。したがって封止樹脂6から露出したダイパッド部1
の底面には封止樹脂6の回り込みがなく、確実に露出し
ているものである。
では、ダイパッド部1上に搭載された半導体素子3の周
縁部は、インナーリード部4の先端部上面の薄厚部7に
近接している構造であり、従来に比較して大きな面積の
半導体素子が搭載されており、パッケージ(封止樹脂
6)内の半導体素子3の占有率を70[%]以上、具体
的には80[%]にまで高めて、CSP化を実現できる
ものである。すなわち、インナーリード部4のダイパッ
ド部1に対向した先端部上面は、その厚みが薄く構成さ
れ、先端部は薄厚部7を有しているので、ダイパッド部
1上に搭載した半導体素子3の周縁部をそのインナーリ
ード部4の先端部上面の薄厚部7に近接させることがで
き、インナーリード部4と半導体素子3との接触を避け
つつ、大型の半導体素子を搭載して、CSP化を実現で
きるものである。しかもインナーリード部4の先端部上
面が薄厚部7を有しているので、ダイパッド部1に上方
にあげた支持部を設けてアップセットする必要はなく、
樹脂封止型半導体装置としてチップ占有率を高めて薄厚
化を実現できるものである。本実施形態では、200
[μm]厚の半導体素子を用い、全体厚として0.5
[mm]厚の樹脂封止型半導体装置を実現している。な
お、本実施形態ではインナーリード部4の先端部を半導
体素子3の周縁部に近接させているが、インナーリード
部4の先端部の薄厚部7を搭載した半導体素子3の下面
に延在するように設計してもよいし、インナーリード部
4の先端部の薄厚部7に覆い被さるような大型の半導体
素子を搭載してもよい。
製造方法について説明する。
体装置の製造方法を示す図であり、図2は樹脂封止型半
導体装置の製造方法で用いるリードフレームを示す図で
あり、図2(a)は平面図、図2(b)は図2(a)の
D−D1箇所の断面図である。図3は製造方法の主要な
工程を示す断面図である。
製造方法で用いるリードフレームについて説明する。
レームは、銅材または42−アロイ等の通常のリードフ
レームに用いられている金属板よりなるフレーム枠8内
に設けられた半導体素子搭載用のダイパッド部1と、ダ
イパッド部1の各角部をその先端部で支持し、末端部が
フレーム枠8に接続した吊りリード部2と、先端部がダ
イパッド部1に対向して配列され、末端部がフレーム枠
8に接続した複数のインナーリード部4とよりなるリー
ドフレームであって、インナーリード部4のダイパッド
部1に対向した先端部上面の厚みが、ハーフエッチング
加工により概ね半分の厚みに薄くなった薄厚部7を有し
たリードフレームである。そして先端部の上面部は、緩
やかな傾斜部分7aを構成して、インナーリード部4の
厚みの概ね半分の厚みで薄くなった薄厚部7である。ま
たインナーリード部4の上面には2つの溝部4aが設け
られ、また図中の破線で示した構成のように、ダイパッ
ド部1の底面には溝部1aが円形環状に設けられている
ものである。また本実施形態のリードフレームの板厚は
200〜300[μm]の範囲で、250[μm]のも
のを用いている。
封止型半導体装置を製造する工程について説明する。
42−アロイ等の通常のリードフレームに用いられてい
る金属板よりなるフレーム枠内に設けられた半導体素子
搭載用のダイパッド部1と、ダイパッド部1の各角部を
その先端部で支持し、末端部がフレーム枠に接続した吊
りリード部と、先端部がダイパッド部1に対向して配列
され、末端部がフレーム枠に接続した複数のインナーリ
ード部4とよりなるリードフレームであって、インナー
リード部4のダイパッド部1に対向した先端部上面の厚
みが薄くなった薄厚部7を有したリードフレームを用意
する。
ードフレームのダイパッド部1上に接着剤(図示せず)
を介して半導体素子3をその主面を上にして搭載する。
この時、本実施形態では、用いるリードフレームの各イ
ンナーリード部4の先端部の上面は、その厚みが薄くな
った薄厚部7を有しているので、インナーリード部4の
先端部近傍、または薄厚部7上までオーバーラップする
ような大きな面積の半導体素子3を搭載しても、インナ
ーリード部4と半導体素子3との接触を避けて搭載でき
るものである。
部1上に搭載した半導体素子3の電極と、インナーリー
ド部4の上面の薄厚部以外の面の例えば溝部4aと溝4
aとの間とを金属細線5により電気的に接続する。ここ
では半導体素子3の電極とインナーリード部4の上面と
を接続した金属細線5のうち、インナーリード部4上面
に接続された部分は、インナーリード部4の上面の溝部
4aの近傍側でインナーリード部4の薄厚部7から離し
て接続するものであり、応力対策として薄厚部7上には
接続しないものである。
レームの上面側を封止樹脂6により樹脂封止し、ダイパ
ッド部1の底面を除く領域、吊りリード部、半導体素子
3、インナーリード部4の底面を除く領域、および金属
細線5の接続領域を封止する。そして樹脂封止の工程の
後、吊りリード部、インナーリード部4の末端部分を切
断し、吊りリード部、インナーリード部4の各末端部を
封止樹脂6の側面と略同一面に配列することにより、樹
脂封止型半導体装置を実現できる。この樹脂封止の工程
では、リードフレームの底面側に封止シートを密着させ
て樹脂封止するものであり、これにより片面封止が可能
となり、ダイパッド部1等、封止樹脂6から露出させた
い部位を確実に露出させることができるものである。
方法により、インナーリード部4のダイパッド部1に対
向した先端部上面の厚みが薄くなった薄厚部7を有した
リードフレームを用いるため、インナーリード部4の先
端部上面の薄厚部7にその周縁部が近接するような大き
な面積の半導体素子3を搭載することができ、樹脂封止
型半導体装置としてチップ占有率を高めてCSP化を図
り、またダイパッド部1はアップセット処理する必要が
ないため、樹脂封止型半導体装置として極めて薄厚化を
図ることができる製造方法である。
実施形態について図面を参照しながら説明する。図4は
本実施形態の樹脂封止型半導体装置を示す図であり、図
4(a)は平面図、図4(b)は底面図、図4(c)は
図4(b)のE−E1箇所の断面図である。
型半導体装置は基本構造としては前述の図に示した構造
と同様であり、半導体素子搭載用のダイパッド部1と、
そのダイパッド部1を各角部で支持した複数の吊りリー
ド部2と、ダイパッド部1上に接着剤により搭載された
半導体素子3と、先端部がダイパッド部1の各辺にそれ
ぞれ対向して配列され、上面に溝部4aが設けられた複
数のインナーリード部4と、半導体素子3の電極とイン
ナーリード部4の上面に設けたボンディングエリアとを
接続した金属細線5と、ダイパッド部1の底面を除く領
域、吊りリード部2、半導体素子3、インナーリード部
4の底面と外方側面部を除く領域、および金属細線5の
接続領域を封止した封止樹脂6とよりなり、インナーリ
ード部4の外方側面部は封止樹脂6の側面と略同一面に
配列された樹脂封止型半導体装置である。そしてインナ
ーリード部4のダイパッド部1に対向した先端部上面
は、その厚みが薄くなった薄厚部7を有し、かつ先端部
の上面部は、緩やかな傾斜部分7aを構成して、インナ
ーリード部4の厚みの概ね半分の厚みで薄くなった薄厚
部7を有しているものである。
1に示した形態とは異なり、外形が直方体状をなし、ま
たインナーリード部4の外方側面は封止樹脂6の側面と
同一面に配置されているが、その外方側面のインナーリ
ード部4の下面はその厚みが薄くなった薄厚部9を有し
ているものである。したがって本実施形態の樹脂封止型
半導体装置は図4(b)に示すように、インナーリード
部4の外方側面の下面は封止樹脂6内に封止されている
ので、封止樹脂6(パッケージ)の周縁部にはインナー
リード部4の底面が露出しない構造となっている。
製造方法について説明する。
封止型半導体装置の製造方法を示す図であり、図5は樹
脂封止型半導体装置の製造方法で用いるリードフレーム
を示す図であり、図5(a)は平面図、図5(b)は図
5(a)のF−F1箇所の断面図である。図6,図7は
製造方法の主要な工程を示す断面図である。
製造方法で用いるリードフレームについて説明する。
ードフレームは、前述と同様な金属板材よりなるフレー
ム枠10内に設けられた複数のリードユニット11で構
成されたリードフレームであって、半導体素子搭載用の
ダイパッド部1と、そのダイパッド部1をその先端部で
支持し、末端部がフレーム枠10に接続した吊りリード
部2と、先端部がダイパッド部1に対向して配列され、
末端部がフレーム枠10に接続した複数のインナーリー
ド部4であって、そのインナーリード部4のダイパッド
部1に対向した先端部上面の厚みが薄くなった薄厚部7
を有したインナーリード部4とよりなるリードユニット
11を1ユニットとして、そのユニットを複数ユニット
有し、各リードユニット11間のフレーム枠10の板材
厚は薄厚部9となっているリードフレームである。図5
(a)中、便宜上、ハッチングを付した部分が各リード
ユニット11間の薄厚部9である。すなわち本実施形態
で用いるリードフレームはその上面を一括で全域封止す
るための大型のリードフレーム基板である。また同様に
各インナーリード部4の上面には溝部4aが設けられ、
ダイパッド部1の底面には破線で示した溝部1aが設け
られているものである。
封止型半導体装置を製造する工程について説明する。
で示したように、リードユニットとして、半導体素子搭
載用のダイパッド部1と、ダイパッド部1の各角部をそ
の先端部で支持し、末端部がフレーム枠に接続した吊り
リード部と、先端部がダイパッド部1に対向して配列さ
れ、末端部がフレーム枠に接続した複数のインナーリー
ド部4とを有し、複数ユニットよりなるリードフレーム
であって、インナーリード部4のダイパッド部1に対向
した先端部上面の厚みが薄くなった薄厚部7を有したリ
ードフレームを用意する。
ードフレームのリードユニットの各ダイパッド部1上に
接着剤(図示せず)を介して半導体素子3をその主面を
上にして搭載する。この時、本実施形態では、用いるリ
ードフレームの各インナーリード部4の先端部の上面
は、その厚みが薄くなった薄厚部7を有しているので、
インナーリード部4の先端部近傍、または薄厚部7上ま
でオーバーラップするような大きな面積の半導体素子3
を搭載しても、インナーリード部4と半導体素子3との
接触を避けて搭載できるものである。
ットごとの各ダイパッド部1上に搭載した半導体素子3
の電極と、インナーリード部4の上面の薄厚部以外の面
の例えば溝部4aと溝4aとの間とを金属細線5により
電気的に接続する。ここでは半導体素子3の電極とイン
ナーリード部4の上面とを接続した金属細線5のうち、
インナーリード部4上面に接続された部分は、インナー
リード部4の上面の溝部4aの近傍側でインナーリード
部4の薄厚部7から離して接続するものであり、応力対
策として薄厚部7上には接続しないものである。
ームの各リードユニットの上面側全域を封止樹脂6によ
り一括で樹脂封止し、ダイパッド部1の底面を除く領
域、吊りリード部、半導体素子3、インナーリード部4
の底面を除く領域、および金属細線5の接続領域を封止
する。この樹脂封止の工程では、リードフレームの底面
側に封止シートを密着させて樹脂封止するものであり、
これにより片面封止が可能となり、ダイパッド部1等、
封止樹脂6から露出させたい部位を確実に露出させるこ
とができるものである。
素子3ごとであって、リードフレームの板材が薄厚とな
っている各ユニット間の薄厚部9をダイシングブレード
12により切断することで、吊りリード部、インナーリ
ード部4の末端部分を切断し、吊りリード部、インナー
リード部4の各末端部を封止樹脂6の側面と略同一面に
配列した外形が直方体の樹脂封止型半導体装置の個片を
得る。
個片化した直方体状の樹脂封止型半導体装置を示す。図
7に示す樹脂封止型半導体装置は前述の図4で示した構
造と同様である。
では、インナーリード部のダイパッド部に対向した先端
部は、その上面厚みが薄くなった薄厚部を有しているの
で、ダイパッド部上に搭載した半導体素子の周縁部をそ
のインナーリード部の先端部上面にまで近接させること
ができ、インナーリード部と半導体素子との接触を避け
つつ、大型の半導体素子を搭載して、チップ占有率を高
め、CSP化を実現できるものである。そしてリード部
の先端部が薄厚部を有しているので、ダイパッド部に上
方にあげた支持部を設けてアップセットする必要はな
く、樹脂封止型半導体装置としてさらなる薄厚化を実現
できるものである。
は、インナーリード部のダイパッド部に対向した先端部
上面の厚みが薄くなった薄厚部を有したリードフレーム
を用いるため、リード部の先端部上面の薄厚部にその周
縁部が近接するような大型の半導体素子を搭載すること
ができ、樹脂封止型半導体装置としてチップ占有率を高
めてCSP化を図り、薄厚化を実現できる製造方法であ
る。また、リードフレームとして、1枚の金属板材のフ
レーム枠内に複数のリードユニットを有し、各リードユ
ニット間のフレーム枠の板材厚は薄厚部となっているリ
ードフレームを用ているので、リードフレームの各ユニ
ット全域の上面側を封止樹脂により樹脂封止でき、リー
ドフレームの板材が薄厚となっている各ユニット間を切
断することにより、吊りリード部、インナーリード部の
末端部分が切断され、吊りリード部、インナーリード部
の各末端部を封止樹脂の側面と略同一面に配列した外形
が直方体の樹脂封止型半導体装置を得ることができ、樹
脂封止工程、切断分離工程の効率を高めて量産性に優れ
た製造方法を実現できる。
は、リード部のダイパッド部に対向した先端部上面は、
その厚みが削除されて薄くなった薄厚部を有しているの
で、ダイパッド部上に搭載した半導体素子の周縁部をそ
のリード部の先端部上面の薄厚部に近接させることがで
き、リード部と半導体素子との接触を避けつつ、大型の
半導体素子を搭載して、チップ占有率を高め、CSP化
を実現できるものである。そしてリード部の先端部が薄
厚部を有しているので、ダイパッド部に上方にあげた支
持部を設けてアップセットする必要はなく、樹脂封止型
半導体装置としてさらなる薄厚化を実現できるものであ
る。また本発明の樹脂封止型半導体装置は、ダイパッド
部に対向したリード部の先端部は、緩やかな傾斜をなし
てリード厚の概ね半分の厚みで薄くなった薄厚部を有し
ているので、リード部に印加される外部または封止樹脂
内からの応力による金属細線の接続部分に対する影響を
低減し、接続の信頼性を高めることができる。
では、リード部のダイパッド部に対向した先端部の厚み
が薄くなった薄厚部を有したリードフレームを用いるた
め、リード部の先端部上面にその周縁部が近接するよう
な大きさの半導体素子を搭載することができ、樹脂封止
型半導体装置としてチップ占有率を高めてCSP化を図
り、薄厚化を実現できる製造方法である。また、リード
フレームとして、1枚の板材のフレーム枠内に複数のリ
ードユニットを有し、各リードユニット間のフレーム枠
の板材厚は薄厚となっているリードフレームを用ている
ので、リードフレームの各ユニット全域の上面側を封止
樹脂により樹脂封止でき、リードフレームの板材が薄厚
となっている各ユニット間を切断することにより、吊り
リード部、リード部の末端部分が切断され、吊りリード
部、リード部の各末端部を封止樹脂の側面と略同一面に
配列した外形が直方体の樹脂封止型半導体装置を得るこ
とができ、製造効率を高めることができる。
示す図
製造方法でのリードフレームを示す図
製造方法を示す断面図
示す図
製造方法でのリードフレームを示す図
製造方法を示す断面図
製造方法を示す断面図
ードフレームを示す図
す断面図
Claims (15)
- 【請求項1】 半導体素子搭載用のダイパッド部と、 前記ダイパッド部を支持した複数の吊りリード部と、 前記ダイパッド部上に搭載された半導体素子と、 先端部が前記ダイパッド部に対向して配列された複数の
リード部と、 前記半導体素子の電極と前記リード部の上面とを接続し
た金属細線と、 前記ダイパッド部の底面を除く領域、吊りリード部、前
記半導体素子、前記リード部の底面と外方側面部を除く
領域、および金属細線の接続領域を封止した封止樹脂と
よりなり、 前記リード部の外方側面部は前記封止樹脂の側面と略同
一面に配列された樹脂封止型半導体装置であって、 前記リード部の前記ダイパッド部に対向した先端部は、
その上面の厚みが削除された薄厚部を有していることを
特徴とする樹脂封止型半導体装置。 - 【請求項2】 リード部のダイパッド部に対向した先端
部は、その上面の厚みが前記リード部厚の概ね半分の厚
みで削除された薄厚部を有していることを特徴とする請
求項1に記載の樹脂封止型半導体装置。 - 【請求項3】 リード部のダイパッド部に対向した先端
部は、その上面の厚みが前記リード部厚の概ね半分の厚
みで削除され、緩やかな傾斜をなした薄厚部を有してい
ることを特徴とする請求項1に記載の樹脂封止型半導体
装置。 - 【請求項4】 ダイパッド部上に搭載された半導体素子
の周縁部は、リード部の先端部上面の薄厚部に近接して
いることを特徴とする請求項1に記載の樹脂封止型半導
体装置。 - 【請求項5】 リード部の上面には溝部が設けられてい
ることを特徴とする請求項1に記載の樹脂封止型半導体
装置。 - 【請求項6】 半導体素子の電極とリード部の上面とを
接続した金属細線のうち、前記リード部に接続された部
分は、前記リード部の上面の溝部の近傍に接続されてい
ることを特徴とする請求項5に記載の樹脂封止型半導体
装置。 - 【請求項7】 ダイパッド部の底面には溝部が設けられ
ていることを特徴とする請求項1に記載の樹脂封止型半
導体装置。 - 【請求項8】 半導体素子の電極とリード部の上面とを
接続した金属細線のうち、前記リード部に接続された部
分は、前記リード部の薄厚部から離れて接続されている
ことを特徴とする請求項1に記載の樹脂封止型半導体装
置。 - 【請求項9】 ダイパッド部の上面とリード部の薄厚部
以外の上面とは同一面に配置されていることを特徴とす
る請求項1に記載の樹脂封止型半導体装置。 - 【請求項10】 外形は直方体であることを特徴とする
請求項1に記載の樹脂封止型半導体装置。 - 【請求項11】 板材よりなるフレーム枠内に設けられ
た半導体素子搭載用のダイパッド部と、前記ダイパッド
部をその先端部で支持し、末端部が前記フレーム枠に接
続した吊りリード部と、先端部が前記ダイパッド部に対
向して配列され、末端部が前記フレーム枠に接続した複
数のリード部とよりなるリードフレームであって、前記
リード部の前記ダイパッド部に対向した先端部上面の厚
みが薄くなった薄厚部を有したリードフレームを用意す
る工程と、 用意したリードフレームの前記ダイパッド部上に半導体
素子をその主面を上にして搭載する工程と、 前記ダイパッド部上に搭載した前記半導体素子の電極
と、前記リードフレームの前記リード部の上面の薄厚部
以外の面とを金属細線により接続する工程と、 前記リードフレームの上面側を封止樹脂により樹脂封止
し、前記ダイパッド部の底面を除く領域、吊りリード
部、前記半導体素子、前記リード部の底面を除く領域、
および金属細線の接続領域を封止する工程とよりなるこ
とを特徴とする樹脂封止型半導体装置の製造方法。 - 【請求項12】 樹脂封止の工程の後、吊りリード部、
リード部の末端部分を切断し、前記吊りリード部、前記
リード部の各末端部を封止樹脂の側面と略同一面に配列
することを特徴とする請求項11に記載の樹脂封止型半
導体装置の製造方法。 - 【請求項13】 用意したリードフレームのダイパッド
部上に半導体素子をその主面を上にして搭載する工程で
は、 前記リードフレームのリード部の先端部上面の薄厚部に
その周縁部が近接するような大きさの半導体素子を搭載
することを特徴とする請求項11に記載の樹脂封止型半
導体装置の製造方法。 - 【請求項14】 板材よりなるフレーム枠内に設けられ
た複数のリードユニットで構成されたリードフレームで
あって、半導体素子搭載用のダイパッド部と、前記ダイ
パッド部をその先端部で支持し、末端部が前記フレーム
枠に接続した吊りリード部と、先端部が前記ダイパッド
部に対向して配列され、末端部が前記フレーム枠に接続
した複数のリード部であって、前記リード部の前記ダイ
パッド部に対向した先端部上面の厚みが薄くなった薄厚
部を有したリード部とよりなるリードユニットを1ユニ
ットとして、前記ユニットを複数ユニット有し、各リー
ドユニット間のフレーム枠の板材厚は薄厚となっている
リードフレームを用意する工程と、 用意したリードフレームの各リードユニットの各ダイパ
ッド部上に半導体素子をその主面を上にして搭載する工
程と、 前記ダイパッド部上に搭載した前記半導体素子の電極
と、前記リードフレームの各リードユニットのリード部
の上面の薄厚部以外の面とを金属細線により接続する工
程と、 前記リードフレームの各ユニット全域の上面側を封止樹
脂により樹脂封止し、前記ダイパッド部の底面を除く領
域、吊りリード部、前記半導体素子、前記リード部の底
面を除く領域、および金属細線の接続領域を封止する工
程と、 前記リードフレームの板材が薄厚となっている各ユニッ
ト間を切断することにより、吊りリード部、リード部の
末端部分が切断され、前記吊りリード部、前記リード部
の各末端部を封止樹脂の側面と略同一面に配列した外形
が直方体の樹脂封止型半導体装置の個片を得る工程とよ
りなることを特徴とする樹脂封止型半導体装置の製造方
法。 - 【請求項15】 用意したリードフレームの各リードユ
ニットの各ダイパッド部上に半導体素子をその主面を上
にして搭載する工程では、 前記リードフレームのリード部の先端部上面の薄厚部に
その周縁部が近接するような大きさの半導体素子を搭載
することを特徴とする請求項14に記載の樹脂封止型半
導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001221118A JP3879452B2 (ja) | 2001-07-23 | 2001-07-23 | 樹脂封止型半導体装置およびその製造方法 |
US10/199,109 US6909168B2 (en) | 2001-07-23 | 2002-07-22 | Resin encapsulation semiconductor device utilizing grooved leads and die pad |
US11/090,011 US7338838B2 (en) | 2001-07-23 | 2005-03-28 | Resin-encapsulation semiconductor device and method for fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001221118A JP3879452B2 (ja) | 2001-07-23 | 2001-07-23 | 樹脂封止型半導体装置およびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006148089A Division JP4212607B2 (ja) | 2006-05-29 | 2006-05-29 | 樹脂封止型半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003037219A true JP2003037219A (ja) | 2003-02-07 |
JP3879452B2 JP3879452B2 (ja) | 2007-02-14 |
Family
ID=19054836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001221118A Expired - Fee Related JP3879452B2 (ja) | 2001-07-23 | 2001-07-23 | 樹脂封止型半導体装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US6909168B2 (ja) |
JP (1) | JP3879452B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005191158A (ja) * | 2003-12-25 | 2005-07-14 | Renesas Technology Corp | 半導体装置及びその製造方法 |
JP2006100636A (ja) * | 2004-09-30 | 2006-04-13 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2006162658A (ja) * | 2004-12-02 | 2006-06-22 | Sharp Corp | カラーフィルタを透過又はこれに反射する光の色分割時間を変化させることができるプロジェクタ装置 |
JP2007134585A (ja) * | 2005-11-11 | 2007-05-31 | Renesas Technology Corp | 半導体装置及びその製造方法 |
JP2009076658A (ja) * | 2007-09-20 | 2009-04-09 | Renesas Technology Corp | 半導体装置及びその製造方法 |
JP2010050491A (ja) * | 2009-12-02 | 2010-03-04 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2011077277A (ja) * | 2009-09-30 | 2011-04-14 | Sanyo Electric Co Ltd | 半導体装置 |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8330270B1 (en) * | 1998-06-10 | 2012-12-11 | Utac Hong Kong Limited | Integrated circuit package having a plurality of spaced apart pad portions |
US6229200B1 (en) | 1998-06-10 | 2001-05-08 | Asat Limited | Saw-singulated leadless plastic chip carrier |
JP2004179253A (ja) * | 2002-11-25 | 2004-06-24 | Nec Semiconductors Kyushu Ltd | 半導体装置およびその製造方法 |
JP2004214233A (ja) * | 2002-12-26 | 2004-07-29 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP3805338B2 (ja) * | 2003-11-07 | 2006-08-02 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
JP2005191342A (ja) * | 2003-12-26 | 2005-07-14 | Renesas Technology Corp | 半導体装置およびその製造方法 |
TWM253056U (en) * | 2004-02-13 | 2004-12-11 | Optimum Care Int Tech Inc | Compact chip packaging structure |
US7262491B2 (en) * | 2005-09-06 | 2007-08-28 | Advanced Interconnect Technologies Limited | Die pad for semiconductor packages and methods of making and using same |
JP4725581B2 (ja) * | 2005-09-27 | 2011-07-13 | パナソニック株式会社 | 放熱配線基板とそれを用いた電気機器 |
US8536689B2 (en) * | 2005-10-03 | 2013-09-17 | Stats Chippac Ltd. | Integrated circuit package system with multi-surface die attach pad |
WO2007129496A1 (ja) * | 2006-04-07 | 2007-11-15 | Murata Manufacturing Co., Ltd. | 電子部品およびその製造方法 |
US7936055B2 (en) * | 2006-08-23 | 2011-05-03 | Stats Chippac Ltd. | Integrated circuit package system with interlock |
TWI347664B (en) * | 2007-02-07 | 2011-08-21 | Advanced Semiconductor Eng | Semiconductor chip package structure |
US20080237814A1 (en) * | 2007-03-26 | 2008-10-02 | National Semiconductor Corporation | Isolated solder pads |
EP2140489A1 (en) * | 2007-04-17 | 2010-01-06 | Nxp B.V. | Method for manufacturing an element having electrically conductive members for application in a microelectronic package |
US8106489B1 (en) * | 2007-05-25 | 2012-01-31 | Cypress Semiconductor Corporation | Integrated circuit package and packaging method |
US7838974B2 (en) * | 2007-09-13 | 2010-11-23 | National Semiconductor Corporation | Intergrated circuit packaging with improved die bonding |
US7705476B2 (en) * | 2007-11-06 | 2010-04-27 | National Semiconductor Corporation | Integrated circuit package |
US7737538B2 (en) * | 2007-11-08 | 2010-06-15 | Visera Technologies Company Limited | Semiconductor package |
US7619303B2 (en) * | 2007-12-20 | 2009-11-17 | National Semiconductor Corporation | Integrated circuit package |
US20090160039A1 (en) * | 2007-12-20 | 2009-06-25 | National Semiconductor Corporation | Method and leadframe for packaging integrated circuits |
US8652881B2 (en) * | 2008-09-22 | 2014-02-18 | Stats Chippac Ltd. | Integrated circuit package system with anti-peel contact pads |
US8278146B2 (en) | 2008-12-08 | 2012-10-02 | Stmicroelectronics Asia Pacific Pte Ltd | Manufacturing method of chip package with coplanarity controlling feature |
TWI392065B (zh) * | 2009-06-08 | 2013-04-01 | Cyntec Co Ltd | 電子元件封裝模組 |
US8664753B2 (en) * | 2009-11-25 | 2014-03-04 | Infineon Technologies Ag | Semiconductor device with protruding component portion and method of packaging |
CN102097734A (zh) * | 2009-12-14 | 2011-06-15 | 昆山均瑞电子科技有限公司 | 扁平式连接器端子的制作方法 |
CN102934225B (zh) * | 2011-02-15 | 2016-05-04 | 松下知识产权经营株式会社 | 半导体装置及其制造方法 |
US20120261689A1 (en) * | 2011-04-13 | 2012-10-18 | Bernd Karl Appelt | Semiconductor device packages and related methods |
TWI524482B (zh) * | 2013-12-11 | 2016-03-01 | 南茂科技股份有限公司 | 晶片封裝結構及其製造方法 |
JP2016018846A (ja) * | 2014-07-07 | 2016-02-01 | 株式会社東芝 | 半導体パッケージ及び半導体パッケージの製造方法 |
JP6652117B2 (ja) | 2017-11-29 | 2020-02-19 | 日亜化学工業株式会社 | 樹脂パッケージおよび発光装置 |
JP7304145B2 (ja) * | 2018-11-07 | 2023-07-06 | 新光電気工業株式会社 | リードフレーム、半導体装置及びリードフレームの製造方法 |
CN113451227B (zh) * | 2019-03-06 | 2022-07-19 | 西安航思半导体有限公司 | 高可靠性qfn封装器件结构 |
US11244881B2 (en) * | 2019-09-30 | 2022-02-08 | Texas Instruments Incorporated | Package terminal cavities |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08250641A (ja) * | 1995-03-09 | 1996-09-27 | Fujitsu Ltd | 半導体装置とその製造方法 |
JP3521758B2 (ja) | 1997-10-28 | 2004-04-19 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JPH11214606A (ja) * | 1998-01-29 | 1999-08-06 | Matsushita Electron Corp | 樹脂封止型半導体装置及びリードフレーム |
JP3285815B2 (ja) * | 1998-03-12 | 2002-05-27 | 松下電器産業株式会社 | リードフレーム,樹脂封止型半導体装置及びその製造方法 |
JP3562311B2 (ja) * | 1998-05-27 | 2004-09-08 | 松下電器産業株式会社 | リードフレームおよび樹脂封止型半導体装置の製造方法 |
JP3405202B2 (ja) * | 1998-06-26 | 2003-05-12 | 松下電器産業株式会社 | リードフレームおよびそれを用いた樹脂封止型半導体装置およびその製造方法 |
US6204553B1 (en) * | 1999-08-10 | 2001-03-20 | Walsin Advanced Electronics Ltd. | Lead frame structure |
JP3062192B1 (ja) * | 1999-09-01 | 2000-07-10 | 松下電子工業株式会社 | リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法 |
JP3461332B2 (ja) * | 1999-09-10 | 2003-10-27 | 松下電器産業株式会社 | リードフレーム及びそれを用いた樹脂パッケージと光電子装置 |
JP2001345411A (ja) * | 2000-05-31 | 2001-12-14 | Matsushita Electric Ind Co Ltd | リードフレームとそれを用いた半導体装置及びその生産方法 |
US6400004B1 (en) * | 2000-08-17 | 2002-06-04 | Advanced Semiconductor Engineering, Inc. | Leadless semiconductor package |
JP2003017646A (ja) * | 2001-06-29 | 2003-01-17 | Matsushita Electric Ind Co Ltd | 樹脂封止型半導体装置およびその製造方法 |
JP2003204027A (ja) * | 2002-01-09 | 2003-07-18 | Matsushita Electric Ind Co Ltd | リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法 |
JP3801121B2 (ja) * | 2002-08-30 | 2006-07-26 | 松下電器産業株式会社 | 樹脂封止型半導体装置およびその製造方法 |
JP3736516B2 (ja) * | 2002-11-01 | 2006-01-18 | 松下電器産業株式会社 | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 |
-
2001
- 2001-07-23 JP JP2001221118A patent/JP3879452B2/ja not_active Expired - Fee Related
-
2002
- 2002-07-22 US US10/199,109 patent/US6909168B2/en not_active Expired - Lifetime
-
2005
- 2005-03-28 US US11/090,011 patent/US7338838B2/en not_active Expired - Lifetime
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005191158A (ja) * | 2003-12-25 | 2005-07-14 | Renesas Technology Corp | 半導体装置及びその製造方法 |
US7728412B2 (en) | 2004-09-30 | 2010-06-01 | Renesas Technology Corp. | Semiconductor device having plurality of leads |
JP2006100636A (ja) * | 2004-09-30 | 2006-04-13 | Renesas Technology Corp | 半導体装置の製造方法 |
US7323366B2 (en) | 2004-09-30 | 2008-01-29 | Renesas Technology Corp. | Manufacturing method of a semiconductor device |
CN100446201C (zh) * | 2004-09-30 | 2008-12-24 | 株式会社瑞萨科技 | 半导体器件 |
KR101160694B1 (ko) * | 2004-09-30 | 2012-06-28 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체장치의 제조 방법 |
JP4525277B2 (ja) * | 2004-09-30 | 2010-08-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2006162658A (ja) * | 2004-12-02 | 2006-06-22 | Sharp Corp | カラーフィルタを透過又はこれに反射する光の色分割時間を変化させることができるプロジェクタ装置 |
JP2007134585A (ja) * | 2005-11-11 | 2007-05-31 | Renesas Technology Corp | 半導体装置及びその製造方法 |
JP4732138B2 (ja) * | 2005-11-11 | 2011-07-27 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
JP2009076658A (ja) * | 2007-09-20 | 2009-04-09 | Renesas Technology Corp | 半導体装置及びその製造方法 |
US8558362B2 (en) | 2007-09-20 | 2013-10-15 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of the same |
JP2011077277A (ja) * | 2009-09-30 | 2011-04-14 | Sanyo Electric Co Ltd | 半導体装置 |
JP2010050491A (ja) * | 2009-12-02 | 2010-03-04 | Renesas Technology Corp | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3879452B2 (ja) | 2007-02-14 |
US20050167855A1 (en) | 2005-08-04 |
US7338838B2 (en) | 2008-03-04 |
US6909168B2 (en) | 2005-06-21 |
US20030015775A1 (en) | 2003-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3879452B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JP5379189B2 (ja) | 半導体装置 | |
JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
JP2006318996A (ja) | リードフレームおよび樹脂封止型半導体装置 | |
JP2003017646A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JP2001077274A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
JP3540793B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP3072291B1 (ja) | リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
JP4767277B2 (ja) | リードフレームおよび樹脂封止型半導体装置 | |
JP3430976B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
JPH10256460A (ja) | ターミナルランドフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
JP2001077265A (ja) | 樹脂封止型半導体装置の製造方法 | |
JP2716405B2 (ja) | 半導体装置およびその製造方法 | |
JP2001077279A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
JP4212607B2 (ja) | 樹脂封止型半導体装置 | |
JP2002026222A (ja) | 樹脂封止型半導体装置用リードフレーム | |
JP2002134439A (ja) | 半導体チップの製造方法と樹脂封止型半導体装置およびその製造方法 | |
JP4172111B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP4471863B2 (ja) | 半導体装置及びその製造方法 | |
JP4362902B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP2001077266A (ja) | 樹脂封止型半導体装置の製造方法 | |
JP4651218B2 (ja) | 半導体装置の製造方法 | |
JP4446719B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP2001077275A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
JP2003188332A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040820 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050701 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060328 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060718 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061030 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 3879452 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131117 Year of fee payment: 7 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |