JP2002134439A - 半導体チップの製造方法と樹脂封止型半導体装置およびその製造方法 - Google Patents
半導体チップの製造方法と樹脂封止型半導体装置およびその製造方法Info
- Publication number
- JP2002134439A JP2002134439A JP2000326601A JP2000326601A JP2002134439A JP 2002134439 A JP2002134439 A JP 2002134439A JP 2000326601 A JP2000326601 A JP 2000326601A JP 2000326601 A JP2000326601 A JP 2000326601A JP 2002134439 A JP2002134439 A JP 2002134439A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor
- resin
- semiconductor device
- die pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 320
- 238000004519 manufacturing process Methods 0.000 title claims description 37
- 238000007789 sealing Methods 0.000 claims abstract description 64
- 239000011347 resin Substances 0.000 claims abstract description 60
- 229920005989 resin Polymers 0.000 claims abstract description 60
- 238000000034 method Methods 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 230000002093 peripheral effect Effects 0.000 claims description 14
- 239000000853 adhesive Substances 0.000 claims description 7
- 230000001070 adhesive effect Effects 0.000 claims description 7
- 238000002360 preparation method Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000005520 cutting process Methods 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 2
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【課題】 従来の半導体チップ形状では、樹脂封止型半
導体装置を形成した際、チップ裏面側へは封止樹脂が存
在しないため、耐湿性等の信頼性のさらなる向上は難し
かった。 【解決手段】 半導体ウェハー１１の裏面の各半導体素
子１０の底面に相当する領域の一部をダイシングブレー
ドにより研削して薄厚化し、半導体ウェハー１１の底面
に第１の底面１３ａとその第１の底面１３ａから突出し
た第２の底面１３ｂを形成する。そして個々の半導体チ
ップ１６に分割することにより、第１の底面１３ａ、第
２の底面１３ｂを有した凸状の半導体チップ１６を得る
ことができる。この半導体チップにより、樹脂封止型半
導体装置を構成した際には、半導体チップ底面の第１の
底面と第２の底面との間に封止樹脂を介在させることが
でき、耐湿性等の信頼性を得ることができる。
導体装置を形成した際、チップ裏面側へは封止樹脂が存
在しないため、耐湿性等の信頼性のさらなる向上は難し
かった。 【解決手段】 半導体ウェハー１１の裏面の各半導体素
子１０の底面に相当する領域の一部をダイシングブレー
ドにより研削して薄厚化し、半導体ウェハー１１の底面
に第１の底面１３ａとその第１の底面１３ａから突出し
た第２の底面１３ｂを形成する。そして個々の半導体チ
ップ１６に分割することにより、第１の底面１３ａ、第
２の底面１３ｂを有した凸状の半導体チップ１６を得る
ことができる。この半導体チップにより、樹脂封止型半
導体装置を構成した際には、半導体チップ底面の第１の
底面と第２の底面との間に封止樹脂を介在させることが
でき、耐湿性等の信頼性を得ることができる。
Description
【０００１】
【発明の属する技術分野】本発明はリードフレームに搭
載し、外囲を封止樹脂で封止した際、耐湿性等の信頼性
を得ることができる半導体チップの製造方法と、その半
導体チップを用いた樹脂封止型半導体装置およびその製
造方法に関するものである。
載し、外囲を封止樹脂で封止した際、耐湿性等の信頼性
を得ることができる半導体チップの製造方法と、その半
導体チップを用いた樹脂封止型半導体装置およびその製
造方法に関するものである。
【０００２】
【従来の技術】近年、電子機器の小型化に対応するため
に、樹脂封止型半導体装置などの半導体部品の高密度実
装が要求され、それにともなって、半導体部品の小型、
薄型化が進んでいる。また小型で薄型でありながら、多
ピン化が進み、高密度の小型、薄型の樹脂封止型半導体
装置が要望されている。
に、樹脂封止型半導体装置などの半導体部品の高密度実
装が要求され、それにともなって、半導体部品の小型、
薄型化が進んでいる。また小型で薄型でありながら、多
ピン化が進み、高密度の小型、薄型の樹脂封止型半導体
装置が要望されている。
【０００３】以下、従来の樹脂封止型半導体装置に使用
するリードフレームについて説明する。
するリードフレームについて説明する。
【０００４】図６は、従来のリードフレームの構成を示
す平面図である。図６に示すように、従来のリードフレ
ームは、フレーム枠１と、そのフレーム枠１内に、半導
体チップが載置される矩形状のダイパッド部２と、ダイ
パッド部２を支持する吊りリード部３と、半導体素チッ
プを載置した場合、その載置した半導体チップと金属細
線等の接続手段により電気的接続するビーム状のインナ
ーリード部４と、そのインナーリード部４と連続して設
けられ、外部端子との接続のためのアウターリード部５
と、アウターリード部５どうしを連結固定し、樹脂封止
の際の樹脂止めとなるタイバー部６とより構成されてい
た。
す平面図である。図６に示すように、従来のリードフレ
ームは、フレーム枠１と、そのフレーム枠１内に、半導
体チップが載置される矩形状のダイパッド部２と、ダイ
パッド部２を支持する吊りリード部３と、半導体素チッ
プを載置した場合、その載置した半導体チップと金属細
線等の接続手段により電気的接続するビーム状のインナ
ーリード部４と、そのインナーリード部４と連続して設
けられ、外部端子との接続のためのアウターリード部５
と、アウターリード部５どうしを連結固定し、樹脂封止
の際の樹脂止めとなるタイバー部６とより構成されてい
た。
【０００５】なお、リードフレームは、図６に示した構
成よりなるパターンが１つではなく、複数個、左右、上
下に連続して配列されたものである。
成よりなるパターンが１つではなく、複数個、左右、上
下に連続して配列されたものである。
【０００６】次に従来の樹脂封止型半導体装置について
説明する。図７は、図６に示したリードフレームを用い
た樹脂封止型半導体装置を示す断面図である。
説明する。図７は、図６に示したリードフレームを用い
た樹脂封止型半導体装置を示す断面図である。
【０００７】図７に示すように、リードフレームのダイ
パッド部２上に半導体チップ７が搭載され、その半導体
チップ７とインナーリード部４とが金属細線８により電
気的に接続されている。そしてダイパッド部２上の半導
体チップ７、インナーリード部４の外囲は封止樹脂９に
より封止されている。封止樹脂９の側面からはアウター
リード部５が突出して設けられ、先端部はベンディング
されている。
パッド部２上に半導体チップ７が搭載され、その半導体
チップ７とインナーリード部４とが金属細線８により電
気的に接続されている。そしてダイパッド部２上の半導
体チップ７、インナーリード部４の外囲は封止樹脂９に
より封止されている。封止樹脂９の側面からはアウター
リード部５が突出して設けられ、先端部はベンディング
されている。
【０００８】従来の樹脂封止型半導体装置の製造方法
は、図８に示すように、リードフレームのダイパッド部
２上に半導体チップ７を接着剤により接合した後（ダイ
ボンド工程）、半導体チップ７とインナーリード部４の
先端部とを金属細線８により接続する（ワイヤーボンド
工程）。その後、半導体チップ７の外囲を封止するが、
封止領域はリードフレームのタイバー部６で包囲された
領域内を封止樹脂９により封止し、アウターリード部５
を外部に突出させて封止する（樹脂封止工程）。そして
タイバー部６で封止樹脂９の境界部をカッティングし、
各アウターリード部５を分離し、フレーム枠１を除去す
るとともに、アウターリード部５の先端部をベンディン
グすることにより（タイバーカット・ベンド工程）、図
７に示した構造の樹脂封止型半導体装置を製造すること
ができる。ここで図８において、破線で示した領域が封
止樹脂９で封止する領域である。
は、図８に示すように、リードフレームのダイパッド部
２上に半導体チップ７を接着剤により接合した後（ダイ
ボンド工程）、半導体チップ７とインナーリード部４の
先端部とを金属細線８により接続する（ワイヤーボンド
工程）。その後、半導体チップ７の外囲を封止するが、
封止領域はリードフレームのタイバー部６で包囲された
領域内を封止樹脂９により封止し、アウターリード部５
を外部に突出させて封止する（樹脂封止工程）。そして
タイバー部６で封止樹脂９の境界部をカッティングし、
各アウターリード部５を分離し、フレーム枠１を除去す
るとともに、アウターリード部５の先端部をベンディン
グすることにより（タイバーカット・ベンド工程）、図
７に示した構造の樹脂封止型半導体装置を製造すること
ができる。ここで図８において、破線で示した領域が封
止樹脂９で封止する領域である。
【０００９】
【発明が解決しようとする課題】しかしながら前記従来
の半導体装置では、リードフレームのダイパッド部上に
搭載されている半導体チップにおいて、半導体チップの
裏面側の全面はダイパッド部に接しており、封止樹脂で
外囲を封止した際には半導体チップの裏面側へは封止樹
脂が存在しない構造である。そのため、封止樹脂との密
着性、耐湿性、耐応力性においてさらなる向上は望めな
いものであった。また近年の片面封止型の半導体装置に
おいても半導体チップの裏面はダイパッド表面に接着さ
れているので、半導体チップの裏面側へは封止樹脂が存
在しない構造であり、封止樹脂との密着性、耐湿性、耐
応力性においてさらなる向上は望めないものである。
の半導体装置では、リードフレームのダイパッド部上に
搭載されている半導体チップにおいて、半導体チップの
裏面側の全面はダイパッド部に接しており、封止樹脂で
外囲を封止した際には半導体チップの裏面側へは封止樹
脂が存在しない構造である。そのため、封止樹脂との密
着性、耐湿性、耐応力性においてさらなる向上は望めな
いものであった。また近年の片面封止型の半導体装置に
おいても半導体チップの裏面はダイパッド表面に接着さ
れているので、半導体チップの裏面側へは封止樹脂が存
在しない構造であり、封止樹脂との密着性、耐湿性、耐
応力性においてさらなる向上は望めないものである。
【００１０】本発明は従来の半導体チップの構造に着目
し、生産性よく樹脂封止型半導体装置用の半導体チップ
を得ることができ、さらに耐湿性等の信頼性を得ること
ができる半導体チップの製造方法と樹脂封止型半導体装
置およびその製造方法を提供することを目的とする。
し、生産性よく樹脂封止型半導体装置用の半導体チップ
を得ることができ、さらに耐湿性等の信頼性を得ること
ができる半導体チップの製造方法と樹脂封止型半導体装
置およびその製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】前記従来の課題を解決す
るために本発明の半導体チップの製造方法は、その面内
に複数の半導体素子が形成された半導体ウェハーに対し
て、その底面の各半導体素子の底面に相当する領域の一
部を研削して薄厚化する研削工程と、前記半導体ウェハ
ーに対して半導体素子単位に分割し、第１の底面とその
第１の底面から下方に突出した突出面を有した第２の底
面とを有した半導体チップを得る分割工程とよりなる半
導体チップの製造方法である。
るために本発明の半導体チップの製造方法は、その面内
に複数の半導体素子が形成された半導体ウェハーに対し
て、その底面の各半導体素子の底面に相当する領域の一
部を研削して薄厚化する研削工程と、前記半導体ウェハ
ーに対して半導体素子単位に分割し、第１の底面とその
第１の底面から下方に突出した突出面を有した第２の底
面とを有した半導体チップを得る分割工程とよりなる半
導体チップの製造方法である。
【００１２】具体的には、研削工程は、その面内に複数
の半導体素子が形成された半導体ウェハーに対して、そ
の底面の各半導体素子の底面の周辺部に相当する領域を
研削して薄厚化する工程である半導体チップの製造方法
である。
の半導体素子が形成された半導体ウェハーに対して、そ
の底面の各半導体素子の底面の周辺部に相当する領域を
研削して薄厚化する工程である半導体チップの製造方法
である。
【００１３】また、研削工程は幅広のダイシングブレー
ドで行い、分割工程は前記研削工程のダイシングブレー
ドよりも幅の狭いダイシングブレードで行う半導体チッ
プの製造方法である。
ドで行い、分割工程は前記研削工程のダイシングブレー
ドよりも幅の狭いダイシングブレードで行う半導体チッ
プの製造方法である。
【００１４】また、研削工程は、半導体ウェハーの厚み
の概ね５０％以下の厚みを研削する半導体チップの製造
方法である。
の概ね５０％以下の厚みを研削する半導体チップの製造
方法である。
【００１５】前記構成の通り本発明の半導体装置は、半
導体ウェハーの各半導体素子領域の周辺部の底面にダイ
シング用の幅広ブレードによる研削で凹凸を形成し、そ
して分割して個々の半導体チップとするものであり、形
成された半導体チップは、研削された部分が第１の底面
を構成し、研削されない部分がその第１の底面から下方
に突出した突出面を有した第２の底面を構成するもので
あり、樹脂封止した際には半導体チップ底面の第１の底
面と第２の底面との間に封止樹脂を介在させることがで
きるものである。また半導体チップの製造においては、
ウェハー状態で行い、ブレード幅を幅広のものを用いて
ダイシング工程を活用するため、生産性を高めて半導体
チップを製造できるものである。
導体ウェハーの各半導体素子領域の周辺部の底面にダイ
シング用の幅広ブレードによる研削で凹凸を形成し、そ
して分割して個々の半導体チップとするものであり、形
成された半導体チップは、研削された部分が第１の底面
を構成し、研削されない部分がその第１の底面から下方
に突出した突出面を有した第２の底面を構成するもので
あり、樹脂封止した際には半導体チップ底面の第１の底
面と第２の底面との間に封止樹脂を介在させることがで
きるものである。また半導体チップの製造においては、
ウェハー状態で行い、ブレード幅を幅広のものを用いて
ダイシング工程を活用するため、生産性を高めて半導体
チップを製造できるものである。
【００１６】本発明の樹脂封止型半導体装置は、少なく
とも半導体チップを支持する概ね平面形状のダイパッド
部と、前記ダイパッド部にその先端部が対向配置したイ
ンナーリード部とを有したリードフレームを用いた樹脂
封止型半導体装置であって、第１の底面とその第１の底
面から下方に突出した突出面を有した第２の底面とを有
した半導体チップと、前記半導体チップの底面の第２の
突出面をその表面で支持したダイパッド部と、前記半導
体チップと前記インナーリード部とを電気的に接続した
接続部材と、前記半導体チップ、インナーリード部、接
続部材の外囲を封止した封止樹脂とよりなり、前記封止
樹脂は前記半導体チップの第１の底面と前記ダイパッド
部表面との間にも設けられている樹脂封止型半導体装置
である。
とも半導体チップを支持する概ね平面形状のダイパッド
部と、前記ダイパッド部にその先端部が対向配置したイ
ンナーリード部とを有したリードフレームを用いた樹脂
封止型半導体装置であって、第１の底面とその第１の底
面から下方に突出した突出面を有した第２の底面とを有
した半導体チップと、前記半導体チップの底面の第２の
突出面をその表面で支持したダイパッド部と、前記半導
体チップと前記インナーリード部とを電気的に接続した
接続部材と、前記半導体チップ、インナーリード部、接
続部材の外囲を封止した封止樹脂とよりなり、前記封止
樹脂は前記半導体チップの第１の底面と前記ダイパッド
部表面との間にも設けられている樹脂封止型半導体装置
である。
【００１７】具体的には、突出面の突出量は半導体チッ
プ厚の５０％以下の突出量である樹脂封止型半導体装置
である。
プ厚の５０％以下の突出量である樹脂封止型半導体装置
である。
【００１８】また、接続部材は金属細線である樹脂封止
型半導体装置である。
型半導体装置である。
【００１９】また、接続部材は導電性接着剤である樹脂
封止型半導体装置である。
封止型半導体装置である。
【００２０】また、接続部材は金属突起である樹脂封止
型半導体装置である。
型半導体装置である。
【００２１】また、突出面は半導体チップの底面のほぼ
中央に設けられている樹脂封止型半導体装置である。
中央に設けられている樹脂封止型半導体装置である。
【００２２】また、半導体チップの第１の底面はインナ
ーリード部の上面の上方にオーバーラップして配置され
ていること樹脂封止型半導体装置である。
ーリード部の上面の上方にオーバーラップして配置され
ていること樹脂封止型半導体装置である。
【００２３】前記構成の通り本発明の樹脂封止型半導体
装置は、実質的に片面封止型の樹脂封止型半導体装置に
おいて、第１の底面とその第１の底面から下方に突出し
た突出面を有した第２の底面とを有した半導体チップを
用い、外囲を封止した封止樹脂は半導体チップの第１の
底面とダイパッド部表面との間にも設けられているの
で、樹脂封止型半導体装置としての耐湿性向上、封止樹
脂や外部からの衝撃による耐応力性向上を実現できるも
のである。また、半導体チップの底面の周辺部分の第１
の底面部分は薄厚となっていることを利用して、インナ
ーリード部の上方にオーバーラップさせることができ、
樹脂封止型半導体装置のチップサイズパッケージ化を実
現できる。
装置は、実質的に片面封止型の樹脂封止型半導体装置に
おいて、第１の底面とその第１の底面から下方に突出し
た突出面を有した第２の底面とを有した半導体チップを
用い、外囲を封止した封止樹脂は半導体チップの第１の
底面とダイパッド部表面との間にも設けられているの
で、樹脂封止型半導体装置としての耐湿性向上、封止樹
脂や外部からの衝撃による耐応力性向上を実現できるも
のである。また、半導体チップの底面の周辺部分の第１
の底面部分は薄厚となっていることを利用して、インナ
ーリード部の上方にオーバーラップさせることができ、
樹脂封止型半導体装置のチップサイズパッケージ化を実
現できる。
【００２４】本発明の樹脂封止型半導体装置の製造方法
は、少なくとも半導体チップを支持する概ね平面形状の
ダイパッド部と、前記ダイパッド部にその先端部が対向
配置したインナーリード部とを有したリードフレームを
用意する工程と、第１の底面とその第１の底面から下方
に突出した突出面を有した第２の底面とを有した半導体
チップを用意し、前記リードフレームのダイパッド部上
に対して、前記半導体チップの底面の突出部の第２の底
面を接着固定する工程と、前記半導体チップの電極と前
記リードレームのインナーリード部とを接続部材により
電気的に接続する工程と、前記半導体チップ、インナー
リード部、接続部材の外囲を封止樹脂で封止するととも
に、前記半導体チップの第１の底面と前記ダイパッド部
表面との間を前記封止樹脂で封止する工程とを有する樹
脂封止型半導体装置の製造方法である。
は、少なくとも半導体チップを支持する概ね平面形状の
ダイパッド部と、前記ダイパッド部にその先端部が対向
配置したインナーリード部とを有したリードフレームを
用意する工程と、第１の底面とその第１の底面から下方
に突出した突出面を有した第２の底面とを有した半導体
チップを用意し、前記リードフレームのダイパッド部上
に対して、前記半導体チップの底面の突出部の第２の底
面を接着固定する工程と、前記半導体チップの電極と前
記リードレームのインナーリード部とを接続部材により
電気的に接続する工程と、前記半導体チップ、インナー
リード部、接続部材の外囲を封止樹脂で封止するととも
に、前記半導体チップの第１の底面と前記ダイパッド部
表面との間を前記封止樹脂で封止する工程とを有する樹
脂封止型半導体装置の製造方法である。
【００２５】具体的には、第１の底面とその第１の底面
から下方に突出した突出面を有した第２の底面とを有し
た半導体チップを用意し、リードフレームのダイパッド
部上に対して、前記半導体チップの底面の突出部の第２
の底面を接着固定する工程において、半導体チップの用
意は、その面内に複数の半導体素子が形成された半導体
ウェハーに対して、その底面の各半導体素子の底面の周
辺部に相当する領域を研削して薄厚化する工程と、前記
半導体ウェハーに対して半導体素子単位に分割し、第１
の底面とその第１の底面から下方に突出した突出面を有
した第２の底面とを有した半導体チップを得る工程とに
より用意する樹脂封止型半導体装置の製造方法である。
から下方に突出した突出面を有した第２の底面とを有し
た半導体チップを用意し、リードフレームのダイパッド
部上に対して、前記半導体チップの底面の突出部の第２
の底面を接着固定する工程において、半導体チップの用
意は、その面内に複数の半導体素子が形成された半導体
ウェハーに対して、その底面の各半導体素子の底面の周
辺部に相当する領域を研削して薄厚化する工程と、前記
半導体ウェハーに対して半導体素子単位に分割し、第１
の底面とその第１の底面から下方に突出した突出面を有
した第２の底面とを有した半導体チップを得る工程とに
より用意する樹脂封止型半導体装置の製造方法である。
【００２６】前記構成の通り本発明の樹脂封止型半導体
装置の製造方法は、第１の底面とその第１の底面から下
方に突出した突出面を有した第２の底面とを有した半導
体チップを用い、外囲を封止樹脂で封止した際には封止
樹脂は半導体チップの第１の底面とダイパッド部表面と
の間にも設けることができるので、実質的に片面封止型
の樹脂封止型半導体装置を形成した際、耐湿性向上、封
止樹脂や外部からの衝撃による耐応力性向上を実現でき
るものである。
装置の製造方法は、第１の底面とその第１の底面から下
方に突出した突出面を有した第２の底面とを有した半導
体チップを用い、外囲を封止樹脂で封止した際には封止
樹脂は半導体チップの第１の底面とダイパッド部表面と
の間にも設けることができるので、実質的に片面封止型
の樹脂封止型半導体装置を形成した際、耐湿性向上、封
止樹脂や外部からの衝撃による耐応力性向上を実現でき
るものである。
【００２７】
【発明の実施の形態】以下、本発明の半導体チップの製
造方法と樹脂封止型半導体装置およびその製造方法の一
実施形態について、図面を参照しながら説明する。
造方法と樹脂封止型半導体装置およびその製造方法の一
実施形態について、図面を参照しながら説明する。
【００２８】まず本発明の半導体チップの製造方法の一
実施形態について説明する。
実施形態について説明する。
【００２９】本実施形態の半導体チップの製造方法は基
本構成として、半導体ウェハーに対してダイシングブレ
ード（回転ブレード）でその底面を研削し、さらに別の
ダイシングブレードで個々の半導体チップに分割する製
法である。
本構成として、半導体ウェハーに対してダイシングブレ
ード（回転ブレード）でその底面を研削し、さらに別の
ダイシングブレードで個々の半導体チップに分割する製
法である。
【００３０】図１は本実施形態の半導体チップの製造方
法を示す図であり、工程ごとの断面図である。
法を示す図であり、工程ごとの断面図である。
【００３１】本実施形態の半導体チップの製造方法は、
まず図１（ａ）に示すように、その面内に複数の半導体
素子１０が形成された半導体ウェハー１１を用意する。
まず図１（ａ）に示すように、その面内に複数の半導体
素子１０が形成された半導体ウェハー１１を用意する。
【００３２】そして図１（ｂ）に示すように、複数の半
導体素子１０が形成された半導体ウェハー１１に対し
て、その表面側をシートなどの保持部材１２に貼付等に
より固定した状態で、半導体ウェハー１１底面の各半導
体素子１０の底面に相当する領域の一部を研削して薄厚
化する。この半導体ウェハー１１底面の研削において
は、半導体ウェハー１１の底面の各半導体素子１０の底
面の周辺部に相当する領域を研削して薄厚化するもので
あり、通常のダイシングラインを含む半導体素子の周辺
部を研削する。またこの研削は、ダイシングブレードで
行うが、２００［μｍ］幅程度の幅の広いブレードを用
い、半導体ウェハー１１の厚みの３０〜７０［％］、好
ましくは５０［％］の厚みを研削する。すなわち幅広の
ダイシングブレードにより切り残し厚をウェハー厚みの
５０［％］としてダイシングする（ハーフカット）こと
により、その切断ラインが研削されたことになり、部分
的に薄厚化できる。本実施形態では、半導体ウェハーの
厚みが２００［μｍ］のものを用い、１００［μｍ］研
削して薄厚化し、その領域は１０［ｍｍ］角の半導体素
子に対して、その周辺部から中心部に対して２［ｍｍ］
の領域を薄厚にしている。なお、採用するブレードのブ
レード幅は、２００［μｍ］以上の幅でもよく研削して
薄厚にする領域に合わせて選択する。また採用するブレ
ード幅によっては、複数回ダイシング研削して必要な領
域を薄厚化してもよい。
導体素子１０が形成された半導体ウェハー１１に対し
て、その表面側をシートなどの保持部材１２に貼付等に
より固定した状態で、半導体ウェハー１１底面の各半導
体素子１０の底面に相当する領域の一部を研削して薄厚
化する。この半導体ウェハー１１底面の研削において
は、半導体ウェハー１１の底面の各半導体素子１０の底
面の周辺部に相当する領域を研削して薄厚化するもので
あり、通常のダイシングラインを含む半導体素子の周辺
部を研削する。またこの研削は、ダイシングブレードで
行うが、２００［μｍ］幅程度の幅の広いブレードを用
い、半導体ウェハー１１の厚みの３０〜７０［％］、好
ましくは５０［％］の厚みを研削する。すなわち幅広の
ダイシングブレードにより切り残し厚をウェハー厚みの
５０［％］としてダイシングする（ハーフカット）こと
により、その切断ラインが研削されたことになり、部分
的に薄厚化できる。本実施形態では、半導体ウェハーの
厚みが２００［μｍ］のものを用い、１００［μｍ］研
削して薄厚化し、その領域は１０［ｍｍ］角の半導体素
子に対して、その周辺部から中心部に対して２［ｍｍ］
の領域を薄厚にしている。なお、採用するブレードのブ
レード幅は、２００［μｍ］以上の幅でもよく研削して
薄厚にする領域に合わせて選択する。また採用するブレ
ード幅によっては、複数回ダイシング研削して必要な領
域を薄厚化してもよい。
【００３３】図示するように、半導体ウェハー１１の底
面の一部を薄厚化することにより、半導体ウェハー１１
の底面には、第１の底面１３ａとその第１の底面１３ａ
から突出した第２の底面１３ｂを形成することができ
る。
面の一部を薄厚化することにより、半導体ウェハー１１
の底面には、第１の底面１３ａとその第１の底面１３ａ
から突出した第２の底面１３ｂを形成することができ
る。
【００３４】ここで半導体ウェハー１１の厚みの３０〜
７０［％］、好ましくは５０［％］の厚みを研削するの
は、半導体ウェハーを個々の半導体チップに分割し、そ
の半導体チップを樹脂封止する際、半導体チップの底面
領域に必要厚の封止樹脂を介在させ、信頼性を得るため
である。また、半導体ウェハーを個々の半導体チップに
分割し、その半導体チップに対して金属細線などの電気
的な接続手段を付する際、その外力に対して耐性を有す
る厚みを残存させるためでもある。そのため最低厚みは
１００［μｍ］である。
７０［％］、好ましくは５０［％］の厚みを研削するの
は、半導体ウェハーを個々の半導体チップに分割し、そ
の半導体チップを樹脂封止する際、半導体チップの底面
領域に必要厚の封止樹脂を介在させ、信頼性を得るため
である。また、半導体ウェハーを個々の半導体チップに
分割し、その半導体チップに対して金属細線などの電気
的な接続手段を付する際、その外力に対して耐性を有す
る厚みを残存させるためでもある。そのため最低厚みは
１００［μｍ］である。
【００３５】そして図１（ｃ）に示すように、底面に凹
凸が形成された半導体ウェハーに対して半導体素子１０
単位に分割する。この分割においては、半導体ウェハー
の底面をダイシングシート１４に貼付し、ダイシングブ
レード１５で通常のダイシングラインをフルカットする
ことにより、個々の半導体チップ１６に分割することが
できる。このチップ分割で用いるダイシングブレード１
５は通常用いるブレード幅が５０［μｍ］程度のダイシ
ングブレードでよく、研削で用いたブレード幅よりも狭
い幅のブレードを用いている。
凸が形成された半導体ウェハーに対して半導体素子１０
単位に分割する。この分割においては、半導体ウェハー
の底面をダイシングシート１４に貼付し、ダイシングブ
レード１５で通常のダイシングラインをフルカットする
ことにより、個々の半導体チップ１６に分割することが
できる。このチップ分割で用いるダイシングブレード１
５は通常用いるブレード幅が５０［μｍ］程度のダイシ
ングブレードでよく、研削で用いたブレード幅よりも狭
い幅のブレードを用いている。
【００３６】その結果、図１（ｄ）に示すように、凸形
状、すなわちチップ表面を上にした場合、逆凸状の半導
体チップ１６であって、半導体チップ１６の周端部から
少なくとも２［ｍｍ］の領域は薄厚部を有し、第１の底
面１３ａとその第１の底面１３ａから下方に突出した突
出面を有した第２の底面１３ｂとを有した半導体チップ
１６を得ることができる。第２の底面の面積としては、
チップ面積の５０［％］としている。
状、すなわちチップ表面を上にした場合、逆凸状の半導
体チップ１６であって、半導体チップ１６の周端部から
少なくとも２［ｍｍ］の領域は薄厚部を有し、第１の底
面１３ａとその第１の底面１３ａから下方に突出した突
出面を有した第２の底面１３ｂとを有した半導体チップ
１６を得ることができる。第２の底面の面積としては、
チップ面積の５０［％］としている。
【００３７】本実施形態の半導体チップの製造方法によ
り、得られた半導体チップは図２の底面図に示すよう
に、第１の底面１３ａとその第１の底面１３ａから下方
に突出した突出面を有した第２の底面１３ｂとを有した
半導体チップ１６であって、半導体チップの周辺部分が
研削により薄厚化されたものである。また研削する領域
は半導体チップの周辺部底面に限らず、スリット状に複
数の凹凸が形成されるように研削してもよく、十字状に
研削により溝を形成してもよい。要は、半導体チップの
底面に樹脂封止した際に封止樹脂が効果的に介在できる
よう、凹凸を形成する必要がある。
り、得られた半導体チップは図２の底面図に示すよう
に、第１の底面１３ａとその第１の底面１３ａから下方
に突出した突出面を有した第２の底面１３ｂとを有した
半導体チップ１６であって、半導体チップの周辺部分が
研削により薄厚化されたものである。また研削する領域
は半導体チップの周辺部底面に限らず、スリット状に複
数の凹凸が形成されるように研削してもよく、十字状に
研削により溝を形成してもよい。要は、半導体チップの
底面に樹脂封止した際に封止樹脂が効果的に介在できる
よう、凹凸を形成する必要がある。
【００３８】以上のように本実施形態の半導体チップの
製造方法は、半導体ウェハーの各半導体素子領域の周辺
部の底面にダイシング用の幅広ブレードによる研削で凹
凸を形成し、そして分割して個々の半導体チップとする
ものであり、形成された半導体チップは、研削された部
分が第１の底面を構成し、研削されない部分がその第１
の底面から下方に突出した突出面を有した第２の底面を
構成するものであり、得られた半導体チップを用いて樹
脂封止型半導体装置を構成する際、半導体チップ底面の
第１の底面と第２の底面との間に封止樹脂を介在させる
ことができるものである。
製造方法は、半導体ウェハーの各半導体素子領域の周辺
部の底面にダイシング用の幅広ブレードによる研削で凹
凸を形成し、そして分割して個々の半導体チップとする
ものであり、形成された半導体チップは、研削された部
分が第１の底面を構成し、研削されない部分がその第１
の底面から下方に突出した突出面を有した第２の底面を
構成するものであり、得られた半導体チップを用いて樹
脂封止型半導体装置を構成する際、半導体チップ底面の
第１の底面と第２の底面との間に封止樹脂を介在させる
ことができるものである。
【００３９】次に前記した実施形態で得られた半導体チ
ップを用いた樹脂封止型半導体装置の一実施形態につい
て図面を用いて説明する。
ップを用いた樹脂封止型半導体装置の一実施形態につい
て図面を用いて説明する。
【００４０】図３は本実施形態の半導体チップを用いた
樹脂封止型半導体装置を示す断面図であり、ＱＦＮ（Ｑ
ｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ Ｐａｃｋａ
ｇｅ）と称される片面封止タイプの樹脂封止型半導体装
置を示す断面図である。
樹脂封止型半導体装置を示す断面図であり、ＱＦＮ（Ｑ
ｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ Ｐａｃｋａ
ｇｅ）と称される片面封止タイプの樹脂封止型半導体装
置を示す断面図である。
【００４１】図３に示すように、本実施形態の樹脂封止
型半導体装置は、少なくとも半導体チップを支持する概
ね平面形状のダイパッド部１７と、ダイパッド部１７に
その先端部が対向配置したインナーリード部１８とを有
したリードフレームを用いた樹脂封止型半導体装置であ
って、第１の底面１３ａとその第１の底面１３ａから下
方に突出した突出面を有した第２の底面１３ｂとを有し
た半導体チップ１６と、半導体チップ１６の底面の第２
の突出面１３ｂをその表面で接着剤により支持したダイ
パッド部１７と、半導体チップ１６とインナーリード部
１８とを電気的に接続した金属細線等の接続部材１９
と、半導体チップ１６、インナーリード部１８、接続部
材１９の外囲を封止した封止樹脂２０とよりなり、封止
樹脂２０は半導体チップ１６の第１の底面１３ａとダイ
パッド部１７表面との間にも設けられている構造を有し
ている。
型半導体装置は、少なくとも半導体チップを支持する概
ね平面形状のダイパッド部１７と、ダイパッド部１７に
その先端部が対向配置したインナーリード部１８とを有
したリードフレームを用いた樹脂封止型半導体装置であ
って、第１の底面１３ａとその第１の底面１３ａから下
方に突出した突出面を有した第２の底面１３ｂとを有し
た半導体チップ１６と、半導体チップ１６の底面の第２
の突出面１３ｂをその表面で接着剤により支持したダイ
パッド部１７と、半導体チップ１６とインナーリード部
１８とを電気的に接続した金属細線等の接続部材１９
と、半導体チップ１６、インナーリード部１８、接続部
材１９の外囲を封止した封止樹脂２０とよりなり、封止
樹脂２０は半導体チップ１６の第１の底面１３ａとダイ
パッド部１７表面との間にも設けられている構造を有し
ている。
【００４２】本実施形態の樹脂封止型半導体装置では、
前記した実施形態の半導体チップを用いているので、半
導体チップ１６の第２の底面１３ｂの突出量は半導体チ
ップ厚の５０％以下の突出量である。そして半導体チッ
プ１６の第２の底面１３ｂはチップ底面のほぼ中央に設
けられている。
前記した実施形態の半導体チップを用いているので、半
導体チップ１６の第２の底面１３ｂの突出量は半導体チ
ップ厚の５０％以下の突出量である。そして半導体チッ
プ１６の第２の底面１３ｂはチップ底面のほぼ中央に設
けられている。
【００４３】本実施形態の樹脂封止型半導体装置は、ダ
イパッド部１７と半導体チップ１６の第１の底面１３ａ
との間にはチップ厚の５０［％］の間隙が形成され、そ
の間隙に封止樹脂２０が介在しているものである。すな
わち、半導体チップ１６の第１の底面１３ａとダイパッ
ド部１７の上面との間にはチップ厚の５０［％］の厚み
の封止樹脂２０が形成され、この厚みは半導体チップ１
６の薄厚部分の厚みと同等であり、チップ厚と封止樹脂
厚とが同等厚みとなることにより、樹脂封止後の信頼性
が得られるものである。
イパッド部１７と半導体チップ１６の第１の底面１３ａ
との間にはチップ厚の５０［％］の間隙が形成され、そ
の間隙に封止樹脂２０が介在しているものである。すな
わち、半導体チップ１６の第１の底面１３ａとダイパッ
ド部１７の上面との間にはチップ厚の５０［％］の厚み
の封止樹脂２０が形成され、この厚みは半導体チップ１
６の薄厚部分の厚みと同等であり、チップ厚と封止樹脂
厚とが同等厚みとなることにより、樹脂封止後の信頼性
が得られるものである。
【００４４】以上のように、本実施形態の樹脂封止型半
導体装置は、実質的に片面封止型の樹脂封止型半導体装
置において、第１の底面１３ａとその第１の底面１３ａ
から下方に突出した突出面を有した第２の底面１３ｂと
を有した半導体チップ１６を用い、外囲を封止した封止
樹脂２０は半導体チップ１６の第１の底面１３ａとダイ
パッド部１７表面との間にも設けられているので、樹脂
封止型半導体装置としての耐湿性向上、封止樹脂や外部
からの衝撃による耐応力性向上を実現できるものであ
る。
導体装置は、実質的に片面封止型の樹脂封止型半導体装
置において、第１の底面１３ａとその第１の底面１３ａ
から下方に突出した突出面を有した第２の底面１３ｂと
を有した半導体チップ１６を用い、外囲を封止した封止
樹脂２０は半導体チップ１６の第１の底面１３ａとダイ
パッド部１７表面との間にも設けられているので、樹脂
封止型半導体装置としての耐湿性向上、封止樹脂や外部
からの衝撃による耐応力性向上を実現できるものであ
る。
【００４５】なお、本実施形態では半導体チップ１６と
インナーリード部１８との電気的な接続の接続部材１９
は金属細線を用いているが、金属細線以外、導電性接着
剤によりインナーリード部１８と半導体チップ１６の電
極とをダイレクトに接続してもよい。また、リードフレ
ームの代わりにＴＡＢ用テープを用いて、半導体チップ
１６の電極に金バンプ等の金属突起電極を形成し、イン
ナーリード部１８とダイレクトに接続するインナーリー
ドボンディング（ＩＬＢ）でもよい。または導電性接着
剤と金属突起電極との組み合わせでもよい。
インナーリード部１８との電気的な接続の接続部材１９
は金属細線を用いているが、金属細線以外、導電性接着
剤によりインナーリード部１８と半導体チップ１６の電
極とをダイレクトに接続してもよい。また、リードフレ
ームの代わりにＴＡＢ用テープを用いて、半導体チップ
１６の電極に金バンプ等の金属突起電極を形成し、イン
ナーリード部１８とダイレクトに接続するインナーリー
ドボンディング（ＩＬＢ）でもよい。または導電性接着
剤と金属突起電極との組み合わせでもよい。
【００４６】次に樹脂封止型半導体装置の製造方法の一
実施形態について図面を用いて説明する。
実施形態について図面を用いて説明する。
【００４７】図４は本実施形態の半導体チップを用いた
樹脂封止型半導体装置の製造方法を示す断面図であり、
ＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ
Ｐａｃｋａｇｅ）と称される片面封止タイプの樹脂封止
型半導体装置の製造方法を工程ごとに示す断面図であ
る。
樹脂封止型半導体装置の製造方法を示す断面図であり、
ＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ
Ｐａｃｋａｇｅ）と称される片面封止タイプの樹脂封止
型半導体装置の製造方法を工程ごとに示す断面図であ
る。
【００４８】まず図４（ａ）に示すように、少なくとも
半導体チップを支持する概ね平面形状のダイパッド部１
７と、そのダイパッド部１７に先端部が対向配置したイ
ンナーリード部１８とを有したリードフレームを用意す
る。
半導体チップを支持する概ね平面形状のダイパッド部１
７と、そのダイパッド部１７に先端部が対向配置したイ
ンナーリード部１８とを有したリードフレームを用意す
る。
【００４９】そして図４（ｂ）に示すように、第１の底
面１３ａとその第１の底面１３ａから下方に突出した突
出面を有した第２の底面１３ｂとを有した半導体チップ
１６を、用意したリードフレームのダイパッド部１７上
に対して、半導体チップ１６の底面の突出部の第２の底
面１３ｂを接着固定する。
面１３ａとその第１の底面１３ａから下方に突出した突
出面を有した第２の底面１３ｂとを有した半導体チップ
１６を、用意したリードフレームのダイパッド部１７上
に対して、半導体チップ１６の底面の突出部の第２の底
面１３ｂを接着固定する。
【００５０】そして図４（ｃ）に示すように、半導体チ
ップ１６の電極（図示せず）とリードレームのインナー
リード部１８とを金属細線などの接続部材１９により電
気的に接続する。
ップ１６の電極（図示せず）とリードレームのインナー
リード部１８とを金属細線などの接続部材１９により電
気的に接続する。
【００５１】そして図４（ｄ）に示すように、ダイパッ
ド部１７上の半導体チップ１６、インナーリード部１
８、接続部材１９の外囲を封止樹脂２０で封止するとと
もに、半導体チップ１６の第１の底面１３ａとダイパッ
ド部１７表面との間をも封止樹脂２０で封止する。
ド部１７上の半導体チップ１６、インナーリード部１
８、接続部材１９の外囲を封止樹脂２０で封止するとと
もに、半導体チップ１６の第１の底面１３ａとダイパッ
ド部１７表面との間をも封止樹脂２０で封止する。
【００５２】最後に図４（ｅ）に示すよう、インナーリ
ード部１８の末端部を封止樹脂２０の側面と実質的に同
一面に配置されるように成形することにより、図３に示
したような樹脂封止型半導体装置を得る。
ード部１８の末端部を封止樹脂２０の側面と実質的に同
一面に配置されるように成形することにより、図３に示
したような樹脂封止型半導体装置を得る。
【００５３】以上のように、本実施形態の樹脂封止型半
導体装置の製造方法は、第１の底面１３ａとその第１の
底面１３ａから下方に突出した突出面を有した第２の底
面１３ｂとを有した半導体チップ１６を用い、外囲を封
止樹脂２０で封止した際には封止樹脂２０は半導体チッ
プ１６の第１の底面１３ａとダイパッド部１７表面との
間にも設けることができるので、実質的に片面封止型の
樹脂封止型半導体装置を形成した際、耐湿性向上、封止
樹脂や外部からの衝撃による耐応力性向上を実現できる
ものである。
導体装置の製造方法は、第１の底面１３ａとその第１の
底面１３ａから下方に突出した突出面を有した第２の底
面１３ｂとを有した半導体チップ１６を用い、外囲を封
止樹脂２０で封止した際には封止樹脂２０は半導体チッ
プ１６の第１の底面１３ａとダイパッド部１７表面との
間にも設けることができるので、実質的に片面封止型の
樹脂封止型半導体装置を形成した際、耐湿性向上、封止
樹脂や外部からの衝撃による耐応力性向上を実現できる
ものである。
【００５４】以上のように本実施形態は、ダイシング工
程を活用して半導体ウェハー状態で凹凸を有した半導体
チップを形成でき、分割した半導体チップとしては第１
の底面とその第１の底面から下方に突出した突出面を有
した第２の底面とを有しているので、樹脂封止型半導体
装置の適した半導体チップを生産性よく製造することが
できるものである。
程を活用して半導体ウェハー状態で凹凸を有した半導体
チップを形成でき、分割した半導体チップとしては第１
の底面とその第１の底面から下方に突出した突出面を有
した第２の底面とを有しているので、樹脂封止型半導体
装置の適した半導体チップを生産性よく製造することが
できるものである。
【００５５】次に前記した実施形態で得られた半導体チ
ップを用いた樹脂封止型半導体装置の別の実施形態につ
いて図面を用いて説明する。
ップを用いた樹脂封止型半導体装置の別の実施形態につ
いて図面を用いて説明する。
【００５６】図５は本実施形態の半導体チップを用いた
樹脂封止型半導体装置を示す断面図であり、ＱＦＮ（Ｑ
ｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ Ｐａｃｋａ
ｇｅ）と称される片面封止タイプの樹脂封止型半導体装
置を示す断面図である。
樹脂封止型半導体装置を示す断面図であり、ＱＦＮ（Ｑ
ｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ Ｐａｃｋａ
ｇｅ）と称される片面封止タイプの樹脂封止型半導体装
置を示す断面図である。
【００５７】図５に示すように、本実施形態の樹脂封止
型半導体装置は、少なくとも半導体チップを支持する概
ね平面形状のダイパッド部１７と、ダイパッド部１７に
その先端部が対向配置したインナーリード部１８とを有
したリードフレームを用いた樹脂封止型半導体装置であ
って、第１の底面１３ａとその第１の底面１３ａから下
方に突出した突出面を有した第２の底面１３ｂとを有し
た大面積の半導体チップ１６と、半導体チップ１６の底
面の第２の突出面１３ｂをその表面で接着剤により支持
したダイパッド部１７と、半導体チップ１６とインナー
リード部１８とを電気的に接続した金属細線等の接続部
材１９と、半導体チップ６、インナーリード部１８、接
続部材１９の外囲を封止した封止樹脂２０とよりなり、
封止樹脂２０は半導体チップ１６の第１の底面１３ａと
ダイパッド部１７表面との間にも設けられている構造を
有している。
型半導体装置は、少なくとも半導体チップを支持する概
ね平面形状のダイパッド部１７と、ダイパッド部１７に
その先端部が対向配置したインナーリード部１８とを有
したリードフレームを用いた樹脂封止型半導体装置であ
って、第１の底面１３ａとその第１の底面１３ａから下
方に突出した突出面を有した第２の底面１３ｂとを有し
た大面積の半導体チップ１６と、半導体チップ１６の底
面の第２の突出面１３ｂをその表面で接着剤により支持
したダイパッド部１７と、半導体チップ１６とインナー
リード部１８とを電気的に接続した金属細線等の接続部
材１９と、半導体チップ６、インナーリード部１８、接
続部材１９の外囲を封止した封止樹脂２０とよりなり、
封止樹脂２０は半導体チップ１６の第１の底面１３ａと
ダイパッド部１７表面との間にも設けられている構造を
有している。
【００５８】本実施形態の樹脂封止型半導体装置では、
前記した実施形態の半導体チップを用いているので、半
導体チップ１６の第２の底面１３ｂの突出量は半導体チ
ップ厚の５０％以下の突出量である。したがってダイパ
ッド部１７と半導体チップ１６の第１の底面１３ｂとの
間にはチップ厚の５０［％］の間隙が形成され、その間
隙に封止樹脂２０が介在しているものである。そして半
導体チップ１６の第２の底面１３ｂはチップ底面のほぼ
中央に設けられている。
前記した実施形態の半導体チップを用いているので、半
導体チップ１６の第２の底面１３ｂの突出量は半導体チ
ップ厚の５０％以下の突出量である。したがってダイパ
ッド部１７と半導体チップ１６の第１の底面１３ｂとの
間にはチップ厚の５０［％］の間隙が形成され、その間
隙に封止樹脂２０が介在しているものである。そして半
導体チップ１６の第２の底面１３ｂはチップ底面のほぼ
中央に設けられている。
【００５９】さらに本実施形態では半導体チップ１６は
大面積のチップを用い、半導体チップ１６自体がインナ
ーリード部１８の上方にオーバーラップした構造であ
り、半導体チップ１６の底面の周辺部分は薄厚となって
いるため、インナーリード部１８に対しては接触するこ
となく大面積の半導体チップを搭載できるものである。
その結果、樹脂封止型半導体装置のチップサイズパッケ
ージ（ＣＳＰ）化を実現できるものである。
大面積のチップを用い、半導体チップ１６自体がインナ
ーリード部１８の上方にオーバーラップした構造であ
り、半導体チップ１６の底面の周辺部分は薄厚となって
いるため、インナーリード部１８に対しては接触するこ
となく大面積の半導体チップを搭載できるものである。
その結果、樹脂封止型半導体装置のチップサイズパッケ
ージ（ＣＳＰ）化を実現できるものである。
【００６０】以上のように、本実施形態の樹脂封止型半
導体装置は、実質的に片面封止型の樹脂封止型半導体装
置において、第１の底面１３ａとその第１の底面１３ａ
から下方に突出した突出面を有した第２の底面１３ｂと
を有した半導体チップ１６を用い、外囲を封止した封止
樹脂２０は半導体チップ１６の第１の底面１３ａとダイ
パッド部１７表面との間にも設けられているので、樹脂
封止型半導体装置としての耐湿性向上、封止樹脂や外部
からの衝撃による耐応力性向上を実現できるものであ
る。そして半導体チップ１６の底面の周辺部分の第１の
底面１３ａ部分は薄厚となっていることを利用して、イ
ンナーリード部１８の上方にオーバーラップさせること
ができチップサイズパッケージ化を実現できる。
導体装置は、実質的に片面封止型の樹脂封止型半導体装
置において、第１の底面１３ａとその第１の底面１３ａ
から下方に突出した突出面を有した第２の底面１３ｂと
を有した半導体チップ１６を用い、外囲を封止した封止
樹脂２０は半導体チップ１６の第１の底面１３ａとダイ
パッド部１７表面との間にも設けられているので、樹脂
封止型半導体装置としての耐湿性向上、封止樹脂や外部
からの衝撃による耐応力性向上を実現できるものであ
る。そして半導体チップ１６の底面の周辺部分の第１の
底面１３ａ部分は薄厚となっていることを利用して、イ
ンナーリード部１８の上方にオーバーラップさせること
ができチップサイズパッケージ化を実現できる。
【００６１】
【発明の効果】以上、実施形態で説明した通り、本発明
の半導体チップの製造方法は、半導体ウェハーの各半導
体素子領域の周辺部の底面にダイシング用の幅広ブレー
ドによる研削で凹凸を形成し、そして分割して個々の半
導体チップとするものである。そのため、形成された半
導体チップは研削された部分が第１の底面を構成し、研
削されない部分がその第１の底面から下方に突出した突
出面を有した第２の底面を構成した凸形状の半導体チッ
プを生産性よく製造できるものである。そして得られた
半導体チップを用いて樹脂封止型半導体装置を構成した
際には、半導体チップ底面の第１の底面と第２の底面と
の間に封止樹脂を介在させることができ、耐湿性等の信
頼性を得ることができる。
の半導体チップの製造方法は、半導体ウェハーの各半導
体素子領域の周辺部の底面にダイシング用の幅広ブレー
ドによる研削で凹凸を形成し、そして分割して個々の半
導体チップとするものである。そのため、形成された半
導体チップは研削された部分が第１の底面を構成し、研
削されない部分がその第１の底面から下方に突出した突
出面を有した第２の底面を構成した凸形状の半導体チッ
プを生産性よく製造できるものである。そして得られた
半導体チップを用いて樹脂封止型半導体装置を構成した
際には、半導体チップ底面の第１の底面と第２の底面と
の間に封止樹脂を介在させることができ、耐湿性等の信
頼性を得ることができる。
【００６２】また本発明の樹脂封止型半導体装置は、凸
状の半導体チップを用いることで、外囲を封止した封止
樹脂は半導体チップの底面側にも設けられているので、
片面封止型の樹脂封止型半導体装置としての耐湿性向
上、封止樹脂や外部からの衝撃による耐応力性向上を実
現できるものである。さらに半導体チップの底面の周辺
部分の第１の底面部分は薄厚となっていることを利用し
て、インナーリード部の上方にオーバーラップさせるこ
とができ樹脂封止型半導体装置としてチップサイズパッ
ケージ化を実現できる。
状の半導体チップを用いることで、外囲を封止した封止
樹脂は半導体チップの底面側にも設けられているので、
片面封止型の樹脂封止型半導体装置としての耐湿性向
上、封止樹脂や外部からの衝撃による耐応力性向上を実
現できるものである。さらに半導体チップの底面の周辺
部分の第１の底面部分は薄厚となっていることを利用し
て、インナーリード部の上方にオーバーラップさせるこ
とができ樹脂封止型半導体装置としてチップサイズパッ
ケージ化を実現できる。
【００６３】また本発明の樹脂封止型半導体装置の製造
方法は、凸状の半導体チップを用い、外囲を封止樹脂で
封止した際には封止樹脂は半導体チップの底面側にも設
けることができるので、実質的に片面封止型の樹脂封止
型半導体装置を形成した際、耐湿性向上、封止樹脂や外
部からの衝撃による耐応力性向上を実現できるものであ
る。
方法は、凸状の半導体チップを用い、外囲を封止樹脂で
封止した際には封止樹脂は半導体チップの底面側にも設
けることができるので、実質的に片面封止型の樹脂封止
型半導体装置を形成した際、耐湿性向上、封止樹脂や外
部からの衝撃による耐応力性向上を実現できるものであ
る。
【図１】本発明の一実施形態の半導体チップの製造方法
を示す断面図
を示す断面図
【図２】本発明の一実施形態の半導体チップを示す底面
図
図
【図３】本発明の一実施形態の樹脂封止型半導体装置を
示す断面図
示す断面図
【図４】本発明の一実施形態の樹脂封止型半導体装置の
製造方法を示す断面図
製造方法を示す断面図
【図５】本発明の一実施形態の樹脂封止型半導体装置を
示す断面図
示す断面図
【図６】従来のリードフレームを示す平面図
【図７】従来の樹脂封止型半導体装置を示す断面図
【図８】従来の樹脂封止型半導体装置の製造方法を示す
平面図
平面図
１ フレーム枠 ２ ダイパッド部 ３ 吊りリード部 ４ インナーリード部 ５ アウターリード部 ６ タイバー部 ７ 半導体チップ ８ 金属細線 ９ 封止樹脂 １０ 半導体素子 １１ 半導体ウェハー １２ 保持部材 １３ａ 第１の底面 １３ｂ 第２の底面 １４ ダイシングシート １５ ダイシングブレード １６ 半導体チップ １７ ダイパッド部 １８ インナーリード部 １９ 接続部材 ２０ 封止樹脂
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤本 博昭 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 福田 敏行 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 野村 徹 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 Ｆターム(参考） 4M109 AA01 BA01 CA21 DA04 DA10 DB17
Claims (13)
- 【請求項１】 その面内に複数の半導体素子が形成され
た半導体ウェハーに対して、その底面の各半導体素子の
底面に相当する領域の一部を研削して薄厚化する研削工
程と、 前記半導体ウェハーに対して半導体素子単位に分割し、
第１の底面とその第１の底面から下方に突出した突出面
を有した第２の底面とを有した半導体チップを得る分割
工程とよりなることを特徴とする半導体チップの製造方
法。 - 【請求項２】 研削工程は、その面内に複数の半導体素
子が形成された半導体ウェハーに対して、その底面の各
半導体素子の底面の周辺部に相当する領域を研削して薄
厚化する工程であることを特徴とする請求項１に記載の
半導体チップの製造方法。 - 【請求項３】 研削工程は幅広のダイシングブレードで
行い、分割工程は前記研削工程のダイシングブレードよ
りも幅の狭いダイシングブレードで行うことを特徴とす
る請求項１に記載の半導体チップの製造方法。 - 【請求項４】 研削工程は、半導体ウェハーの厚みの概
ね５０％以下の厚みを研削することを特徴とする請求項
１に記載の半導体チップの製造方法。 - 【請求項５】 少なくとも半導体チップを支持する概ね
平面形状のダイパッド部と、前記ダイパッド部にその先
端部が対向配置したインナーリード部とを有したリード
フレームを用いた樹脂封止型半導体装置であって、 第１の底面とその第１の底面から下方に突出した突出面
を有した第２の底面とを有した半導体チップと、 前記半導体チップの底面の第２の突出面をその表面で支
持したダイパッド部と、 前記半導体チップと前記インナーリード部とを電気的に
接続した接続部材と、 前記半導体チップ、インナーリード部、接続部材の外囲
を封止した封止樹脂とよりなり、 前記封止樹脂は前記半導体チップの第１の底面と前記ダ
イパッド部表面との間にも設けられていることを特徴と
する樹脂封止型半導体装置。 - 【請求項６】 突出面の突出量は半導体チップ厚の５０
％以下の突出量であることを特徴とする請求項５に記載
の樹脂封止型半導体装置。 - 【請求項７】 接続部材は金属細線であることを特徴と
する請求項５に記載の樹脂封止型半導体装置。 - 【請求項８】 接続部材は導電性接着剤であることを特
徴とする請求項５に記載の樹脂封止型半導体装置。 - 【請求項９】 接続部材は金属突起であることを特徴と
する請求項５に記載の樹脂封止型半導体装置。 - 【請求項１０】 突出面は半導体チップの底面のほぼ中
央に設けられていることを特徴とする請求項５に記載の
樹脂封止型半導体装置。 - 【請求項１１】 半導体チップの第１の底面はインナー
リード部の上面の上方にオーバーラップして配置されて
いることを特徴とする請求項５に記載の樹脂封止型半導
体装置。 - 【請求項１２】 少なくとも半導体チップを支持する概
ね平面形状のダイパッド部と、前記ダイパッド部にその
先端部が対向配置したインナーリード部とを有したリー
ドフレームを用意する工程と、 第１の底面とその第１の底面から下方に突出した突出面
を有した第２の底面とを有した半導体チップを用意し、
前記リードフレームのダイパッド部上に対して、前記半
導体チップの底面の突出部の第２の底面を接着固定する
工程と、 前記半導体チップの電極と前記リードフレームのインナ
ーリード部とを接続部材により電気的に接続する工程
と、 前記半導体チップ、インナーリード部、接続部材の外囲
を封止樹脂で封止するとともに、前記半導体チップの第
１の底面と前記ダイパッド部表面との間を前記封止樹脂
で封止する工程とを有することを特徴とする樹脂封止型
半導体装置の製造方法。 - 【請求項１３】 第１の底面とその第１の底面から下方
に突出した突出面を有した第２の底面とを有した半導体
チップを用意し、リードフレームのダイパッド部上に対
して、前記半導体チップの底面の突出部の第２の底面を
接着固定する工程において、半導体チップの用意は、そ
の面内に複数の半導体素子が形成された半導体ウェハー
に対して、その底面の各半導体素子の底面の周辺部に相
当する領域を研削して薄厚化する工程と、前記半導体ウ
ェハーに対して半導体素子単位に分割し、第１の底面と
その第１の底面から下方に突出した突出面を有した第２
の底面とを有した半導体チップを得る工程とにより用意
することを特徴とする請求項１２に記載の樹脂封止型半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000326601A JP2002134439A (ja) | 2000-10-26 | 2000-10-26 | 半導体チップの製造方法と樹脂封止型半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000326601A JP2002134439A (ja) | 2000-10-26 | 2000-10-26 | 半導体チップの製造方法と樹脂封止型半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002134439A true JP2002134439A (ja) | 2002-05-10 |
Family
ID=18803761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000326601A Pending JP2002134439A (ja) | 2000-10-26 | 2000-10-26 | 半導体チップの製造方法と樹脂封止型半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002134439A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2947692A3 (en) * | 2013-12-20 | 2016-01-13 | Analog Devices, Inc. | Integrated device die and package with stress reduction features |
| WO2016126405A1 (en) * | 2015-02-06 | 2016-08-11 | Mks Instruments, Inc. | Stress relief mems structure and package |
| US10287161B2 (en) | 2015-07-23 | 2019-05-14 | Analog Devices, Inc. | Stress isolation features for stacked dies |
| JP2020123641A (ja) * | 2019-01-30 | 2020-08-13 | 新日本無線株式会社 | 半導体装置およびその製造方法 |
| US11127716B2 (en) | 2018-04-12 | 2021-09-21 | Analog Devices International Unlimited Company | Mounting structures for integrated device packages |
| US11664340B2 (en) | 2020-07-13 | 2023-05-30 | Analog Devices, Inc. | Negative fillet for mounting an integrated device die to a carrier |
-
2000
- 2000-10-26 JP JP2000326601A patent/JP2002134439A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2947692A3 (en) * | 2013-12-20 | 2016-01-13 | Analog Devices, Inc. | Integrated device die and package with stress reduction features |
| US9343367B2 (en) | 2013-12-20 | 2016-05-17 | Analog Devices, Inc. | Integrated device die and package with stress reduction features |
| US9698127B2 (en) | 2013-12-20 | 2017-07-04 | Analog Devices, Inc. | Integrated device die and package with stress reduction features |
| WO2016126405A1 (en) * | 2015-02-06 | 2016-08-11 | Mks Instruments, Inc. | Stress relief mems structure and package |
| US9499393B2 (en) | 2015-02-06 | 2016-11-22 | Mks Instruments, Inc. | Stress relief MEMS structure and package |
| US9850123B2 (en) | 2015-02-06 | 2017-12-26 | Mks Instruments, Inc. | Stress relief MEMS structure and package |
| US10287161B2 (en) | 2015-07-23 | 2019-05-14 | Analog Devices, Inc. | Stress isolation features for stacked dies |
| US11127716B2 (en) | 2018-04-12 | 2021-09-21 | Analog Devices International Unlimited Company | Mounting structures for integrated device packages |
| JP2020123641A (ja) * | 2019-01-30 | 2020-08-13 | 新日本無線株式会社 | 半導体装置およびその製造方法 |
| JP7243016B2 (ja) | 2019-01-30 | 2023-03-22 | 日清紡マイクロデバイス株式会社 | 半導体装置およびその製造方法 |
| US11664340B2 (en) | 2020-07-13 | 2023-05-30 | Analog Devices, Inc. | Negative fillet for mounting an integrated device die to a carrier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3521758B2 (ja) | 半導体装置の製造方法 | |
| JP3879452B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP3436254B2 (ja) | リードフレームおよびその製造方法 | |
| JP2002261226A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP2003124421A (ja) | リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法 | |
| JP2003017646A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP3540793B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2000307045A (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法 | |
| JPH11121644A (ja) | 個別半導体装置およびその製造方法 | |
| JP3072291B1 (ja) | リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP2002134663A (ja) | 半導体装置およびその製造方法 | |
| TWI775747B (zh) | 半導體裝置之製造方法及半導體裝置 | |
| JP2002134439A (ja) | 半導体チップの製造方法と樹脂封止型半導体装置およびその製造方法 | |
| JP4611569B2 (ja) | リードフレーム及び半導体装置の製造方法 | |
| JP2001077265A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP4471863B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001077279A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JPH09330992A (ja) | 半導体装置実装体とその製造方法 | |
| JP4362902B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP4651218B2 (ja) | 半導体装置の製造方法 | |
| JP2001077275A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP2001332684A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH08250545A (ja) | 半導体装置およびその製造方法 | |
| JPH11162998A (ja) | 半導体装置およびその製造方法 | |
| JP2005150294A (ja) | 半導体装置およびその製造方法 |