JP4611569B2 - リードフレーム及び半導体装置の製造方法 - Google Patents

リードフレーム及び半導体装置の製造方法 Download PDF

Info

Publication number
JP4611569B2
JP4611569B2 JP2001163268A JP2001163268A JP4611569B2 JP 4611569 B2 JP4611569 B2 JP 4611569B2 JP 2001163268 A JP2001163268 A JP 2001163268A JP 2001163268 A JP2001163268 A JP 2001163268A JP 4611569 B2 JP4611569 B2 JP 4611569B2
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor device
island
base
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001163268A
Other languages
English (en)
Other versions
JP2002359338A (ja
Inventor
壯和 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2001163268A priority Critical patent/JP4611569B2/ja
Priority to KR10-2002-0029747A priority patent/KR100491657B1/ko
Priority to TW091111605A priority patent/TW543173B/zh
Priority to US10/156,812 priority patent/US20020180011A1/en
Publication of JP2002359338A publication Critical patent/JP2002359338A/ja
Priority to US10/936,795 priority patent/US7189599B2/en
Application granted granted Critical
Publication of JP4611569B2 publication Critical patent/JP4611569B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Description

【０００１】
【発明の属する分野】
本発明は、リードフレーム及びそれを用いた半導体装置並びにその製造方法に関するものである。
【０００２】
【従来の技術】
近年、基板上に実装される半導体装置の実装度を上げるために、半導体装置の小型化が強く要求されてきている。
基板上の実装度を上げるために小型化を実現する半導体装置の構造としては例えば、ＱＦＮ(Quad Flat Non-leaded Package)、ＳＯＮ(Small Outline Non-leaded Package)等のいわゆるノンリードパッケージが多く採用されている。
これらいわゆるノンリードパッケージは、従来の半導体装置と同様、リードフレームを用いてはいるが、半導体パッケージの実装面積を小さくするために、半導体パッケージの下面からリードフレームを突出させた構造をなすものである。
このように、実装された基板の上面からは外部電極が視認できない構造を採用することが望ましい。
しかし、リードフレームが外部電極として半導体パッケージの側面から突出させる必要が求められる場合においては、その突出の程度をできるだけ抑制した構造をなすものも含まれる。
【０００３】
以下に、前記ノンリードパッケージを採用した半導体装置の構造について図面を用いて説明する。
図１０は、ノンリードパッケージを採用した半導体装置の従来の構造を示す断面図である。
図１０に示すように、ノンリードパッケージを採用した従来の半導体装置５は、リードフレーム１を構成するアイランド１３及び電極部１２のそれぞれの一部が封止樹脂３から露出されて外部電極４をなす。
また、前記アイランド１３の上面には銀ペーストやＡｕ−Ｓｉ共晶体からなる接合剤を介して半導体チップ２が載置され、前記リードフレーム１と共に封止樹脂３に封止されている。
さらに、前記半導体チップ２の表面電極と前記電極部１２を形成するリードフレームとが金線等からなるボンディングワイヤ２１によってワイヤボンディングされている。
ここで、表面とは、樹脂封止された半導体装置５の上面方向の面を指し、下面とは、前記半導体装置５において外部電極４が露出している方向の面又は前記半導体装置５が基板に実装される際に基板の実装面に対向する方向の面を指す。
図１０のような断面図が示すように、従来の半導体装置５のリードフレーム１は、アイランド部１３及び電極部１２のそれぞれの下面方向に外部電極４が設けられる関係上、外部電極４に対して前記アイランド部１３及び電極部１２がパッケージ外方に突出する態様をなす。
これは、従来の半導体装置の製造方法によるところが大きい。
【０００４】
ここで、ノンリードパッケージを採用した従来の半導体装置の製造方法について、図面を参照して以下に説明する。
図１１は、ノンリードパッケージを採用した従来の半導体装置の製造方法を示す断面図である。
図１１（ａ）に示すように、まず、アイランド部１３及び電極部１２が形成されたリードフレーム１を外部電極４となる突出部分を下面として固定し、前記アイランド部１３の表面に銀ペーストやＡｕ−Ｓｉ共晶体からなる接合剤を介して半導体チップ２を載置する。
次に、図１１（ｂ）に示すように、前記外部電極４を接着面として下面方向に樹脂シート６を貼り付ける。
これは、予め樹脂シート６の接着面を上面にし、係る接着面と外部電極４の下面とが対向するように前記リードフレーム１を前記樹脂シート６に貼り付け、前記アイランド部１３の表面に銀ペーストやＡｕ−Ｓｉ共晶体からなる接合剤を介して半導体チップ２を載置する方法を採用してもよい。
次に、図１１（ｃ）に示すように、前記半導体チップ２の表面電極と前記電極部１２の表面とを金線等からなるボンディングワイヤ２１でボンディングする。
次に、図１１（ｄ）に示すように、アイランド部１３に半導体チップ２を載置し係る半導体チップ２の表面電極と電極部１２とをワイヤボンディングすると共に樹脂シート６上に載置したリードフレーム１を封止樹脂３で封止する。
このとき、前記樹脂シート６は外部電極４の下面を封止樹脂３の洩れを防ぐために設けられている。
従って、その後、図１１（ｅ）に示すように、前記樹脂シート６を剥離し、図１１（ｆ）に示すように半導体装置５の下面に露出した外部電極４の露出領域を必要な範囲で確保した後メッキをし、封止樹脂３及びリードフレーム１を個々にダイシングして半導体装置５が完成する。
【発明が解決しようとする課題】
【０００５】
上記のように、従来のこのようなノンリードパッケージを採用した半導体装置には、その製造工程において外部電極を保護するために樹脂シートが用いられる。
この樹脂シートは、半導体チップを載置し、ワイヤボンディングされたリードフレームを樹脂封止する際の樹脂洩れを防止し、メッキ工程を確実に行う目的で使用されているものである。
従って、単に外部電極を封止樹脂から保護するためだけに使用される前記樹脂シートは製品化された半導体装置の構成要素として用いられるものではなかった。
しかし、前記樹脂シートは高価であるため、ノンリードパッケージを採用した半導体装置の製造コストを上げ、結果として製造コスト削減の要望をさらに強める原因となっていた。
【０００６】
また、従来の半導体装置においては、電極部を構成するリードフレームの一部が、パッケージの側面部に露出しており、半導体装置同士を基板に隣接して実装するときに溶融半田等でショートしないだけのスペースを確保する必要があり、半導体装置の基板実装密度を上げられないという問題がある。
【０００７】
本発明は、以上の従来技術における問題に鑑みてなされたものであり、製造コストを大幅に削減し、基板上の実装率を向上させるリードフレーム及びそれを用いた半導体装置並びにその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
前記課題を解決するために提供する本願第一の発明に係るリードフレームは、下面が略面一に形成された一対の基部と、前記一対の基部各々の上面に少なくとも一部が一体接続された電極部と、前記一対の基部の上面間を橋渡しするように一部が一体接続されたアイランド部とを有し、前記基部はアイランド部下の基部と電極部下の基部とが連結部で連結されてなることを特徴とする。
【０００９】
係る構成とすることにより、外部電極を形成するために用いられるリードフレームの下面へのエッチング工程を利用して、半導体装置の側面部からリードフレームを露出させない構造を採用することができる。
従って、外部電極の保護のために用いられていた高価な樹脂シートを要しないため、製造コストを大幅に削減することができる。
また、パッケージ側面部にリードフレームの一部が突出しないため、他の半導体装置との設置距離を短くすることができ、結果として実装密度を高めることができる。
さらに、基部に電極部及びアイランド部を一体成型することにより、ハーフカットダイシングやグラインド等の技術を用いてより強度の高いリードフレームとして取り扱うことができる。
ここで、ハーフカットダイシングとは、所定の深さを設定してリードフレームを裁断又は封止樹脂を切削する工程を指すものである。
例えば、本発明のリードフレームの周囲を樹脂封止し、下面をグラインド（研削）することによって露出した外部電極間のスタンドオフを形成するための切削工程を指すものである。
また、フルカットダイシングとは、本発明の半導体装置の製造方法において、封止樹脂を裁断する工程である。
【００１１】
係る構成とすることにより、外部電極の保護のために用いられるシートを要しないため、製造コストを大幅に削減することができる。
【００１３】
すなわち、本発明の基部は電極部が上面に形成されている部分と、アイランド部が上面に形成された部分と、それらを連結する連結部とからなる。
従って、本発明に係る基部は前記連結部が設けられることにより、下面をダイシングすることによって外部電極が形成される電極部下部とアイランド部下部との位置関係を確実にすることができる。
また、前記電極部及びアイランド部は基部に一体成型されるため、ハーフカットダイシングやグラインド等の技術を用いてより強度の高いリードフレームとして取り扱うことができる。
【００１６】
前記課題を解決するために提供する本願第二の発明に係る半導体装置の製造方法は、下面が略面一に形成された一対の基部と、前記一対の基部各々の上面に少なくとも一部が一体接続された電極部と、前記一対の基部の上面間を橋渡しするように一部が一体接続されたアイランド部とを有するリードフレームの一部表面を半導体装置の下面に露出させる半導体装置の製造方法であって、前記アイランド部に半導体チップを載置し、前記半導体チップの表面電極と前記電極部とをボンディングワイヤで接続し、封止樹脂によって前記リードフレームの前記アイランド部、前記半導体チップ、前記電極部及び前記ボンディングワイヤを含む前記リードフレームの上面の一部と下面の一部を封止し、前記リードフレーム下面の前記封止樹脂をリードフレーム下面に平行に全面研削し、前記リードフレーム下面の一部を前記封止樹脂下面に露出させ、前記リードフレームの基部の一部であって前記アイランド部下の基部と前記電極部下の基部とを連結する連結部をハーフカットダイシングにより切断し、その後、前記ハーフカットダイシングにより形成された溝領域を、当該溝領域の幅以下の幅でフルカットダイシングすることにより、前記基部、前記アイランド部及び前記電極部を前記封止樹脂の側面から突出させないようにしたことを特徴とする。
【００１７】
従って、パッケージ側面部にリードフレームの一部が突出しないため、他の半導体装置との設置距離を短くすることができる。すなわち、半導体装置の実装密度を高めることができると共にハーフカットの深さに応じてスタンドオフ量を自在に設定することができる。また、研削又は切削によって外部電極を形成するため、外部電極の保護のために用いられるシートを要せず、結果として製造コストを大幅に削減することができる。
【００１８】
前記課題を解決するために提供する本願第三の発明に係る半導体装置の製造方法は、前記リードフレーム下面の一部を前記封止樹脂下面に露出させる工程の後、前記アイランド部の下面をハーフカットダイシングし、前記半導体装置下面に露出した前記リードフレーム下面と前記アイランド部の下面の表面をメッキ処理した後に、前記連結部をハーフカットダイシングにより切断する工程を行うことを特徴とする。
【００２１】
以下に、本発明に係るリードフレーム及びそれを用いた半導体装置並びにその製造方法の一実施の形態における構成について図面を参照して説明する。
図１は、本発明に係るリードフレームの一実施の形態における構造を示す図であり、図１（ａ）は本発明に係るリードフレームの製造上の単位の上面図、図１（ｂ）は側面図である。
ここで、本発明の一実施の形態の説明においては、本発明に係るリードフレーム及びそれを用いた半導体装置が実装される基板に対して対向する面を「下面」とし、その反対側の面を「上面」として説明する。
図１（ａ）及び図１（ｂ）に示すように、本発明に係るリードフレームは金属よりなり、電極部１２が形成された一対の基部１１と、一対の基部１１を跨ぐように形成されたアイランド部１３とからなる。
具体的には、前記電極部１２及び前記アイランド部１３は前記基部１１上面に形成され、前記電極部１２及びアイランド部１３は基部１１に一体に形成されていることが望ましい。
また、図１（ａ）に示すリードフレーム１は、アイランド部１３にそれぞれ半導体チップ２が載置されるため、通常では、二の半導体装置を製造する場合のリードフレーム１を示している。
すなわち、図１（ｂ）からも分かるように、本発明のリードフレーム１において、電極部１２及びアイランド部１３はリードフレーム１の外方に前記基部１１が突出するように形成されるため、その部分はそれぞれ略Ｌ字形状の側面（断面）をなす。
ここで、アイランド部１３は、基部１１に対してオーバーハングするようにその下面を露出させる必要はなく、電極部１２と同様、少なくともリードフレーム１の外方と電極部１２及びアイランド部１３の間に基部１１の上面が確保されるように形成されていればよい。
また、ここでいう外方とは１つの半導体パッケージを構成するリードフレームの端部の方向、すなわち封止されるリードフレームを基準にして半導体パッケージの表面（となりうる）方向を指すものである。
【００２２】
次に、本発明に係るリードフレーム１を用いた半導体装置及びその製造方法の一実施の形態について図面を参照して以下に説明する。
図２乃至図９は、本発明に係る半導体装置の製造方法の一実施の形態におけるリードフレーム１を示す図である。
図２（ａ）は、図１（ａ）に示すリードフレーム１が一対の基部１１の対向方向に２つ連設された場合の上面図であり、図２（ｂ）はその下面図であり、図２（ｃ）、図２（ｄ）は側面図である。
図２（ａ）に示すように、本発明の半導体装置の製造方法は、図１（ａ）に示したリードフレーム１をひと単位にしてそれを連設した形態で行う。
【００２３】
まず、図３（ａ）〜図３（ｃ）に示すように、アイランド部１３に半導体チップ２を載置し、半導体チップ２の表面電極とリードフレーム１の電極部１２とをボンディングワイヤでそれぞれボンディングする。
このとき、前記アイランド部１３と半導体チップ２との間には、銀ペーストやＡｕ−Ｓｉ共晶体からなる接合剤を用いてマウンティングされる。
次に、図４（ａ）〜図４（ｄ）に示すように、半導体チップ２が実装された本発明のリードフレーム１を封止樹脂３によって封止する。
ここで、本発明に係る半導体装置の製造方法においては、リードフレーム１自体を完全に封止する。従って、リードフレーム１の下面も樹脂封止されることになる。
次に、図５（ａ）〜図５（ｃ）に示すように、樹脂封止された本発明のリードフレーム１（以下、半導体パッケージとする。）の下面方向から研削し、リードフレーム１が露出してきたら研削をやめる。
その後、図６（ａ）に示す領域（太波線で挟まれた領域）をハーフカットダイシングする。
この領域をハーフカットダイシングした場合のＡ−Ａ‘断面図が図６（ｂ）であり、図６（ａ）のＢ−Ｂ’断面図が図６（ｃ）である。
図６（ｂ）に示すように、パッケージ下面の封止樹脂３はアイランド部１３の下面を保護する態様でハーフカットダイシングされる。
また、図６（ｃ）に示すように、前記アイランド部１３は一対の基部１１の間を連結するように形成されているため、図６（ｂ）に示すと同様、アイランド部１３の下面を保護する態様で封止樹脂３はハーフカットダイシングされる。
【００２４】
次に、図７（ａ）に示すように、本発明に係る半導体装置の製造方法において、パッケージ下面に露出した基部１１の表面にメッキ処理を行う。
ここで、メッキ処理を施すのは露出した基部１１の表面であり、図７（ｂ）及び図７（ｃ）に示すように、アイランド部１３の下面にはメッキ処理が施されない。
基部１１の表面にメッキ処理が施された後、図８（ａ）に示す領域（太波線で挾まれる領域）を再びハーフカットダイシングする。
このときハーフカットダイシングされる部分は、電極部１２が形成されている側の基部１１及び電極部１２とアイランド部１３とが形成されている基部１１（連結部）であり、電極部１２が形成された領域に合わせて封止樹脂３がパッケージ下面に露出するようにハーフカットダイシングされる。
すなわち、本発明に係る半導体装置の製造方法においては、パッケージ側面に露出しうるリードフレーム１の突出部分を予め下方に形成することによって、外部電極形成と前記突出部分の除去とを同方向でなしうるエッチングによって達成するものである。
このようにして、図８（ａ）のＡ−Ａ‘断面図である図８（ｂ）及び図８（ａ）のＢ−Ｂ‘断面図である図８（ｃ）に示すように、パッケージ側面のリードフレーム１の露出を懸念することなく、パッケージ下面に外部電極４が形成されたことになる。
これは、外部電極４が形成される際、電極部１２の形状に基づいて切削される前記基部１１の突出部分が予め形成されていることに本発明の特徴がある。
ここで、前記突出部分とは、電極部１２及びアイランド部１３に対して基部１１が外方に突出している部分を指す。
【００２５】
最後に、図９に示すフルカットダイシング工程で封止樹脂３を切断し、半導体装置が完成する。
図９（ｂ）は、そのフルカットダイシング工程を行う領域（太波線で挾まれる領域）を示した下面図である。
また、図９（ｂ）の領域でフルカットダイシング工程を行った上面図が図９（ａ）、図９（ｂ）のＡ−Ａ‘断面図が図９（ｃ）であり、図９（ｂ）のＢ−Ｂ‘断面図が図９（ｄ）である。
図９（ｃ）及び図９（ｄ）に示すように、本発明の製造方法によれば、外部電極の位置に比して封止樹脂３のみの形成部分に余裕があり、フルカットダイシングの位置等によりパッケージの大きさを自在に設定できることが分かる。
ここで、封止樹脂３のフルカットダイシング幅はリードフレーム１のハーフカット幅よりも狭くすれば、半導体装置の側面にリードフレーム１の一部の表面が現れない。また、封止樹脂３のフルカットダイシング幅はリードフレーム１のハーフカットダイシング幅と同じにすれば、側面にリードフレーム１の一部の表面を現すことができる。
また、本発明の実施の形態ではグラインド、ハーフカットダイシング及びハーフカット等の研削手段を挙げているが、目的とする半導体装置に応じて、置き換えてもよい。
【発明の効果】
【００２６】
以上説明したように、本発明に係るリードフレーム及びそれを用いた半導体装置並びにその製造方法によれば、外部電極の保護のために用いられるシートを要しないため、製造コストを大幅に削減することができる。
また、パッケージ側面部にリードフレームの一部が突出しないため、他の半導体装置との設置距離を短くすることができ、結果として実装密度を高めることができる。
さらには、ハーフカットの深さに応じてスタンドオフ量を自在に設定することができる。
加えて、本発明の製造方法によって、ハーフカットダイシング後に基部に対してメッキ工程を行っているため、外部電極の表面のみにメッキが施されることとなる。
【図面の簡単な説明】
【図１】本発明に係るリードフレームの一実施の形態における構造を示す図である。
【図２】本発明に係る半導体装置の一実施の形態における製造方法を示す図である。
【図３】本発明に係る半導体装置の一実施の形態における製造方法を示す図である。
【図４】本発明に係る半導体装置の一実施の形態における製造方法を示す図である。
【図５】本発明に係る半導体装置の一実施の形態における製造方法を示す図である。
【図６】本発明に係る半導体装置の一実施の形態における製造方法を示す図である。
【図７】本発明に係る半導体装置の一実施の形態における製造方法を示す図である。
【図８】本発明に係る半導体装置の一実施の形態における製造方法を示す図である。
【図９】本発明に係る半導体装置の一実施の形態における製造方法を示す図である。
【図１０】リードフレーム及びそれを用いた半導体装置並びにその製造方法の従来の構成を示す断面図である。
【図１１】リードフレーム及びそれを用いた半導体装置並びにその製造方法の従来の製造方法を示す断面図である。
【符号の説明】
１．リードフレーム
１１．基部
１２．電極部
１３．アイランド部
２．半導体チップ
２１．ボンディングワイヤ
３．封止樹脂
４．外部電極
５．半導体装置
６．シート

Claims (3)

  1. 下面が略面一に形成された一対の基部と、前記一対の基部各々の上面に少なくとも一部が一体接続された電極部と、前記一対の基部の上面間を橋渡しするように一部が一体接続されたアイランド部とを有し、前記基部はアイランド部下の基部と電極部下の基部とが連結部で連結されてなることを特徴とするリードフレーム。
  2. 下面が略面一に形成された一対の基部と、前記一対の基部各々の上面に少なくとも一部が一体接続された電極部と、前記一対の基部の上面間を橋渡しするように一部が一体接続されたアイランド部とを有するリードフレームの一部表面を半導体装置の下面に露出させる半導体装置の製造方法であって、前記アイランド部に半導体チップを載置し、前記半導体チップの表面電極と前記電極部とをボンディングワイヤで接続し、封止樹脂によって前記リードフレームの前記アイランド部、前記半導体チップ、前記電極部及び前記ボンディングワイヤを含む前記リードフレームの上面の一部と下面の一部を封止し、前記リードフレーム下面の前記封止樹脂をリードフレーム下面に平行に全面研削し、前記リードフレーム下面の一部を前記封止樹脂下面に露出させ、前記リードフレームの基部の一部であって前記アイランド部下の基部と前記電極部下の基部とを連結する連結部をハーフカットダイシングにより切断し、その後、前記ハーフカットダイシングにより形成された溝領域を、当該溝領域の幅以下の幅でフルカットダイシングすることにより、前記基部、前記アイランド部及び前記電極部を前記封止樹脂の側面から突出させないようにしたことを特徴とする半導体装置の製造方法。
  3. 前記リードフレーム下面の一部を前記封止樹脂下面に露出させる工程の後、前記アイランド部の下面をハーフカットダイシングし、前記半導体装置下面に露出した前記リードフレーム下面と前記アイランド部の下面の表面をメッキ処理した後に、前記連結部をハーフカットダイシングにより切断する工程を行うことを特徴とする請求項２に記載の半導体装置の製造方法。
JP2001163268A 2001-05-30 2001-05-30 リードフレーム及び半導体装置の製造方法 Expired - Fee Related JP4611569B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001163268A JP4611569B2 (ja) 2001-05-30 2001-05-30 リードフレーム及び半導体装置の製造方法
KR10-2002-0029747A KR100491657B1 (ko) 2001-05-30 2002-05-29 리드 프레임, 이를 사용하는 반도체 디바이스 및 반도체디바이스의 제조 방법
TW091111605A TW543173B (en) 2001-05-30 2002-05-29 Lead frame, semiconductor device using the same and method of producing the semiconductor device
US10/156,812 US20020180011A1 (en) 2001-05-30 2002-05-30 Lead frame, semiconductor device using the same and method of producing the semiconductor device
US10/936,795 US7189599B2 (en) 2001-05-30 2004-09-09 Lead frame, semiconductor device using the same and method of producing the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001163268A JP4611569B2 (ja) 2001-05-30 2001-05-30 リードフレーム及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002359338A JP2002359338A (ja) 2002-12-13
JP4611569B2 true JP4611569B2 (ja) 2011-01-12

Family

ID=19006272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001163268A Expired - Fee Related JP4611569B2 (ja) 2001-05-30 2001-05-30 リードフレーム及び半導体装置の製造方法

Country Status (4)

Country Link
US (2) US20020180011A1 (ja)
JP (1) JP4611569B2 (ja)
KR (1) KR100491657B1 (ja)
TW (1) TW543173B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4611569B2 (ja) * 2001-05-30 2011-01-12 ルネサスエレクトロニクス株式会社 リードフレーム及び半導体装置の製造方法
KR20030093774A (ko) * 2002-06-05 2003-12-11 광전자 주식회사 리드프레임, 상기 리드프레임을 이용한 칩 스케일 반도체패키지 및 그 제조방법
JP3942500B2 (ja) * 2002-07-02 2007-07-11 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US7507603B1 (en) * 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7537965B2 (en) * 2006-06-21 2009-05-26 Delphi Technologies, Inc. Manufacturing method for a leadless multi-chip electronic module
KR101041199B1 (ko) * 2007-07-27 2011-06-13 엔지케이 인슐레이터 엘티디 세라믹 성형체, 세라믹 부품, 세라믹 성형체의 제조 방법및 세라믹 부품의 제조 방법
JP5851888B2 (ja) * 2012-03-02 2016-02-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP2015056540A (ja) * 2013-09-12 2015-03-23 株式会社東芝 半導体装置及びその製造方法
US11562947B2 (en) * 2020-07-06 2023-01-24 Panjit International Inc. Semiconductor package having a conductive pad with an anchor flange

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02240940A (ja) * 1989-03-15 1990-09-25 Matsushita Electric Ind Co Ltd 集積回路装置の製造方法
JPH05129473A (ja) * 1991-11-06 1993-05-25 Sony Corp 樹脂封止表面実装型半導体装置
JPH10313082A (ja) * 1997-03-10 1998-11-24 Sanyo Electric Co Ltd 半導体装置とその製造方法
JPH11195733A (ja) * 1997-10-28 1999-07-21 Seiko Epson Corp 半導体装置の製造方法、半導体装置用導電性板および半導体装置
JP2000150760A (ja) * 1998-11-11 2000-05-30 Matsushita Electronics Industry Corp ターミナルランドフレームおよびその製造方法
JP2000349222A (ja) * 1999-06-07 2000-12-15 Sony Corp リードフレーム及び半導体パッケージ

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59208755A (ja) * 1983-05-12 1984-11-27 Sony Corp 半導体装置のパツケ−ジ及びその製造方法
JPH0787235B2 (ja) * 1989-12-19 1995-09-20 凸版印刷株式会社 半導体装置用リードフレーム用材及び半導体装置用リードフレームの製造方法
EP0668611A1 (en) * 1994-02-22 1995-08-23 International Business Machines Corporation Method for recovering bare semiconductor chips from plastic packaged modules
JP3837215B2 (ja) * 1997-10-09 2006-10-25 三菱電機株式会社 個別半導体装置およびその製造方法
JP3285815B2 (ja) * 1998-03-12 2002-05-27 松下電器産業株式会社 リードフレーム，樹脂封止型半導体装置及びその製造方法
US6989294B1 (en) * 1998-06-10 2006-01-24 Asat, Ltd. Leadless plastic chip carrier with etch back pad singulation
US6063646A (en) * 1998-10-06 2000-05-16 Japan Rec Co., Ltd. Method for production of semiconductor package
JP3503502B2 (ja) * 1998-11-11 2004-03-08 松下電器産業株式会社 樹脂封止型半導体装置およびその製造方法
KR20010009374A (ko) * 1999-07-09 2001-02-05 김영환 패키지의 제조방법
JP3686287B2 (ja) * 1999-07-14 2005-08-24 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2001077232A (ja) * 1999-09-06 2001-03-23 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6451627B1 (en) * 1999-09-07 2002-09-17 Motorola, Inc. Semiconductor device and process for manufacturing and packaging a semiconductor device
JP3706533B2 (ja) * 2000-09-20 2005-10-12 三洋電機株式会社 半導体装置および半導体モジュール
US6238952B1 (en) * 2000-02-29 2001-05-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
JP2002016181A (ja) * 2000-04-25 2002-01-18 Torex Semiconductor Ltd 半導体装置、その製造方法、及び電着フレーム
US6368886B1 (en) * 2000-09-15 2002-04-09 The Charles Stark Draper Laboratory, Inc. Method of recovering encapsulated die
JP4611569B2 (ja) 2001-05-30 2011-01-12 ルネサスエレクトロニクス株式会社 リードフレーム及び半導体装置の製造方法
JP3704304B2 (ja) * 2001-10-26 2005-10-12 新光電気工業株式会社 リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
JP3942457B2 (ja) * 2002-02-27 2007-07-11 Ｎｅｃエレクトロニクス株式会社 電子部品の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02240940A (ja) * 1989-03-15 1990-09-25 Matsushita Electric Ind Co Ltd 集積回路装置の製造方法
JPH05129473A (ja) * 1991-11-06 1993-05-25 Sony Corp 樹脂封止表面実装型半導体装置
JPH10313082A (ja) * 1997-03-10 1998-11-24 Sanyo Electric Co Ltd 半導体装置とその製造方法
JPH11195733A (ja) * 1997-10-28 1999-07-21 Seiko Epson Corp 半導体装置の製造方法、半導体装置用導電性板および半導体装置
JP2000150760A (ja) * 1998-11-11 2000-05-30 Matsushita Electronics Industry Corp ターミナルランドフレームおよびその製造方法
JP2000349222A (ja) * 1999-06-07 2000-12-15 Sony Corp リードフレーム及び半導体パッケージ

Also Published As

Publication number Publication date
US7189599B2 (en) 2007-03-13
US20020180011A1 (en) 2002-12-05
JP2002359338A (ja) 2002-12-13
KR100491657B1 (ko) 2005-05-27
TW543173B (en) 2003-07-21
US20050032271A1 (en) 2005-02-10
KR20020091797A (ko) 2002-12-06

Similar Documents

Publication Publication Date Title
KR100277438B1 (ko) 멀티칩패키지
US9362210B2 (en) Leadframe and semiconductor package made using the leadframe
JP5011115B2 (ja) マルチチップリードフレーム半導体パッケージ
US20060255438A1 (en) Lead frame and resin-encapsulated semiconductor device
JP2009076658A (ja) 半導体装置及びその製造方法
US20090032977A1 (en) Semiconductor device
JP4611569B2 (ja) リードフレーム及び半導体装置の製造方法
JP3540793B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP5767294B2 (ja) 半導体装置
JP2000208690A (ja) リ―ドフレ―ム、樹脂封止型半導体装置およびその製造方法
JP4767277B2 (ja) リードフレームおよび樹脂封止型半導体装置
US20180076115A1 (en) Manufacturing method of semiconductor device and semiconductor device
JP3458057B2 (ja) 樹脂封止型半導体装置
JP4400492B2 (ja) 電子装置
JP5420737B2 (ja) 半導体装置の製造方法
JP3424184B2 (ja) 樹脂封止型半導体装置
JP2002134439A (ja) 半導体チップの製造方法と樹脂封止型半導体装置およびその製造方法
KR100345163B1 (ko) 볼 그리드 어레이 패키지
JP3499655B2 (ja) 半導体装置
JP2006032773A (ja) 半導体装置
JP2005150693A (ja) チップパッケージ構造
KR100460072B1 (ko) 반도체패키지
KR200169834Y1 (ko) 반도체 패키지
KR200295664Y1 (ko) 적층형반도체패키지
KR101204741B1 (ko) 방열판을 포함하는 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080318

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101012

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101014

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees