KR20020091797A - 리드 프레임, 이를 사용하는 반도체 디바이스 및 반도체디바이스의 제조 방법 - Google Patents

리드 프레임, 이를 사용하는 반도체 디바이스 및 반도체디바이스의 제조 방법 Download PDF

Info

Publication number
KR20020091797A
KR20020091797A KR1020020029747A KR20020029747A KR20020091797A KR 20020091797 A KR20020091797 A KR 20020091797A KR 1020020029747 A KR1020020029747 A KR 1020020029747A KR 20020029747 A KR20020029747 A KR 20020029747A KR 20020091797 A KR20020091797 A KR 20020091797A
Authority
KR
South Korea
Prior art keywords
lead frame
electrode
island
semiconductor device
portions
Prior art date
Application number
KR1020020029747A
Other languages
English (en)
Other versions
KR100491657B1 (ko
Inventor
다나까다께까즈
Original Assignee
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛본 덴기 가부시끼가이샤 filed Critical 닛본 덴기 가부시끼가이샤
Publication of KR20020091797A publication Critical patent/KR20020091797A/ko
Application granted granted Critical
Publication of KR100491657B1 publication Critical patent/KR100491657B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Abstract

본 발명의 리드 프레임은 대체로 평평한 바닥을 각각 갖는 한 쌍의 기초부를 포함한다. 아일랜드부와 전극부는 기초부의 상부에 일부가 접속된다. 리드 프레임은 최저의 제조 비용이 필요하며 회로 기판에의 반도체 디바이스의 장착 밀도를 높일 수 있다.

Description

리드 프레임, 이를 사용하는 반도체 디바이스 및 반도체 디바이스의 제조 방법{Lead Frame, Semiconductor Device Using the Same and Method of Producing the Semiconductor Device}
본 발명은 리드 프레임, 이를 사용하는 반도체 디바이스 및 반도체 디바이스의 제조 방법에 관한 것이다.
회로 기판에 반도체 디바이스의 장착 밀도를 높이는 반도체 디바이스의 최소화에 대한 요구가 증가하고 있다. 반도체 디바이스의 치수를 감소시키기 위해, QFN(사각의 평평한 리드 없는 패키지, Quad Flat Non-leaded Package), SON(작은 외형의 리드 없는 패키지, Small Outline Non-leaded Package) 및 다른 소위 리드 없는 패키지가 종종 사용된다. 종래의 반도체 디바이스와 같은 리드 없는 패키지는 리드 프레임을 사용하는 한편, 이는 리드 프레임이 반도체 패키지의 바닥에서 돌출하게 하여 장착 면적을 감소시킨다.
전극이 회로 기판 위에서 보이지 않게 하는, 리드가 없는 패키지가 바람직하다. 그러나, 리드 프레임이 반도체 패키지의 측부에서 돌출하도록 요구될 때, 돌출 정도는 가능한 한 많이 감소되어야 한다.
제조 중에 수지 시트로 외부 전극을 보호하기 위해 리드가 없는 패키지를 사용하는 반도체 디바이스에 있어서는 일반적인 통례이다. 특히, 수지 시트는 수지가 반도체 칩이 장착되고 와이어 접합을 견디는 리드 프레임을 밀봉할 때에 수지가 새는 것을 방지하여, 도금이 후속되는 것을 보장한다. 따라서, 수지 시트는 반도체 디바이스의 구조 요소 또는 제품이 아니다. 수지 시트는 고가이어서, 반도체 디바이스의 제조 비용을 상승시켜 비용 저감이 더욱 필요하게 한다.
더욱이, 종래의 반도체 디바이스에 있어서, 전극부를 구성하는 리드 프레임의 일부는 패키지의 측부 상에 나타난다. 반도체 디바이스가 나란히 회로 기판에 장착될 때, 예를 들어 인접한 반도체 디바이스 사이의 납땝으로 인한 단락(short-circuiting)을 피하기에 충분히 넓은 공간을 보장하는 것이 필요하다. 이는 회로 기판에의 반도체 디바이스의 조밀 장착을 방해한다.
본 발명의 목적은 현저한 비용 감소와 조밀 장착을 실현하는 리드 프레임, 이를 사용하는 반도체 디바이스 및 반도체 디바이스의 제조 방법에 관한 것이다.
본 발명에 따르면, 본 발명의 리드 프레임은 대체로 평평한 바닥을 갖는 기초부와, 기초부의 상부와 일체로 부분적으로 형성된 전극부와 아일랜드부를 포함한다.
또한, 본 발명에 따르면, 반도체 디바이스는 반도체 칩이 장착되는 아일랜드부와, 본딩 와이어에 의해 반도체 칩의 표면 상에 형성되는 전극에 접속되는 전극부를 포함한다. 아일랜드부와 전극부는 밀봉 수지의 바닥으로부터 부분적으로 각각 돌출하면서 밀봉 수지로 밀봉된다.
또한, 본 발명에 따르면, 반도체 디바이스의 바닥 상에 리드 프레임의 표면의 부분적으로 나타나게 하기 위한 반도체 디바이스 제조 방법은 리드 프레임 내에 포함된 아일랜드부에 반도체 칩을 장착하는 단계로 시작된다. 반도체 칩의 표면에 형성된 전극과 전극부는 본딩 와이어에 의해 접속된다. 아일랜드부, 반도체 칩, 전극부 및 본딩 와이어를 포함하는 리드 프레임의 바닥의 일부와 상부의 일부를 밀봉 수지로 밀봉한다. 이 후에, 리드 프레임 아래의 밀봉 수지의 전체 표면은 상기 리드 프레임의 바닥에 평행하게 연삭된다. 마지막으로, 리드 프레임의 바닥의 일부는 밀봉 수지의 바닥 상에 나타나게 된다.
본 발명의 상기 그리고 다른 목적, 구성 및 장점은 첨부 도면으로 취해진 이하여 상세한 설명으로부터 더 명백해질 것이다.
도1은 종래의 리드 프레임과 이를 사용하는 반도체 디바이스를 도시한 단면.
도2a 내지 도2f는 종래의 반도체 디바이스를 제조하는 단계의 순서를 도시한 도면.
도3a 및 도3b는 본 발명을 구체화하는 리드 프레임을 도시한 도면.
도4a 내지 도4d, 도5a 내지 도5c, 도6a 내지 도6d, 도7a 내지 도7c, 도8a 내지 도8c, 도9a 내지 도9c, 도10a 내지 도10c 및 도11a 내지 도11d는 도3a 및 도3b의 리드 프레임을 사용하는 반도체 디바이스 제조 방법을 도시한 도면.
<도면의 주요 부분에 대한 부호의 설명>
1 : 리드 프레임
2 : 반도체 칩
3 : 밀봉 수지
4 : 외부 전극
5 : 반도체 디바이스
6 : 수지 시트
12 : 전극부
13 : 아일랜드부
21 : 본딩 와이어
본 발명을 더욱 잘 이해하기 위해, 리드 프레임을 사용하는 종래의 반도체 디바이스와 이를 제조하는 방법이 설명될 것이다. 도1은 리드가 없는 패키지 구조를 갖는 종래의 반도체 디바이스(5)를 도시한다. 도시된 바와 같이, 반도체 디바이스(5)는 리드 프레임(1)을 구성하는 아일랜드(13) 및 전극부(12)를 포함한다. 아일랜드(13)와 전극부(12) 각각은 밀봉 수지(3)의 외측으로 부분적으로 노출되어, 외부 전극(4)을 형성한다. 반도체 칩(2)은 예를 들면 은 페이스트 또는 Au-Si 공정체(cutetic crystal)에 의해 실행된 접합제에 의해 아일랜드(13)의 상부에 장착된다. 반도체 칩(2)은 리드 프레임(1)과 함께 밀봉 수지(3)에 의해 밀봉된다.
금 와이어 또는 유사한 본딩 와이어(21)는 전극부(12)를 형성하는 리드 프레임과 반도체 칩(2)의 상부에 배열된 전극을 접속한다. "상부"라는 용어는 상향하는 밀봉 수지(3)로 밀봉된 반도체 디바이스(5)의 표면을 말한다. 유사하게, 후에 나오는 "바닥"이라는 용어는 반도체 디바이스(5)가 회로 기판에 장착될 때, 외부 전극(4)이 외측으로 노출되거나 도시되지 않은 회로 기판의 표면을 향하는 반도체 디바이스(5)의 표면을 말한다.
전술한 바와 같이, 외부 전극(4)은 아일랜드(13)의 바닥과 전극부(12)의 바닥에 위치된다. 따라서, 아일랜드(13)와 전극부(12)는 패키지의 외측으로 돌출한다.
도1에 도시된 반도체 디바이스(5) 제조 방법은 도2a 내지 도2f를 참조하여 설명될 것이다. 먼저, 도2a에서, 아일랜드(13)과 전극부(12)를 포함하는 리드 프레임(1)은 하향하는 외부 전극(4)을 형성하도록 예상되는 그의 일부와 함께 제 자리에 고정된다. 그 다음, 반도체 칩(2)은 전술된 접착제에 의해 아일랜드(13)의 상부에 장착된다. 도2b에 도시된 바와 같이, 수지 시트(6)는 외부 전극(4)의 바닥에 접착된다. 이는 그 접착 표면이 상향하도록 수지 시트를 위치 설정하고, 그 다음에 외부 전극(4)의 바닥과 접착 표면이 서로 면하도록 수지 시트(6)에 리드 프레임(1)을 접착하고, 그 다음에 반도체 칩(2)을 접합제에 의해 아일랜드(13)의 상부에 장착함으로써 행해질 수 있다. 이어서, 도2c에 도시된 바와 같이, 전극부(12)의 상부와 반도체 칩(2)의 상부 상의 전극은 본딩 와이어(21)에 의해 상호 접속된다.
도2d에 도시된 바와 같이, 와이어 접합 단계 후에, 수지 시트(6) 상에 위치 설정된 리드 프레임(1)은 반도체 칩(2)과 함께 밀봉 수지(3)에 의해 밀봉된다. 이때에, 수지 시트(6)는 밀봉 수지(3)가 외부 전극(4)의 바닥으로 새는 것을 방지한다. 그 후에, 도2e에 도시된 바와 같이, 수지 시트(6)는 패키지로부터 박리된다. 마지막으로, 도2f에 도시된 바와 같이, 패키지의 바닥은 외부 전극(4)이 하향 돌출된 부분을 제외하고 도금된다. 이는 밀봉 수지(3)와 리드 프레임(1)의 다이싱에 선행되며, 이로써 반도체 디바이스(5)가 완성된다.
전술된 바와 같이, 수지 시트(6)는 반도체 디바이스(5)의 제조 중에 외부 전극(4)을 보호한다. 특히, 반도체 칩(2)이 장착된 리드 프레임(1)이 밀봉 수지(3)로 밀봉될 때, 수지 시트(6)는 수지(3)가 새는 것을 방지함으로써 도금 단계를 보장한다. 그러나, 수지 시트(6)는 고가이며 반도체 디바이스(5)의 제조 비용을 증가시킨다.
도3a 및 도3b에서는, 본 발명을 구체화하는 리드 프레임이 설명될 것이다. 도3a 및 3b는 각각 예시적인 실시예에서 유일한 유닛 리드 프레임(1)을 도시한 상부도와 측면도이다. 이하 설명에 나타나는 "상부" 및 "바닥"라는 용어는 리드 프레임과 이를 사용하는 반도체 디바이스가 장착될 회로 기판을 면하는 표면과 상기 표면에 대향하는 표면을 말한다.
도3a 및 도3b에 도시된 바와 같이, 리드 프레임은 한 쌍의 기초부(11)와 이 2개의 기초부(11) 모두에 걸쳐 연장하는 2개의 아일랜드부(13)를 포함한다. 리드 프레임(1)은 금속으로 형성된다. 전극부(12)는 기초부(11) 상에 형성된다. 특히, 전극부(12)와 아일랜드부(13)는 기초부(11)와 일체로 기초부(11)의 상부에 양호하게 형성되어야 한다.
도3a에 도시된 리드 프레임(1)에는, 도시되지 않은 1개의 반도체 칩이 아일랜드부(13)의 각각에 장착된다. 따라서, 일반적으로, 리드 프레임(1)은 동시에 2개의 반도체 디바이스를 제조하도록 구성된다. 특히, 기초부(11)는 리드 프레임(1)의 외측으로 돌출된다. 따라서, 도3b에 도시된 바와 같이, 전극부(12)와 아일랜드부(13)는 각각 측면 또는 단면에서 일반적으로 L자형이다.
도3a 및 도3b에서, 아일랜드부(13)는 그들의 바닥이 노출된 상태로 기초부(11)로부터 돌출되거나 위에 걸쳐진 것으로 각각 도시되지만, 이러한 구조는 단지 예시적인 것이다. 중요한 것은 기초부(11)의 상부가 아일랜드(13)와 리드 프레임(1)의 외측 사이에 그리고 전극부(12)와 리드 프레임(1)의 외측 사이에 나타난다는 것이다. "외측"이라는 용어는 단일 반도체 패키지를 형성하도록 예상되는 리드 프레임의 단부, 즉 밀봉될 리드 프레임에 대해 반도체 패키지의 표면을 형성할 수 있는 단부의 방향을 말한다.
리드 프레임(1)을 사용하는 반도체 디바이스를 제조하기 위한 구체적인 방법을 설명하기 위해 도4 내지 도11을 참조할 것이다. 도4a는 한 쌍의 기초부(11)의 대향측에서 나란히 위치 설정된 도3에 도시된 구조를 각각 갖는 2개의 리드 프레임(1)을 도시한다. 도4b는 저면도이고, 도4c 및 도4d는 측면도이다. 도4a에 도시된 바와 같이, 구체적인 방법은 도3a의 리드 프레임(1)을 유닛으로 취급함으로써 반도체 디바이스를 생산한다.
먼저, 도5a 내지 도5c에 도시된 바와 같이, 1개의 반도체 칩(2)은 은 페이스트, Au-Si 공정체 또는 유사한 접합제의 매개물을 이용하여 아일랜드부(13) 각각에장착된다. 그 후에, 반도체 칩(2)의 표면에 형성된 전극과 리드 프레임(1)의 전극부(12)는 본딩 와이어에 의해 접속된다.
도6a 내지 도6d에 도시된 바와 같이, 반도체 칩(2)이 장착된 리드 프레임(1)은 전술한 바와 같이 밀봉 수지(3)로 밀봉된다. 본 발명의 방법의 특징들 중 하나는 그 바닥을 포함한 전체 리드 프레임(1)을 밀봉 수지(3)로 밀봉하는 것이다.
도7a 내지 도7c에 도시된 바와 같이, 밀봉 수지(3)로 전체가 밀봉된 리드 프레임(1)(이하, 반도체 패키지)은 바닥으로부터 연삭된다. 리드 프레임(1)이 외측으로 노출될 때 연삭은 완료된다. 그 후에, 반도체 패키지는 도8a의 굵은 점쇄선(bold dash-and-dots)으로 표시된 그 영역에 걸쳐 절반 절삭 다이싱(half-cut dicing)함으로써 다이싱된다. 도8b 및 도8c는 각각 다이싱된 반도체 패키지를 도시하는 도8a의 선A-A'와 선B-B'를 따른 단면이다. 도8b에 도시된 바와 같이, 패키지 바닥 상의 밀봉 수지(3)는 아일랜드부(13)의 바닥을 보호하도록 다이싱된다. 또한, 도8c에 도시된 바와 같이, 아일랜드부(13)는 한 쌍의 기초부(11)를 접속하도록 구성되어, 밀봉 수지(3)가 도8b에 도시된 바와 같이 아일랜드부(13)의 바닥을 보호하도록 하는 방식으로 다이싱된다.
도9a에 도시된 바와 같이, 절반 절삭 다이싱 단계에 의해 패키지의 바닥 상에 노출된 기초부(11)의 표면은 도금된다. 이 때에, 도9b 및 도9c에 도시된 바와 같이, 아일랜드부(13)의 바닥은 도금되지 않는다.
도금 단계 후에, 패키지는 다시 도10a에서 굵은 점쇄선으로 표시된 그 영역에 걸쳐 절반 절삭 다이싱이 된다. 특히, 전극부(12)로 형성된 기초부(11)와 전극부(12)와 아일랜드부(13) 모두로 형성된 기초부(11)(타이부)는 절반 절삭 다이싱에 의해 다이싱된다. 그 결과, 밀봉 수지(3)는 전극부(12)가 존재하는 영역에 따라 패키지의 바닥 상에 나타난다. 이 방식으로, 본 발명의 방법은 패키지의 측부 상에서 나타날 것으로 예상되는 리드 프레임(1)의 돌출부를 패키지의 바닥 상에 형성한다. 이는 외부 전극을 형성하기 위해 그리고 상기 돌출부를 제거하기 위해 에칭이 동일한 방향으로 이루어지는 것을 허용한다.
도10b 및 도10c는 각각 도10a의 선A-A'와 선B-B'를 따른 단면도이다. 도시된 바와 같이, 전술된 방법은 리드 프레임(1)이 패키지의 측부 상에 나타날 염려 없이 패키지의 바닥 상에 외부 전극(4)을 형성할 수 있다. 이는 전극부(12)의 구조에 따라 절삭될 기초부(11)의 돌출부가 외부 전극(4)의 형성 전에 형성되기 때문이다.
마지막으로, 도11a 내지 도11d에 도시된 바와 같이, 밀봉 수지(3)는 전체 절삭 다이싱에 의해 절삭됨으로써 반도체 디바이스(5)를 생산한다. 도11b는 전체 절삭 다이싱에 의해 절삭될 영역, 즉 굵은 점쇄선에 의해 둘러싸인 영역을 도시한 저면도이다. 도11a는 패키지의 다이싱된 부분을 도시한 상부도이다. 도11a 내지 도11c는 각각 도11a의 선A-A'와 선B-B'를 따른 단면도이다.
도11c 및 도11d에 나타난 바와 같이, 전술된 방법은 외부 전극(4)이 존재하는 부분과 비교하여, 밀봉 수지(3)만이 가장자리와 함께 존재하는 부분을 제공한다. 따라서, 예를 들어 전체 절삭 다이싱 위치 설정에 기초하여 임의의 요구되는 치수로 패키지를 제공하는 것이 가능하다. 밀봉 수지(3)의 전체 절삭 다이싱 폭이리드 프레임(1)의 절반 절삭 다이싱 폭보다 작다면, 리드 프레임(1)의 일부는 결과 반도체 디바이스의 측부 상에 나타날 수 있으며, 밀봉 수지(3)의 전체 절삭 다이싱 폭이 리드 프레임(1)의 절반 절삭 다이싱 폭과 동일하다면, 리드 프레임(1)의 일부는 반도체 디바이스의 측부 상에 나타날 수 있다.
도시되고 설명된 연삭, 절반 절삭 다이싱, 절반 절삭 및 유사한 절삭 기술은 요구되는 반도체 디바이스에 대한 적절한 관계에 있어 서로를 대체할 수 있다.
요약하면, 본 발명은 이하에 열거된 바와 같이 다양한 새로운 장점을 갖는 리드 프레임, 이를 사용하는 반도체 디바이스, 반도체 디바이스 제조 방법을 제공한다는 것을 알 수 있다.
(1) 외부 전극을 형성하기 위해 리드 프레임의 바닥에 행해진 에칭은 리드 프레임이 반도체 디바이스의 측부 상에 나타나는 것을 방지하는 데 이용될 수 있다. 이는 외부 전극을 보호하는 데 사용된 고가의 수지 시트가 불필요하여 제조 비용을 현저하게 감소시킨다.
(2) 리드 프레임은 패키지의 측부에서 부분적으로 돌출되지 않는다. 이는 인접한 반도체 디바이스들 사이의 거리를 감소시켜서 장착 밀도를 높이게 된다.
(3) 전극부와 아일랜드부는 기초부와 일체로 성형된다. 따라서, 리드 프레임에는 절반 절삭 다이싱, 연삭 또는 유사한 공정을 견디는 데 충분히 큰 강도가 제공된다. 절반 절삭 다이싱은 미리 선택된 깊이를 설정하고 그 다음에 리드 프레임을 절삭하거나 밀봉 수지를 연삭하는 것, 예를 들면, 밀봉 수지로 전체 리드 프레임을 밀봉하고 그 다음에 노출된 외부 전극들 사이에 스탠드오프(standoff)를 형성하도록 밀봉 수지의 바닥을 연삭하는 것을 말한다. 전체 절삭 다이싱은 밀봉 수지를 절삭하는 것을 말한다.
(4) 기초부는 전극부가 형성되는 부분, 아일랜드부가 형성되는 부분 및 이들을 함께 접속하는 부분으로 각각 구성된다. 이러한 접속부는 전극부의 바닥과 아일랜드부의 바닥 사이의 위치 관계를 보장한다.
(5) 절삭 또는 연삭하여 형성된 외부 전극은 또한 고가의 수지 시트가 불필요하여 제조 비용을 감소시킨다.
(6) 반도체는 회로 기판에 조밀하게 배열될 수 있으며, 또한 스탠드오프는 절반 절삭 폭에 기초하여 자유롭게 선택될 수 있다.
(7) 도금은 절반 절삭 다이싱 후에 기초부에 행해져서, 외부 전극의 표면에만 행해진다.
다양한 변경은 범위에서 벗어나지 않고 본 기재의 교시를 수용한 후 당해 기술 분야의 숙련자에게 가능해질 것이다.

Claims (10)

  1. 리드 프레임에 있어서,
    대체로 평평한 바닥을 갖는 기초부와,
    상기 기초부의 상부와 일체로 부분적으로 형성된 전극부와 아일랜드부를 포함하는 것을 특징으로 하는 리드 프레임.
  2. 리드 프레임에 있어서,
    대체로 평평한 바닥을 갖는 한 쌍의 기초부와,
    상기 한 쌍의 기초부들 중 하나의 상부와 일체로 적어도 부분적으로 각각 형성된 한 쌍의 전극부와,
    상기 한 쌍의 기초부들의 상부와 일체로 적어도 부분적으로 형성되고 상기 상부가 서로에 접속하는 아일랜드부를 포함하는 것을 특징으로 하는 리드 프레임.
  3. 제1항에 있어서, 상기 한 쌍의 기초부는 각각 상기 아일랜드부 아래의 부분과, 상기 전극부들 중 결합된 하나의 아래의 부분과, 상기 부분들을 접속하는 부분으로 구성되는 것을 특징으로 하는 리드 프레임.
  4. 반도체 디바이스에 있어서,
    반도체 칩이 장착되는 아일랜드부와,
    본딩 와이어에 의해 상기 반도체 칩의 표면 상에 형성된 전극에 접속된 전극부를 포함하고,
    상기 아일랜드부와 전극부는 밀봉 수지의 바닥으로부터 부분적으로 각각 돌출하면서 밀봉 수지로 밀봉되는 것을 특징으로 하는 반도체 디바이스.
  5. 리드 프레임의 표면이 반도체 디바이스의 바닥 상에 부분적으로 나타나게 하는 반도체 디바이스를 제조하는 방법에 있어서,
    상기 리드 프레임 내에 포함된 아일랜드부에 반도체 칩을 장착하는 단계와,
    상기 반도체 칩의 표면에 형성된 전극과 전극부를 본딩 와이어로 접속하는 단계와,
    상기 아일랜드부, 반도체 칩, 전극부 및 본딩 와이어를 포함하는 상기 프레임의 바닥의 일부와 상부의 일부를 밀봉 수지로 밀봉하는 단계와,
    상기 리드 프레임 아래의 상기 밀봉 수지의 전체 표면을 상기 리드 프레임의 바닥에 평행하게 연삭하는 단계와,
    상기 리드 프레임의 바닥의 일부가 상기 밀봉 수지의 바닥 상에 나타나게 하는 단계를 포함하는 것을 특징으로 하는 방법.
  6. 제5항에 있어서, 상기 리드 프레임은 대체로 평평한 바닥을 갖는 기초부와, 상기 기초부의 상부와 일체로 부분적으로 형성된 전극부와 상기 아일랜드부를 포함하는 것을 특징으로 하는 방법.
  7. 제5항에 있어서, 상기 리드 프레임은 대체로 평평한 바닥을 각각 갖는 한 쌍의 기초부와, 상기 한 쌍의 기초부들 중 하나의 상부와 일체로 적어도 부분적으로 각각 형성된 한 쌍의 전극부와, 상기 한 쌍의 기초부들의 상부와 일체로 적어도 부분적으로 각각 형성되고 상기 상부가 서로에 접속하는 상기 아일랜드부를 포함하는 것을 특징으로 하는 방법.
  8. 리드 프레임의 표면이 반도체 디바이스의 바닥 상에 부분적으로 나타나게 하기 위한 반도체 디바이스를 제조하는 방법에 있어서,
    상기 리드 프레임 내에 포함된 아일랜드부에 반도체 칩을 장착하는 단계와,
    상기 반도체 칩의 표면에 형성된 전극과 전극부를 본딩 와이어로 접속하는 단계와,
    상기 아일랜드부, 반도체 칩, 전극부 및 본딩 와이어를 포함하는 상기 프레임의 바닥의 일부와 상부의 일부를 밀봉 수지로 밀봉하는 단계와,
    상기 리드 프레임 아래의 상기 밀봉 수지의 전체 표면을 상기 리드 프레임의 바닥에 평행하게 연삭하는 단계와,
    상기 리드 프레임의 바닥의 일부가 상기 밀봉 수지의 바닥 상에 나타나게 하는 단계와,
    상기 아일랜드부의 바닥을 절반 절삭 다이싱하는 단계와,
    상기 반도체 디바이스의 바닥 상에 나타나는 상기 아일랜드부의 바닥과 상기리드 프레임의 바닥을 도금하는 단계와,
    상기 리드 프레임의 기초부의 일부를 형성하는 접속부를 절반 절삭 다이싱에 의해 절삭하는 단계를 포함하는 것을 특징으로 하는 방법.
  9. 제8항에 있어서, 상기 리드 프레임은 대체로 평평한 바닥을 갖는 기초부와, 상기 기초부의 상부와 일체로 부분적으로 형성된 전극부와 아일랜드부를 포함하는 것을 특징으로 하는 방법.
  10. 제8항에 있어서, 상기 리드 프레임은 대체로 평평한 바닥을 갖는 한 쌍의 기초부와, 상기 한 쌍의 기초부들 중 하나의 상부와 일체로 적어도 부분적으로 각각 형성된 한 쌍의 전극부와, 상기 한 쌍의 기초부들의 상부와 일체로 적어도 부분적으로 형성되고 상기 상부가 서로 접속하는 아일랜드부를 포함하는 것을 특징으로 하는 방법.
KR10-2002-0029747A 2001-05-30 2002-05-29 리드 프레임, 이를 사용하는 반도체 디바이스 및 반도체디바이스의 제조 방법 KR100491657B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001163268A JP4611569B2 (ja) 2001-05-30 2001-05-30 リードフレーム及び半導体装置の製造方法
JPJP-P-2001-00163268 2001-05-30

Publications (2)

Publication Number Publication Date
KR20020091797A true KR20020091797A (ko) 2002-12-06
KR100491657B1 KR100491657B1 (ko) 2005-05-27

Family

ID=19006272

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0029747A KR100491657B1 (ko) 2001-05-30 2002-05-29 리드 프레임, 이를 사용하는 반도체 디바이스 및 반도체디바이스의 제조 방법

Country Status (4)

Country Link
US (2) US20020180011A1 (ko)
JP (1) JP4611569B2 (ko)
KR (1) KR100491657B1 (ko)
TW (1) TW543173B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030093774A (ko) * 2002-06-05 2003-12-11 광전자 주식회사 리드프레임, 상기 리드프레임을 이용한 칩 스케일 반도체패키지 및 그 제조방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4611569B2 (ja) * 2001-05-30 2011-01-12 ルネサスエレクトロニクス株式会社 リードフレーム及び半導体装置の製造方法
JP3942500B2 (ja) * 2002-07-02 2007-07-11 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US7507603B1 (en) * 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7537965B2 (en) * 2006-06-21 2009-05-26 Delphi Technologies, Inc. Manufacturing method for a leadless multi-chip electronic module
US8034402B2 (en) * 2007-07-27 2011-10-11 Ngk Insulators, Ltd. Method for producing ceramic compact and ceramic part
JP5851888B2 (ja) * 2012-03-02 2016-02-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP2015056540A (ja) * 2013-09-12 2015-03-23 株式会社東芝 半導体装置及びその製造方法
US11562947B2 (en) * 2020-07-06 2023-01-24 Panjit International Inc. Semiconductor package having a conductive pad with an anchor flange

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59208755A (ja) * 1983-05-12 1984-11-27 Sony Corp 半導体装置のパツケ−ジ及びその製造方法
JPH02240940A (ja) * 1989-03-15 1990-09-25 Matsushita Electric Ind Co Ltd 集積回路装置の製造方法
JPH0787235B2 (ja) * 1989-12-19 1995-09-20 凸版印刷株式会社 半導体装置用リードフレーム用材及び半導体装置用リードフレームの製造方法
JPH05129473A (ja) * 1991-11-06 1993-05-25 Sony Corp 樹脂封止表面実装型半導体装置
EP0668611A1 (en) * 1994-02-22 1995-08-23 International Business Machines Corporation Method for recovering bare semiconductor chips from plastic packaged modules
JP3877401B2 (ja) * 1997-03-10 2007-02-07 三洋電機株式会社 半導体装置の製造方法
JP3837215B2 (ja) * 1997-10-09 2006-10-25 三菱電機株式会社 個別半導体装置およびその製造方法
JP3521758B2 (ja) * 1997-10-28 2004-04-19 セイコーエプソン株式会社 半導体装置の製造方法
JP3285815B2 (ja) * 1998-03-12 2002-05-27 松下電器産業株式会社 リードフレーム，樹脂封止型半導体装置及びその製造方法
US6989294B1 (en) * 1998-06-10 2006-01-24 Asat, Ltd. Leadless plastic chip carrier with etch back pad singulation
US6063646A (en) * 1998-10-06 2000-05-16 Japan Rec Co., Ltd. Method for production of semiconductor package
JP3503502B2 (ja) * 1998-11-11 2004-03-08 松下電器産業株式会社 樹脂封止型半導体装置およびその製造方法
JP3436159B2 (ja) * 1998-11-11 2003-08-11 松下電器産業株式会社 樹脂封止型半導体装置の製造方法
JP2000349222A (ja) * 1999-06-07 2000-12-15 Sony Corp リードフレーム及び半導体パッケージ
KR20010009374A (ko) * 1999-07-09 2001-02-05 김영환 패키지의 제조방법
JP3686287B2 (ja) * 1999-07-14 2005-08-24 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2001077232A (ja) * 1999-09-06 2001-03-23 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6451627B1 (en) * 1999-09-07 2002-09-17 Motorola, Inc. Semiconductor device and process for manufacturing and packaging a semiconductor device
JP3706533B2 (ja) * 2000-09-20 2005-10-12 三洋電機株式会社 半導体装置および半導体モジュール
US6238952B1 (en) * 2000-02-29 2001-05-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
JP2002016181A (ja) * 2000-04-25 2002-01-18 Torex Semiconductor Ltd 半導体装置、その製造方法、及び電着フレーム
US6368886B1 (en) * 2000-09-15 2002-04-09 The Charles Stark Draper Laboratory, Inc. Method of recovering encapsulated die
JP4611569B2 (ja) 2001-05-30 2011-01-12 ルネサスエレクトロニクス株式会社 リードフレーム及び半導体装置の製造方法
JP3704304B2 (ja) * 2001-10-26 2005-10-12 新光電気工業株式会社 リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
JP3942457B2 (ja) * 2002-02-27 2007-07-11 Ｎｅｃエレクトロニクス株式会社 電子部品の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030093774A (ko) * 2002-06-05 2003-12-11 광전자 주식회사 리드프레임, 상기 리드프레임을 이용한 칩 스케일 반도체패키지 및 그 제조방법

Also Published As

Publication number Publication date
KR100491657B1 (ko) 2005-05-27
TW543173B (en) 2003-07-21
US20020180011A1 (en) 2002-12-05
US7189599B2 (en) 2007-03-13
JP2002359338A (ja) 2002-12-13
US20050032271A1 (en) 2005-02-10
JP4611569B2 (ja) 2011-01-12

Similar Documents

Publication Publication Date Title
JP5379189B2 (ja) 半導体装置
US7489021B2 (en) Lead frame with included passive devices
JP2569939B2 (ja) 樹脂封止型半導体装置
JP2006318996A (ja) リードフレームおよび樹脂封止型半導体装置
JP3046024B1 (ja) リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法
JP3839178B2 (ja) 半導体装置
KR100491657B1 (ko) 리드 프레임, 이를 사용하는 반도체 디바이스 및 반도체디바이스의 제조 방법
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
CN107305851B (zh) 半导体器件的制造方法以及半导体器件
JP2005294871A (ja) 半導体装置
JP4400492B2 (ja) 電子装置
JPH088385A (ja) 樹脂封止型半導体装置
JP2005116687A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
JP2005191158A (ja) 半導体装置及びその製造方法
JPH11340405A (ja) リードフレーム、半導体装置およびその製造方法
JP2002110889A (ja) 半導体装置及びその製造方法
JP2002164496A (ja) 半導体装置およびその製造方法
JPH11330343A (ja) 樹脂封止型半導体装置
JPH0366150A (ja) 半導体集積回路装置
JP2006032773A (ja) 半導体装置
JPH08250545A (ja) 半導体装置およびその製造方法
JP3499655B2 (ja) 半導体装置
JPH04322435A (ja) 半導体装置およびその製造方法
JP2004200719A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080508

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee