JPH02240940A - 集積回路装置の製造方法 - Google Patents

集積回路装置の製造方法

Info

Publication number
JPH02240940A
JPH02240940A JP1062416A JP6241689A JPH02240940A JP H02240940 A JPH02240940 A JP H02240940A JP 1062416 A JP1062416 A JP 1062416A JP 6241689 A JP6241689 A JP 6241689A JP H02240940 A JPH02240940 A JP H02240940A
Authority
JP
Japan
Prior art keywords
electrode
integrated circuit
support part
circuit element
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1062416A
Other languages
English (en)
Inventor
Naoki Yuda
直毅 湯田
Yoshihisa Takase
高瀬　喜久
Mitsuaki Uenishi
上西　光明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1062416A priority Critical patent/JPH02240940A/ja
Publication of JPH02240940A publication Critical patent/JPH02240940A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、データを処理または記憶する集積回路素子を
内蔵し、外部装置との間でデータの授受ができるＩＣカ
ード等に用いられる集積回路装置に関するものである。
従来の技術 近年、マイクロコンピュータ、メモリ等の集積回路素子
をプラスチック製カードに搭載または埋設したいわゆる
ＩＣカードが実用化されつつある。
このＩＣカードはすでに多量に使用されている磁気スト
ライプカードに比して記憶容量が大きく。
また機密保持の点に優れているため、金融関係。
クレジット関係、医療関係など多くの分野で実用化され
つつある。
このようなＩＣカードは、塩化ビニル等のプラスチック
カードに、リーグ・ライタ等の外部装置との接続端子を
有する集積回路装置が搭載された構成であり、この集積
回路装置は構造が簡単で寸法精度がよく、きわめて薄型
にすることが必要とされる。このため集積回路装置は、
金属薄板を所望する電極形状に形成したリードフレーム
を用いて作製されている。
以下に、集積回路装置の従来の製造方法について説明す
る。第７図は従来の製造方法に用いられるリードフレー
ムの平面図であり、第８図（ａ）から（（１）は従来の
集積回路装置製造方法を示した第７図ｏ　−ｏ断面図で
ある。リードフレーム１００ｄ。
金属薄板をエツチングや打ち抜き等の方法によって所望
する電極形状に加工したものであり、各電極１００１Ｌ
はそれぞれの支持部１００ｂによってリードフレームの
外枠１００Ｃに支持されている。
また、その０−０断面は第８図（ＩＬ）のようになって
いる。
第８図（ＩＬ）に示す電ｆＭ１ｏｏａの一方の面１００
ｄ上に接着剤１０２を塗布し、集積回路素子１０１をダ
イスボンドして同図（ｂ）の構成とする。次に。
金細線１０３によって電［１００１Ｌと集積回路素子１
０１とをワイヤーボンドして同図（Ｃ）とし、その後同
図（ｄ）のようにｔ極１００１ＩＬの他方の面１００ｅ
を外部接続用端子として露出し、集積回路素子１０１お
よび金細線１０３を覆うように封止樹脂１０４を成形す
る。そして、最後にリードフレームの支持部１００ｂを
切断して集積回路装置２００を得ている。（特開昭６３
−３３８６３号公報） 発明が解決しようとする課題 しかしながら上記の製造方法では、リードフレーム１０
０の各電極１００＆が分離しており、それぞれが個別の
細い支持部によって支持されているため、取り扱いが困
難であった。
また集積回路装置製造時にこの支゛持部がゆがめられ、
完成し、た集積回路装置の外部接続用端子面において、
電極が変位して封止樹脂１０４中に埋没あるいは突出し
たり、極端な場合には二つの電極１００ａが接触したり
するという問題点があった。
さらにこの製造方法では、ダイスボンド工程や樹脂封止
工程において接着剤１０２や封止樹脂１０４がはみ出し
た場合、それらが外部接続用端子表面に回り込み、薄ば
しとして残るという問題点もあった。
これらの、外部接続用端子面における電極１００１Ｌの
変位や薄ばりの発生は、集積回路装置の外観を著しく損
ねるだけでなく、リーグ・ライタ等の外部装置との間で
データの授受を行う際に誤りを生じさせる原因ともなる
ため、これらを如何にして抑えるかが従来技術の課題と
なっている。
本発明はこのような課題を解決するもので、外部接続用
端子面において電極の変位や薄ばりが生じない集積回路
装置の製造方法とすることを目的としている。
課題を解決するための手段 この目的を達成するために本発明は、平板状の支持部の
一方の面に凸状の電極を設けたリードフレームを用い、
前記電極上に集積回路素子を接着剤で接着し、その後電
極とこの集積回路素子とを接続体で接続し、その後これ
らを封止樹脂で覆い。
その後、前記リードフレームの支持部分の他方の面を前
記電極が露出するまで除去することによって外部接続用
端子を形成するものである。
作用 この製造方法では、電極は平板状の支持部の一方の面に
凸状に形成されており、各電極が分離していないため、
製造工程において電極の変位が生じることはなく、さら
に集積回路素子の接着工程や樹脂封止工程において接着
剤や封止樹脂が集積回路装置の外部接続用端子面に回り
込むことがないため、薄ばりも発生しなくなる。
また、この外部接続用端子面は研磨によって作製される
ため、樹脂封止工程等において集積回路装置にたわみが
生じた場合にも平坦な面に仕上げることができる。
実施例 実施例１ 以下に本発明の一実施例について、図面を参照しながら
説明する。
第１図は本発明の第１の実施例に用いられるリードフレ
ームを示した斜視図であり、第２図（＆）から（わけ集
積回路装置の製造方法を示した第１図ｍ　−ｍ断面図、
第３図は外部接続用端子面を上方に向けて、完成した集
積回路装置を示した斜視図である。第１図から第３図に
おいて、１はリードフレーム、１ａはその一方の面の凸
状の電極、１ｂは支持部、１ｄは支持部１ｂの一方の面
、１ｅは支持部１ｂの他方の面、１には集積回路装置の
外部接続用端子面、２は集積回路素子、３は接着剤。
４は金細線、６は封止樹脂、６は砥石、７は集積回路装
置である。
まず、厚さ０．２６Ｈの鉄系金属薄板の一方の面に電極
部分を除いて深さ０．１５１１１ｆのハーフエツチング
を施し、凸状の電極１ａと平板状の電極支持部１ｂとを
備えたリードフレーム１を作製した。
ただし電極１１Ｌの寸法は３．０１’ｌ　Ｘ　２．１　
ｆｉとし、その配置はｌ５Ｏ（国際標準化機構）によっ
て定められた規格に準拠した。次に、この電極１ａ上の
所定の位置に塗布厚約３０μｍの絶縁性接着剤３を塗布
し、この絶縁性接着剤３を介して厚さ０．２２１’ｌ、
サイズ６ｆｆＸ４．５１ｎｆの集積回路素子２をダイス
ボンドして搭載した。次に線径２６μ論の金細線４によ
り所定の電極１＆と集積回路素子２０入出力端子とをワ
イヤーボンドして接続した。
続いて、支持部１ｂの他方の面１・をトランスファ成形
金型の下金型に当接し、エポキシ封止樹脂６を注入して
集積回路素子２、金細線４等を樹脂封止した。その後、
炭化けい素糸の砥石６を備えた平面研削盤によ１て支持
部１ｂの他方の面１・を０．１１１１研削した。これに
よって電極支持部１ｂが除去され、電極１１Ｌが分離お
よび露出して外部接続用端子面１ｘとな抄、集積回路装
置７が得られた。
この集積回路装置７の外部接続用端子面１ｘには、電極
の変位および薄ばりは発生しなかった。
さらに集積回路装置７は、封止樹脂成形時の温度変化に
よって約３０μｌ程度のたわみが生じたが、研削後の外
部接続用端子面１ｘは凹凸が６μ冨以下に抑えられた平
面となった。
完成した集積回路装置７の総厚は０．６２　ｆｉで、外
周寸法は横１２ｆｆ、縦１０ｆｆであった。
実施例２ 以下本発明の第２の実施例について図面を参照しながら
説明する。
第４図は本発明の第２の実施例における製造方法におい
て、リードフレームにダイスボンドおよびワイヤーボン
ドを施した状態を示した斜視図、第６図は完成した集積
回路装置の斜視図である。
第４図および第６図において、１０はリードフレーム、
１０１Ｌは電極、１０ｂは支持部、１０（１は支持部１
０ｂの一方の面、１０・は支持部１０ｂの他方の面、１
ｏｘは外部接続用端子面、１１は集積回路素子、１２は
金細線、１３は封止樹脂、１４は集積回路装置である。
本実施例では、亜鉛合金を金型中に鋳込んで、ダイカス
ト法により支持部１０ｂおよび同心円状の電極１０１Ｌ
を備えたリードフレーム１０を作製した。そして、集積
回路素子１１をこの電極１０１Ｌ上に中心からずらして
ダイスボンドした。その後の集積回路装置完成までの工
程は、第１の実施例と同様に行った。
この構成のように閉ループをなす電極の内側に別の電極
を設ける場合、従来の製造方法では各電極の支持方法お
よびその支持部分の切断方法が問題となるが、本実施例
の製造方法では、全ての電１１０１Ｌが平板状の電極支
持部１０ｂの一方の而で支持されており、この部分は樹
脂封止後に平面研削によって除去されるためなんら問題
は生じなかった。
さらに、この構成のように集積回路素子１１を細い電極
１０１Ｌ上にまたがってダイスボンドする場合、接着剤
が電ｆＭ１０＆上からはみ出しやすくなる。従来の製造
方法では、この接着剤のはみ出しが外部接続用端子面の
薄ばりとなって残るため、このような位置にダイスボン
ドすることは避けられていた。しかしながら本実施例の
製造方法では。
接着剤のはみ出しが特に問題とならないため、何ら支障
なくダイスボンドすることができた。
完成した集積回路装置１３の総厚は１．ＯＭで、外周半
径は１２．５ｆｉであった。また、第１の実施例の集積
回路装置７と同様に外部接続用端子面１０ｘには電極の
変位および薄ばりの発生はなく、さらにたわみによる凹
凸も６μｍ以下となった。
このような同心円状の電極１０１Ｌを持った集積回路装
置１４は、リーグ・ライタ等の外部装置に挿入する際に
挿入方向を定める必要が無いため。
集積回路装置１４を単体でコインのようにして使用する
ことが可能となる。また集積回路装置１４を中心からず
らしてダイスボンドすることにより。
ワイヤーボンド距離を短くすることができるため信頼性
が向上すると共に、コストを低下することができる。さ
らに、リードフレーム１０をダイカスト法によって作製
するため量産性を向上することもできる。
なお、第１および第２の実施例において、特にリードフ
レーム１，１０にメツキ処理は施さなかったが、リード
フレームの腐食等を防ぎ集積回路装置の寿命を延ばす目
的で、支持部を除去した後に外部接続用端子面にム田メ
ツキ等を施してもよい。
また、第１および第２の実施例において外部接続用端子
面を露出させるために研削という機械的な方法を用いた
が、それ以外にエツチング等の化学的方法を用いてもよ
い。
発明の効果 以上のように本発明は、凸状の電極を平板状の支持部の
一方の面に設け、この電極上に集積回路素子を接着剤で
接着し、樹脂封止した後、前記支持部の他方の面を前記
電極が現われるまで除去して外部接続用端子を形成する
製造方法であるため。
外部接続用端子面に電極の変位および薄ばりの生じない
集積回路装置を作製することができる。
また、封止樹脂成形時にたれみが生じた場合にも外部接
続用端子面は平面に仕上げることができる。
さらに、特殊な電極形状を用いる場合でもリードフレー
ムの取り扱いが容易であり、特別な配慮をすることなし
に集積回路装置を作製することができるものである。
【図面の簡単な説明】
第１図は本発明の第１の実施例において用いられるリー
ドフレームの斜視図、第２図（１Ｌ）〜（０は集積回路
装置の製造方法を示した断面図、第３図は完成した集積
回路装置の斜視図、第４図は本発明の第２の実施例にお
ける集積回路装置の製造方法においてリードフレームに
ダイスボンドおよびワイヤーボンドを施した後の状態を
示した斜視図。 第６図は完成した集積回路装置の斜視図、第を図造方法
を示した断面図である。 １・・・・・・リードフレーム、１１Ｌ・・・・・・電
極、　１ｂ・・・・・・支持部、１ｄ・・・・・・支持
部１ｂの一方の面、１・・・・・・・支持部１ｂの他方
の面、１ｘ・・・・・・外部接続用端子面、２・・・・
・・集積回路素子、３・・・・・・接着剤、４・・・・
・・金細線、６・・・・・・封止樹脂、６・・・・・・
砥石、７・・・°・°集積回路装置、１０・・・・・・
リードフレーム、１０１Ｌ・・・・・・電極、１０ｂ・
・・・・・支持部、１０ｄ・・・・・・支持部の一方の
面、１０・・・・・・・支持部の他方の面、１０ｘ・・
・・・・外部接続用端子面、１１・・・・・・集積回路
素子。 １２・・・・・・金細線、１３・・・・・・封止樹脂、
１４・・・・・・集積回路装置。 代理人の氏名　弁理士　粟　野　重　孝　ほか１名錫 図 ／−−−ソード７レーム ｌルー　ｔａ ｔｂ−−一支持部 ／！−−−支持師の一方の面 ／ｅ−一一支符部の他方の面 ／−−−ワードフレーム ３・−＃層別 ７・−菓穣区外表１ Ｗｏ−°ソートフレーム ｌＯα・・・ｔｗ− ｔａｂ−支持部 ｔａ〔−支持部の一方の大 １０ｅ　・−支持部のイ’ｔＷ、ｙｆ／）ｍ１１・−・
集積回語素子 ／Ｚ・−食河渫 Ｑｅ 第 １Ｍ ／Ｘ １ｘ−・−ダト岬ｌ妾娩用謔１子面 ５−封止樹唾 υ°−菓＃Ｒ回路堰ヱ 第　５ 図 １０ｘ　−−°ダト　＊ｐｅｒｃ＊＊＋ｚ１３−　　圭
↑丈」耐曙 １４−集′槓百訃素子

Claims (2)

    【特許請求の範囲】
  1. （１）平板状の支持部の一方の面に凸状の電極を設けた
    リードフレームを用い、前記電極上に接着剤を塗布して
    集積回路素子を搭載し、前記電極と前記集積回路素子と
    を接続体によって接続し、少なくとも前記集積回路素子
    と前記接続体とを封止樹脂で覆った後に、前記支持部の
    他方の面を前記電極が露出するまで除去することによっ
    て、外部接続用端子を形成する集積回路装置の製造方法
    。
  2. （２）リードフレームをダイカスト法によって作製した
    特許請求の範囲第１項記載の集積回路装置の製造方法。
JP1062416A 1989-03-15 1989-03-15 集積回路装置の製造方法 Pending JPH02240940A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1062416A JPH02240940A (ja) 1989-03-15 1989-03-15 集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1062416A JPH02240940A (ja) 1989-03-15 1989-03-15 集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
JPH02240940A true JPH02240940A (ja) 1990-09-25

Family

ID=13199524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1062416A Pending JPH02240940A (ja) 1989-03-15 1989-03-15 集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JPH02240940A (ja)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100247908B1 (ko) * 1992-12-30 2000-03-15 윤종용 반도체장치
WO2001011677A1 (fr) * 1999-08-09 2001-02-15 Rohm Co., Ltd. Procede de fabrication d'un dispositif a semi-conducteur
JP2001274313A (ja) * 2000-03-28 2001-10-05 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2001320006A (ja) * 2000-05-09 2001-11-16 Sanyo Electric Co Ltd 板状体、リードフレームおよび半導体装置の製造方法
FR2813435A1 (fr) * 2000-08-25 2002-03-01 Orient Semiconductor Elect Ltd Procede de fabrication de boitiers minces pour circuits integres
US6399423B2 (en) 1999-12-27 2002-06-04 Hitachi, Ltd Semiconductor device an a method of manufacturing the same
JP2002359338A (ja) * 2001-05-30 2002-12-13 Nec Corp リードフレーム及びそれを用いた半導体装置並びにその製造方法
US6528879B2 (en) 2000-09-20 2003-03-04 Sanyo Electric Co., Ltd. Semiconductor device and semiconductor module
US6563209B1 (en) 1999-09-06 2003-05-13 Mitsubishi Denki Kabushiki Kaisha Lead frame for semiconductor device
US6611063B1 (en) 1999-09-16 2003-08-26 Nec Electronics Corporation Resin-encapsulated semiconductor device
US6650012B1 (en) * 1999-09-06 2003-11-18 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
EP1231636A3 (en) * 2001-01-31 2005-02-02 Canon Kabushiki Kaisha Semiconductor device, production method therefor, and electrophotographic apparatus
KR100484696B1 (ko) * 2000-01-31 2005-04-22 산요덴키가부시키가이샤 회로 장치 및 그 제조 방법
US7173336B2 (en) 2000-01-31 2007-02-06 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
JP2007281510A (ja) * 2001-05-11 2007-10-25 Renesas Technology Corp 半導体装置の製造方法
EP1950802A1 (en) 2007-01-23 2008-07-30 Seiko Epson Corporation Semiconductor device manufacturing method, semiconductor device, and wiring board
US7807498B2 (en) 2007-07-31 2010-10-05 Seiko Epson Corporation Substrate, substrate fabrication, semiconductor device, and semiconductor device fabrication
US7875988B2 (en) 2007-07-31 2011-01-25 Seiko Epson Corporation Substrate and manufacturing method of the same, and semiconductor device and manufacturing method of the same
US7952208B2 (en) 2008-03-31 2011-05-31 Seiko Epson Corporation Substrate, manufacturing method thereof, method for manufacturing semiconductor device
CN106373899A (zh) * 2016-09-25 2017-02-01 东莞市联洲知识产权运营管理有限公司 一种集成电路点胶封装装置
US10707153B2 (en) 2016-04-29 2020-07-07 Stmicroelectronics S.R.L. Semiconductor device having die pad
CN113838761A (zh) * 2021-11-24 2021-12-24 新恒汇电子股份有限公司 物联网工业级卡的制备方法

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100247908B1 (ko) * 1992-12-30 2000-03-15 윤종용 반도체장치
WO2001011677A1 (fr) * 1999-08-09 2001-02-15 Rohm Co., Ltd. Procede de fabrication d'un dispositif a semi-conducteur
JP4597448B2 (ja) * 1999-08-09 2010-12-15 ローム株式会社 半導体装置およびその製造方法
US6537858B1 (en) 1999-08-09 2003-03-25 Rohm Co., Ltd. Method for manufacturing semiconductor device
US6650012B1 (en) * 1999-09-06 2003-11-18 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US6790711B2 (en) 1999-09-06 2004-09-14 Mitsubishi Denki Kabushiki Kaisha Method of making semiconductor device
US6563209B1 (en) 1999-09-06 2003-05-13 Mitsubishi Denki Kabushiki Kaisha Lead frame for semiconductor device
US6611063B1 (en) 1999-09-16 2003-08-26 Nec Electronics Corporation Resin-encapsulated semiconductor device
US6897097B2 (en) 1999-12-27 2005-05-24 Hitachi, Ltd. Semiconductor device and a method of manufacturing the same
US6399423B2 (en) 1999-12-27 2002-06-04 Hitachi, Ltd Semiconductor device an a method of manufacturing the same
US6667193B2 (en) 1999-12-27 2003-12-23 Hitachi, Ltd. Semiconductor device and a method of manufacturing the same
US6590276B2 (en) 1999-12-27 2003-07-08 Hitachi, Ltd. Semiconductor device and a method of manufacturing the same
KR100484696B1 (ko) * 2000-01-31 2005-04-22 산요덴키가부시키가이샤 회로 장치 및 그 제조 방법
US7173336B2 (en) 2000-01-31 2007-02-06 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
US7276793B2 (en) 2000-01-31 2007-10-02 Sanyo Electric Co., Ltd. Semiconductor device and semiconductor module
JP2001274313A (ja) * 2000-03-28 2001-10-05 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2001320006A (ja) * 2000-05-09 2001-11-16 Sanyo Electric Co Ltd 板状体、リードフレームおよび半導体装置の製造方法
FR2813435A1 (fr) * 2000-08-25 2002-03-01 Orient Semiconductor Elect Ltd Procede de fabrication de boitiers minces pour circuits integres
US6528879B2 (en) 2000-09-20 2003-03-04 Sanyo Electric Co., Ltd. Semiconductor device and semiconductor module
EP1231636A3 (en) * 2001-01-31 2005-02-02 Canon Kabushiki Kaisha Semiconductor device, production method therefor, and electrophotographic apparatus
JP4503632B2 (ja) * 2001-05-11 2010-07-14 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2007281510A (ja) * 2001-05-11 2007-10-25 Renesas Technology Corp 半導体装置の製造方法
JP2002359338A (ja) * 2001-05-30 2002-12-13 Nec Corp リードフレーム及びそれを用いた半導体装置並びにその製造方法
JP4611569B2 (ja) * 2001-05-30 2011-01-12 ルネサスエレクトロニクス株式会社 リードフレーム及び半導体装置の製造方法
EP1950802A1 (en) 2007-01-23 2008-07-30 Seiko Epson Corporation Semiconductor device manufacturing method, semiconductor device, and wiring board
US7696082B2 (en) 2007-01-23 2010-04-13 Seiko Epson Corporation Semiconductor device manufacturing method, semiconductor device, and wiring board
US7807498B2 (en) 2007-07-31 2010-10-05 Seiko Epson Corporation Substrate, substrate fabrication, semiconductor device, and semiconductor device fabrication
US7875988B2 (en) 2007-07-31 2011-01-25 Seiko Epson Corporation Substrate and manufacturing method of the same, and semiconductor device and manufacturing method of the same
US7952208B2 (en) 2008-03-31 2011-05-31 Seiko Epson Corporation Substrate, manufacturing method thereof, method for manufacturing semiconductor device
US10707153B2 (en) 2016-04-29 2020-07-07 Stmicroelectronics S.R.L. Semiconductor device having die pad
CN106373899A (zh) * 2016-09-25 2017-02-01 东莞市联洲知识产权运营管理有限公司 一种集成电路点胶封装装置
CN106373899B (zh) * 2016-09-25 2018-11-23 重庆安亿达电子有限公司 一种集成电路点胶封装装置
CN113838761A (zh) * 2021-11-24 2021-12-24 新恒汇电子股份有限公司 物联网工业级卡的制备方法

Similar Documents

Publication Publication Date Title
JPH02240940A (ja) 集積回路装置の製造方法
US5155068A (en) Method for manufacturing an IC module for an IC card whereby an IC device and surrounding encapsulant are thinned by material removal
US7112875B1 (en) Secure digital memory card using land grid array structure
JP3169919B2 (ja) ボールグリッドアレイ型半導体装置及びその製造方法
JP4171246B2 (ja) メモリカードおよびその製造方法
JP2702012B2 (ja) Ｉｃチップ用支持体
US5122860A (en) Integrated circuit device and manufacturing method thereof
JPH0692076A (ja) Ｉｃカードモジュール用リードフレーム形状
KR100585100B1 (ko) 적층 가능한 리드 프레임을 갖는 얇은 반도체 패키지 및그 제조방법
JP3413176B2 (ja) 生物測定学的なセンサおよび該センサを製造する方法
JPH05226564A (ja) 半導体装置
JPH0864725A (ja) 樹脂封止型半導体装置およびその製造方法
CA1184671A (en) Method of manufacture of plastics containers with incorporated heat sinks for integrated circuits and die and heat sink combination for use with this method
JP2761501B2 (ja) 電子素子とその電気的接続線を基板上に設置する方法とこの方法により得られる製品
JP3683696B2 (ja) 半導体素子の製造方法
JPH021400A (ja) 電子素子とそのコンタクトを基板上に設置する方法
US7095103B1 (en) Leadframe based memory card
JPH11115355A (ja) 複合ｉｃカード及びその製造方法
JPH01208847A (ja) 集積回路装置
JPH0262297A (ja) 集積回路装置およびそれを用いたｉｃカード
JPH02158146A (ja) Ｉｃカード用モジュールの製造方法
JPH0781284A (ja) 情報媒体の製造方法
CN212542401U (zh) 一种塑封模具
JPH0276798A (ja) 集積回路装置の製造方法
JPH0697353A (ja) 半導体装置及びその製造方法