JPH01208847A - 集積回路装置 - Google Patents

集積回路装置

Info

Publication number
JPH01208847A
JPH01208847A JP63034265A JP3426588A JPH01208847A JP H01208847 A JPH01208847 A JP H01208847A JP 63034265 A JP63034265 A JP 63034265A JP 3426588 A JP3426588 A JP 3426588A JP H01208847 A JPH01208847 A JP H01208847A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit device
lead frame
circuit element
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63034265A
Other languages
English (en)
Inventor
Tatsuo Kikuchi
菊池 立郎
Hiroshi Kuroda
黒田 啓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63034265A priority Critical patent/JPH01208847A/ja
Publication of JPH01208847A publication Critical patent/JPH01208847A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Landscapes

  • Credit Cards Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ICカード等に用いられる集積回路装置に関
するものである。
従来の技術 近年は、マイクロコンピュータ、メモリ等の集積回路素
子をプラスチック製カードに搭載または内蔵したいわゆ
るICカードが実用に供されつつある。
このICカードは、すでに多量に使用されている磁気ス
トライプカードに比して、記憶容量が大きく防犯性に優
れていることから、従来の磁気ストライプカードの用途
ばかりでなく身分証明書等多様な用途に使用することが
考えられている。
ところで、ICカードは、塩化ビニル樹脂等のプラスチ
ックカードに、リーダー・ライター等の外部装置との接
続用端子を有する集積回路装置が搭載された構成であり
、この集積回路装置は、極めて薄型に構成することが必
要とされる。このため、従来の集積回路装置は、第2図
に示すように、フィルム状の絶縁基板21に外部接続用
端子パターン22、回路パターン23およびスルーホー
ル24等の配線導体を形成した薄型配線基板に、集積回
路素子26をダイスボンディングし、集積回路素子26
の入出力電極と回路パターン23とをワイヤーボンディ
ング方式等により金属線26で接続する。また樹脂封止
時の樹脂流れ止め用の封止枠27を配線基板21に接着
して設け、エポキシ樹脂等の封止材28によシ封止して
得られる(特開昭55−56647号公報、特開昭68
−92597号公報)。
発明が解決しようとする課題 ICカードに搭載される集積回路装置においては、高信
頼性、薄型化と同時に、高寸法精度さらに低コストであ
ることが求められている。しかしながら、前述したよう
な集積回路装置においては、用いられる配線基板が、絶
縁基板21の両面に配線導体を形成しスルーホール24
によって接続したスルーホール付両面配線基板であるの
で次のような問題を有している。(1)配線基板21が
高価である。(2)スルーホール24形成はめっきによ
り行うのでスルーホール形成時のめつき厚のバラツキが
配線基板21の総厚のバラツキとなり、良好な厚さ寸法
精度が得にくい。
一方、金属薄板を所望形状に加工したリードフレームを
用い、リードフレームの一面を外部接続用端子とし、他
面に集積回路素子を搭載接続し、集積回路素子を封止樹
脂で被覆した集積回路装置は、前述のような高精度な精
密配線基板を必要としないので、高寸法精度でかつ高能
率に製造でき、しかも安価な集積回路装置であるという
長所がある。しかしながら、上記の集積回路装置におい
ては、厚さが極めて薄い構成であシ、この集積回路装置
を塩化ビニル樹脂等のプラスチックカードに搭載してI
Cカードとして使用する際、その耐折)曲げ強度が極め
て重要であり、封止樹脂の強度が不充分な場合、集積回
路装置の割れや欠は等の破壊を生じ、実用に耐え得ない
という問題がある。
また、金属であるリードフレームへの片面樹脂封止構成
であるので、集積回路装置として製造する場合、封止樹
脂の成形収縮率等によシンクを発生しやすく、ICカー
ドとしての規格寸法の製品が得にぐいという問題がある
本発明は、上記問題点に鑑みてなされたもので。
高寸法精度、高能率かつ安価に製造でき、耐折りtfl
J’強度が大で、プラスチックカードに搭載してICカ
ードとする場合、ICカードとしての信頼性が高い薄型
の集積回路装置を提供するものである。
課題を解決するための手段 上記問題点を解決するために本発明の集積回路装置は、
リードフレームの集積回路素子上に封止樹脂に密着した
補強部材を有する構成のものである。
作用 本発明は、上記した構成によって、耐折り曲げ強度が著
しく向上するとともに、ンリを極めて小さくすることが
可能となり、プラスチックカードに搭載してICカード
とした場合、携帯時および使用時のカードの折り曲げに
対する強度が向上しICカードとしての信頼性が確保で
きるとともに、規格寸法のXCカードが歩留り良く製造
できる。
また、従来用いられていた高価な精密配線基板を必要と
せず、極めて安価で一般的なリードフレームが使用でき
るので、高寸法精度でかつ高能率に製造でき、ICカー
ドに適した安価な集積回路が得られることとなる。
実施例 以下、本発明の一実施例の集積回路装置について、図面
を参照しながら説明する。
第1図は本発明の実施例における集積回路装置の縦断面
図である。第1図において、11はリードフレーム、1
2は集積回路素子、13は接着剤。
14は金属線、16は封止樹脂、16は補強部材である
本実施例の集積回路装置の構成について、その製造方法
とともに以下に詳細に説明する。
まず、板厚0.15mmの帯状の銅合金薄板を打抜加工
して所望形状のリードフレーム11を得た。
次に、このリードフレーム110片面にニッケルメッキ
および金メツキ、反対面に銀メ1.キを施したのち、リ
ードフレーム11の銀メツキ側に塗布4約30μmの絶
縁性接着剤13を介して厚さ0.25 mm、チ・ツブ
サイズ6mmX7mmの集積回路素子12をグイボンデ
ィングして搭載接続した。続いて、金属線14により集
積回路素子12の入出力電極122Lとリードフレーム
11の銀メツキ部分とをワイヤーボンディング法で電気
的に接続した。続いて、トランスファ成形金型の下金型
には。
集積回路素子12を搭載接続したリードフレーム11の
ニッケルメッキおよび金メツキ面(外部接続用端子とな
る一面11a)を当接し、トランスファ成形金型の上金
型には、補強部材16の一方面を当接して型締めを行っ
たのち、エポキシ樹脂等の樹脂を注入成形して、集積回
路素子12、金属線14、および外部接続用端子となる
一面111Lを除いたリードフレーム11をモールド保
護するための封止樹脂16を設けると共に、封止樹脂1
6に密着させて補強部材16を設けた。補強部材16と
しては、リードフーム11の素材と同じく、板厚が15
mmの銅合金の金属薄板を所望形状に加工して用いた。
また、金属薄板の封止樹脂への密着面は、密着性を向上
させるため、あらかじめ化学的なエツチングにより粗面
化処理を施こしておいた。続いて、リードフレーム11
および金属薄板の不要な支持延長部分を切断除去して第
1図に示す本実施例の集積回路装置の完成状態を得た。
完成した本実施例の集積回路装置の総厚は0.65mm
で外周寸法はヨコ12mm、タテ1omm、四角のRは
1.5111r11であった。また、ノリは極めて小さ
く16pm以下であった。本実施例の集積回路装置の耐
折り曲げ強度について、同一寸法の補強部材16を設け
ないものと比較して測定した結果、約2倍の耐折り曲げ
強度が得られた。耐折り曲げ強度の測定方法は、集積回
路装置の長手方向を間隔10tnmで支持し、集積回路
装置の中央を先端形状φ1.0111mの治具で押圧す
る方法により行った。
また、本実施例の集積回路装置を塩化ビニル樹脂製のプ
ラスチックカードに搭載してICカードとし、X5O(
国際欄進化機構)規格のXCカードの耐折シ曲げ性試験
に基づき、試験を行った結果、集積回路装置の破壊等の
問題は発生しなかった。
以上のように本実施例によれば、リードフレーム11の
反対側に、封止樹脂16に密着した補強部材16を設け
ることによシ、集積回路装置の耐折り曲げ強度を著しく
向上させることができるとともに、ソリを極めて小さく
することができ寸法精度の良好な集積回路装置が得られ
る。また金属製の補強部材16と金属製のリードフレー
ム11間に集積回路素子12を設ければ、X線からこの
素子12を保護できる。
なお、実施例において、リードフレーム11の材料とし
て銅合金薄板を使用したが、鉄・ニッケル合金等の一般
的なリードフレーム材料が使用できる。また、集積回路
素子12の実装方法として、接着剤13によるダイボン
ディング、ワイヤーボンディング法による電気的接続を
示したが、これらに限定されるものでなく、フリップチ
ップ接続法等のフェースダウン接続法により行なっても
よい。また、補強部材16として、リードフレーム材料
と同一素材、同一板厚の金属薄板を使用したが、これは
集積回路装置のノリを最小にするに極めて有効であった
。しかしながらこれに限定されるものでなく、補強部材
16としては、封止樹脂16よシ弾性係数が大である金
属薄板や樹脂フィルム等が使用できる。また、補強部材
16の配置は、集積回路装置の封止樹脂16成形時に同
時に行ったが、集積回路装置の封止樹脂15成形後、接
着等により補強部材16を配置してもよい。
発明の効果 以上のように本発明は、リードフレームの一面の少なく
とも一部が外部接続用端子であり、他面に集積回路素子
が搭載接続され、集積回路素子が封止樹脂で被覆され、
集積回路素子上に封止樹脂に密着した補強部材を有する
集積回路装置であり、これによシ、高価な精度配線基板
を必要とせず、高寸法精度でかつ高能率に製造でき、I
Cカードに適した啄めて安価な集積回路装置となるとと
もに、集積回路装置の耐折り曲げ強度が著しく向上し、
ノリを極めて小さくすることが可能となり、プラスチッ
クカードに搭載してICカードとした場合、携帯時およ
び使用時のカードの折り曲げに対する強度が向上しXC
カードとしての高信頼性が確保できると同時に、規格寸
法のICカードが歩留り良く製造でき工業的価値は大で
ある。
【図面の簡単な説明】
第1図は本発明の一実施例における集積回路装置の縦断
面図、第2図は従来の集積回路装置の縦断面図である。 11・・・・・・リードフレーム、11&・・・冑外部
接続用端子面、12・・・・・・集積回路素子、121
L・・・・・・入出力電極、13・・・・・・接着剤、
14・・・・・・金属線、16・・・・・・封止樹脂、
16・・・・・・補強部材。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名11
−m−す−〆フレーム /6−−積!!!部材 第1図 第2図

Claims (3)

    【特許請求の範囲】
  1. (1)リードフレームの一面の少なくとも一部を外部接
    続用端子とし、このリードフレームの他面に集積回路素
    子を搭載接続し、前記集積回路素子を封止樹脂で被覆す
    るとともに、この集積回路素子上に前記封止樹脂と密着
    して補強部材を設けた集積回路装置。
  2. (2)補強部材が金属薄板である特許請求の範囲第1項
    記載の集積回路装置。
  3. (3)補強部材がリードフレームと同一素材である特許
    請求の範囲第1項または第2項記載の集積回路装置。
JP63034265A 1988-02-17 1988-02-17 集積回路装置 Pending JPH01208847A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63034265A JPH01208847A (ja) 1988-02-17 1988-02-17 集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63034265A JPH01208847A (ja) 1988-02-17 1988-02-17 集積回路装置

Publications (1)

Publication Number Publication Date
JPH01208847A true JPH01208847A (ja) 1989-08-22

Family

ID=12409340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63034265A Pending JPH01208847A (ja) 1988-02-17 1988-02-17 集積回路装置

Country Status (1)

Country Link
JP (1) JPH01208847A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2684803A1 (fr) * 1991-12-04 1993-06-11 Gemplus Card Int Boitier a structure renforcee pour circuit integre, et carte comprenant un tel boitier.
WO1997042655A1 (de) * 1996-05-06 1997-11-13 Siemens Aktiengesellschaft Trägerelement mit wenigstens einem integrierten schaltkreis sowie verfahren zur herstellung eines solchen trägerelementes
US5901043A (en) * 1993-03-02 1999-05-04 National Semiconductor Corporation Device and method for reducing thermal cycling in a semiconductor package
JP2003059957A (ja) * 2001-08-14 2003-02-28 Sony Corp 半導体集積回路チップの封止方法、半導体集積回路チップ装置および半導体集積回路カード
CN102576682A (zh) * 2009-10-09 2012-07-11 丰田自动车株式会社 半导体装置的制造方法
JP2014178875A (ja) * 2013-03-14 2014-09-25 Hitachi Maxell Ltd Icパッケージ、icモジュール、及び、非接触icカード

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2684803A1 (fr) * 1991-12-04 1993-06-11 Gemplus Card Int Boitier a structure renforcee pour circuit integre, et carte comprenant un tel boitier.
US5901043A (en) * 1993-03-02 1999-05-04 National Semiconductor Corporation Device and method for reducing thermal cycling in a semiconductor package
WO1997042655A1 (de) * 1996-05-06 1997-11-13 Siemens Aktiengesellschaft Trägerelement mit wenigstens einem integrierten schaltkreis sowie verfahren zur herstellung eines solchen trägerelementes
JP2003059957A (ja) * 2001-08-14 2003-02-28 Sony Corp 半導体集積回路チップの封止方法、半導体集積回路チップ装置および半導体集積回路カード
CN102576682A (zh) * 2009-10-09 2012-07-11 丰田自动车株式会社 半导体装置的制造方法
EP2487710A1 (en) * 2009-10-09 2012-08-15 Toyota Jidosha Kabushiki Kaisha Semiconductor device manufacturing method
EP2487710A4 (en) * 2009-10-09 2014-07-23 Toyota Motor Co Ltd METHOD FOR PRODUCING A SEMICONDUCTOR COMPONENT
JP2014178875A (ja) * 2013-03-14 2014-09-25 Hitachi Maxell Ltd Icパッケージ、icモジュール、及び、非接触icカード

Similar Documents

Publication Publication Date Title
KR920008509B1 (ko) 집적회로장치 및 그 제조방법
EP0424530B1 (en) Resin-sealed semiconductor device
US5869905A (en) Molded packaging for semiconductor device and method of manufacturing the same
JP3361689B2 (ja) 封入成形電子部品およびその製造方法
JPS59227143A (ja) 集積回路パツケ−ジ
JPS63188964A (ja) 集積回路パツケ−ジ
KR920000076B1 (ko) 반도체장치
KR20030019082A (ko) 회로 장치의 제조 방법
JPH01208847A (ja) 集積回路装置
US6455786B1 (en) Wiring board and manufacturing method thereof and semiconductor device
JPH08148635A (ja) 半導体装置
JPH0262297A (ja) 集積回路装置およびそれを用いたicカード
JP3286196B2 (ja) 複数のicチップを備えた密封型半導体装置の構造
JPH01210393A (ja) 集積回路装置
JPH01209194A (ja) 集積回路装置
JPH01210394A (ja) 集積回路装置
JPH0276798A (ja) 集積回路装置の製造方法
JP2782870B2 (ja) リードフレーム
JPH11216974A (ja) 複合型icカード及びその製造方法
JP2654032B2 (ja) 半導体ic装置の製造方法
JPH0793402B2 (ja) 半導体装置
JPH06821Y2 (ja) 半導体装置の実装構造
JP3600130B2 (ja) 回路装置の製造方法
JP3485736B2 (ja) 半導体装置とその製造方法
JPH0262296A (ja) 集積回路装置およびそれを用いたicカード