JPH01210393A - 集積回路装置 - Google Patents

集積回路装置

Info

Publication number
JPH01210393A
JPH01210393A JP63038081A JP3808188A JPH01210393A JP H01210393 A JPH01210393 A JP H01210393A JP 63038081 A JP63038081 A JP 63038081A JP 3808188 A JP3808188 A JP 3808188A JP H01210393 A JPH01210393 A JP H01210393A
Authority
JP
Japan
Prior art keywords
integrated circuit
lead frame
external connection
circuit element
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63038081A
Other languages
English (en)
Inventor
Tatsuo Kikuchi
菊池　立郎
Kenji Uenishi
上西　謙次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63038081A priority Critical patent/JPH01210393A/ja
Priority to AU23093/88A priority patent/AU2309388A/en
Priority to US07/586,392 priority patent/US5122860A/en
Priority to KR1019890700727A priority patent/KR920008509B1/ko
Priority to PCT/JP1988/000842 priority patent/WO1989001873A1/ja
Publication of JPH01210393A publication Critical patent/JPH01210393A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Credit Cards Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ２ヘー／゛ 産業上の利用分野 本発明は、ＩＣカード等に用いられる集積回路装置に関
するものである。
従来の技術 近年ハ、マイクロコンピュータ、メモリ等の集積回路素
子をプラスチック製カードに搭載、または内蔵したいわ
ゆるＩＣカードが実用に供されつつある。
このＩＣカードは、すでに多量に使用されている磁気ス
トライプカードに比して、記憶容量が大きく防犯性に優
れていることから、従来の磁気ストライプカードの用途
ばかりで々く身分証明書等の多様な用途に使用すること
が考えられている。
ところで、ＩＣカードは、塩化ビニル樹脂等のプラスチ
ックカードに、リーダー・ライター等の外部装置との接
続用端子を有する集積回路装置が搭載された構成であり
、との集積回路装置は、極めて薄型に構成することが必
要とされる。このだめ、従来の集積回路装置は、第３図
に示すように、フィルム状の絶縁基板３１に外部接続用
端子パタ３１＼−ノ ーン３２、回路パターン３３およびスルーホール３４等
の配線導体を形成した薄型配線基板に、集積回路素子３
５をダイスボンディングし、集積回路素子３６の入出力
電極と回路パターン３３とをワイヤーボンディング方式
等により金属線３６で接続する。まだ樹脂封止時の樹脂
流れ止め用の封止枠３７を絶縁基板３１に接着して設け
、エポキシ樹脂等の封止樹脂３８により封止して得られ
る。
（特開昭５５−５６６４７号公報、特開昭５８−９２５
９７号公報） 発明が解決しようとする課題 ＩＣカードに搭載される集積回路装置においては、薄型
化と同時に、高信頼性、高寸法精度さらに低コストであ
ることが求められている。しかしながら、前述したよう
な集積回路装置においては、用いられる配線基板が、絶
縁基板３１の両面に配線導体を形成しスルーホール３４
によって接続したスルーホール付両面配線基板であるの
で次のよう々問題を有している。（１）配線基板が高価
である。
（２）スルーホール形成はめっきにより行なうのでスル
ーホール形成時のメッキ厚のバラツキか配線基板の総厚
のバラツキとなり、良好な厚さ寸法精度が得にくい。（
３）集積回路素子３５の樹脂封止時に、樹脂がスルーホ
ール３４より流出するので、流出防止のだめスルーホー
ル３４を封口する手段が必要である。
また、ＩＣカードに搭載される集積回路装置の機械的強
度は、高信頼性の点で極めて重要であり、機械的強度が
不充分々場合には、ＩＣカードの携帯時や使用時に受け
る折曲げ力や押圧力等の外的力によって集積回路素子３
５が破壊されるという問題を有していた。
本発明は、上記問題点に鑑みてなされたもので、高寸法
精度、高能率かつ安価に製造でき、しかも機械的強度が
犬で、ＩＣカードの携帯時や使用時に受ける折曲げ力や
押圧力等の外的力によって集積回路素子が破壊されるこ
とがない薄型の集積回路装置を提供するものである。
課題を解決するための手段 上記課題を解決するために本発明の集積回路袋Ａ−７ 置は、外部接続用端子部と集積回路素子を搭載するため
の支持部とが形成されたリードフレームの一面の少々く
とも一部を外部接続用端子とし、このリードフレームの
他面の前記支持部に集積回路素子を搭載し、少々くとも
集積回路素子を封止樹脂で覆ったものである。
作用 本発明は、上記した構成によって、集積回路装置の集積
回路素子搭載部の全面にわたって金属薄板よりなるリー
ドフレームが設けられるので、その断面の構成が均一に
々す、集積回路装置の機械的強度の向上と均一化がはか
られ、ＩＣカードの携帯時や使用時に受ける折曲げ力や
押圧力等による極部的な応力集中が防止でき、集積回路
素子の破壊が防止され集積回路装置の高信頼性が確保で
きるとともに、従来用いられていた高価な配線基板を必
要とせず、極めて安価で一般的な金属薄板から々るリー
ドフレームが使用できるので、高寸法精度かつ安価々薄
型の集積回路装置が高能率に製造できることとなる。
　　一 実施例 以下、本発明の一実施例の集積回路装置について、図面
を参照しながら説明する。
第１図は本発明の一実施例における集積回路装置の平面
図であり、説明のだめ封止樹脂は外形のみを破線で示し
ている。第２図は本発明の一実施例における集積回路装
置の縦断面図であり、第１図ｘ−ｘ’線での縦断面図で
ある。第１図および第２図において、１１は薄い金属板
よりなるリードフレーム、１２は集積回路素子、１３は
接着剤、１４は金属線、１５は封止樹脂である。
本実施例の集積回路装置の構成について、その製造方法
とともに以下に詳細に説明する。
まず、板厚０．１５ｆｆｉｆｆの帯状の金属薄板を打抜
加工またはフォトエツチング加工を行なって、集積回路
素子１２を搭載するための支持部１１Ａと外部接続用端
子部１１Ｂを形成した所望形状のリードフレーム１１に
、ニッケルや金などのメツキを施して一面１１ａを外部
接続用端子とした。次に、導電性ペーストまたは絶縁性
ペーストを用い塗布７　・、−２ 厚約３０μｍの接着剤１３を介して厚さ０．２６１Ｈｎ
ｒの集積回路素子１２を、リードフレーム１１の他面１
１ｂの支持部１１Ａにダイスボンディングして搭載接続
した。続いて金、アルミニウム、銅々どの金属線１４に
よりリードフレーム１１の外部接続用端子部１１Ｂの他
面１１ｂと集積回路素子１２の入出力電極１２．ａとを
ワイヤーボンディング法で電気的に接続して第１図およ
び第２図の封止樹脂１５を除いた状態を得だ。続いて、
樹脂封止用のトランスファ成形金型（図示せず）にリー
ドフレーム１１の一面１１ｉａを当接し、エポキシ樹脂
等の樹脂を注入成形して、集積回路素子１２、金属線１
４、および外部接続用端子となる一面１１ａを除いたリ
ードフレーム１１全体をモールド保護するための封止樹
脂１５を設け、第２図に示す本実施例の完成状態を得だ
。完成した集積回路装置の総厚は０６０記であった。第
２図に示すように、本実施例では、リードフレーム１１
の一面１１ａと封止樹脂１６の面とは略凹一面となるよ
うにリードフレーム１１の外端も被覆している。
これは、この集積回路装置を使用したＩＣカードの携帯
時および使用時の外的力によってリードフレーム１１の
突出や脱落等の問題生じることのないようにするためで
ある。なお、第２図では、リードフレーム１１の一面１
１ａを全面封止樹脂より露出させているが、−面１１２
Ｌの外部接続用端子となる部分のみを露出させてもよい
。
また、第１図に示すように、本実施例では、集積回路素
子１２を搭載するためのリードフレーム１１の支持部１
１Ａは、接地用端子となる外部接続用端子部の延長部分
として設けたが、これは、リードフレーム１１全体の平
面性を確保するためである。なお、集積回路素子１２を
搭載するためのリードフレーム１１の支持部は、外部接
続用端子部とは独立させて設けてもよい。
々お、上記の本実施例では、集積回路素子１２の入出力
電極１２ａと外部接続用の他方の面との電気的接続は、
金属線１４を用いたワイヤーボンディング法により行な
ったが、この他の接続方法たとえば、ビームリード方式
、丑だフリップチノ−９−／ プ接続方式やテープキャリア方式等により行なってもよ
い。
発明の効果 以上のように本発明は、外部接続用端子部と集積回路素
子を搭載するための支持部とが形成されたリードフレー
ムの一面の少なくとも一部を外部接続用端子とし、この
リードフレームの他面の前記支持部に集積回路素子を搭
載し、集積回路素子を少なくとも封止樹脂で覆うことに
より、従来用いられていた高精度な精密配線基板を必要
とせず、極めて安価で一数的々金属薄板からなるリード
フレームが使用でき、高寸法精度かつ安価な薄型の集積
回路装置が高能率に製造できるとともに、集積回路装置
の集積回路素子搭載部の全面にわたって金属薄板より々
るリードフレームが設けられるよう構成しているので、
その断面の構成が均一になると同時に金属薄板により折
曲げに対する物理的強度の改善がはかられ、集積回路装
置の機械的強度の向上と均一化がはかられ、ＩＣカード
の携帯時や使用時に受ける折曲げ力や押圧力等にょる１
　０ヘーノ 集積回路素子への極部的な応力集中が防止でき、集積回
路素子の破壊が防止され、信頼性の極めて高い集積回路
装置が実現できる。
【図面の簡単な説明】
第１図は本発明の一実施例における集積回路装置の平面
図、第２図は本発明の一実施例における集積回路装置の
縦断面図、第３図は従来の集積回路装置の縦断面図であ
る。 １１・・・・・・リードフレーム、１１人・・・・・・
支持部、１１Ｂ・　端子部、１１ａ　・・・・−面、１
１ｂ・・他面、１２・・・・・・集積回路素子、１２ａ
・・・・入出力電極、１３・・接着剤、１４・・・・・
・金属線、１５・・・・封止樹脂。

Claims (3)

    【特許請求の範囲】
  1. （１）　外部接続用端子部と集積回路素子を搭載するた
    めの支持部とが形成されたリードフレームの一面の少な
    くとも一部を外部接続用端子とし、このリードフレーム
    の他面の前記支持部に集積回路素子を搭載し、前記外部
    接続用端子部の他面と前記集積回路素子の入出力電極と
    を電気的に接続し、この接続部と前記集積回路素子とを
    封止樹脂で覆った集積回路装置。
  2. （２）　集積回路素子を搭載するための支持部は、複数
    個の外部接続用端子部のうちのいずれか一つの延長部分
    である特許請求の範囲第１項記載の集積回路装置。
  3. （３）　封止樹脂は、リードフレームの外部接続用端子
    の面と略同一面まで覆った特許請求の範囲第１項、また
    は第２項記載の集積回路装置。
JP63038081A 1987-08-26 1988-02-19 集積回路装置 Pending JPH01210393A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP63038081A JPH01210393A (ja) 1988-02-19 1988-02-19 集積回路装置
AU23093/88A AU2309388A (en) 1987-08-26 1988-08-25 Integrated circuit device and method of producing the same
US07/586,392 US5122860A (en) 1987-08-26 1988-08-25 Integrated circuit device and manufacturing method thereof
KR1019890700727A KR920008509B1 (ko) 1987-08-26 1988-08-25 집적회로장치 및 그 제조방법
PCT/JP1988/000842 WO1989001873A1 (en) 1987-08-26 1988-08-25 Integrated circuit device and method of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63038081A JPH01210393A (ja) 1988-02-19 1988-02-19 集積回路装置

Publications (1)

Publication Number Publication Date
JPH01210393A true JPH01210393A (ja) 1989-08-23

Family

ID=12515530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63038081A Pending JPH01210393A (ja) 1987-08-26 1988-02-19 集積回路装置

Country Status (1)

Country Link
JP (1) JPH01210393A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0394460A (ja) * 1989-09-06 1991-04-19 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JP2003174136A (ja) * 2001-12-07 2003-06-20 Aoi Electronics Co Ltd 樹脂モールド半導体装置
JP2006319317A (ja) * 2005-05-11 2006-11-24 Maxim Integrated Products Inc フラットな、リード無しの片面集積回路パッケージ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0394460A (ja) * 1989-09-06 1991-04-19 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JP2003174136A (ja) * 2001-12-07 2003-06-20 Aoi Electronics Co Ltd 樹脂モールド半導体装置
JP2006319317A (ja) * 2005-05-11 2006-11-24 Maxim Integrated Products Inc フラットな、リード無しの片面集積回路パッケージ
JP2014042033A (ja) * 2005-05-11 2014-03-06 Maxim Integrated Products Inc フラットな、リード無しの片面集積回路パッケージ
JP2015228525A (ja) * 2005-05-11 2015-12-17 マキシム・インテグレイテッド・プロダクツ・インコーポレイテッドＭａｘｉｍ Ｉｎｔｅｇｒａｔｅｄ Ｐｒｏｄｕｃｔｓ， Ｉｎｃ． フラットな、リード無しの片面集積回路パッケージ
US9269689B1 (en) 2005-05-11 2016-02-23 Maxim Integrated Products, Inc. Single sided, flat, no lead, integrated circuit package

Similar Documents

Publication Publication Date Title
KR920008509B1 (ko) 집적회로장치 및 그 제조방법
KR920000076B1 (ko) 반도체장치
US3825801A (en) Electrical integrated circuit package
US5406119A (en) Lead frame
JPH02112264A (ja) 集積回路装置とその製造方法およびそれを用いたｉｃカード
KR100546364B1 (ko) 유연성 필름을 이용한 반도체 패키지 및 그 제조방법
JPH01210393A (ja) 集積回路装置
JPH01208847A (ja) 集積回路装置
JPS61139894A (ja) Ｉｄカ−ドおよびその製造方法
JPH0262297A (ja) 集積回路装置およびそれを用いたｉｃカード
JP2798108B2 (ja) 混成集積回路装置
JPH01210394A (ja) 集積回路装置
JPH01209194A (ja) 集積回路装置
JP3381375B2 (ja) 電極集合体及びその製造方法ならびに電極集合体を用いたリードフレーム
JP2782870B2 (ja) リードフレーム
JPH01106455A (ja) 半導体集積回路装置
JP2813588B2 (ja) 半導体装置およびその製造方法
JP2652222B2 (ja) 電子部品搭載用基板
JPH11216974A (ja) 複合型ｉｃカード及びその製造方法
JPH0793402B2 (ja) 半導体装置
CN109003956B (zh) 一种芯片封装结构及芯片封装结构阵列板
JPH02102098A (ja) 集積回路装置およびｉｃカード
JPS58131656U (ja) Ｉｃカ−ド用電極回路基板
JPH0276798A (ja) 集積回路装置の製造方法
JPH02293197A (ja) Ｉｃモジュール