JPH0394460A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0394460A JPH0394460A JP1231135A JP23113589A JPH0394460A JP H0394460 A JPH0394460 A JP H0394460A JP 1231135 A JP1231135 A JP 1231135A JP 23113589 A JP23113589 A JP 23113589A JP H0394460 A JPH0394460 A JP H0394460A
- Authority
- JP
- Japan
- Prior art keywords
- circuit pattern
- semiconductor chip
- resin
- chip
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 113
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 50
- 239000002184 metal Substances 0.000 claims abstract description 47
- 229910052751 metal Inorganic materials 0.000 claims abstract description 47
- 239000011347 resin Substances 0.000 claims abstract description 38
- 229920005989 resin Polymers 0.000 claims abstract description 38
- 238000007789 sealing Methods 0.000 claims abstract description 20
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 18
- 239000010931 gold Substances 0.000 claims abstract description 18
- 229910052737 gold Inorganic materials 0.000 claims abstract description 18
- 238000007747 plating Methods 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 6
- 239000011889 copper foil Substances 0.000 abstract description 5
- 230000002950 deficient Effects 0.000 abstract description 2
- 238000013518 transcription Methods 0.000 abstract 2
- 230000035897 transcription Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 9
- 239000011253 protective coating Substances 0.000 description 6
- 229910000831 Steel Inorganic materials 0.000 description 5
- 239000011888 foil Substances 0.000 description 5
- 238000007689 inspection Methods 0.000 description 5
- 239000010959 steel Substances 0.000 description 5
- 238000004806 packaging method and process Methods 0.000 description 4
- 238000010292 electrical insulation Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体チップ及び所要の回路部品等が一体的に
樹脂封止されて提但される半導体装置及びその製造方法
に関する． （従来技術） 半導体装置は電子装置をはじめきわめて多種類の製品に
ひろく利用されており、ＩＣカードといった小形製品に
も利用されるようになっている。
樹脂封止されて提但される半導体装置及びその製造方法
に関する． （従来技術） 半導体装置は電子装置をはじめきわめて多種類の製品に
ひろく利用されており、ＩＣカードといった小形製品に
も利用されるようになっている。
これら製品で用いられる半導体装置の実装方式には，パ
ッケージに半導体チップを搭載してパッケージごと回路
基板に実装するパッケージ方式と、回路基板に半導体チ
ップをじかに接続するペアチップ方式とがある。
ッケージに半導体チップを搭載してパッケージごと回路
基板に実装するパッケージ方式と、回路基板に半導体チ
ップをじかに接続するペアチップ方式とがある。
前記のパッケージ方式の場合は、パッケージ内に半導体
チップが封止されて保護されているので、取り扱いがき
わめて容易であり、実装が容易にでき、また耐環境性に
優れている等の特徴がある。
チップが封止されて保護されているので、取り扱いがき
わめて容易であり、実装が容易にでき、また耐環境性に
優れている等の特徴がある。
これに対し、ペアチップ方式は回路基板にじかに半導体
チップを接続するから、小面積で実装でき、高密度実装
が可能になるという特徴がある。
チップを接続するから、小面積で実装でき、高密度実装
が可能になるという特徴がある。
（発明が解決しようとする課題）
上記のように、回路基板等に半導体チップを搭載する方
法には、パッケージ方式あるいはペアチップ方式がある
が，いずれも半導体チップ等のそれぞれ別体に作威した
部品を別々に実装しているため，製造工数が複雑になっ
て装置の信頼性が劣ること、装置の小形化が制限される
こと等の問題点があった． また、半導体チップは回路基板等の接続用基板に実装さ
れるから、ＩＣカードのようなきわめて薄形に形成され
る装置においては基板の厚さが薄形化を阻むという問題
点があった． そこで，本発明は上記問題点を解消すべくなされたもの
であり、その目的とするところは、半導体チップと回路
部品等を容易に一体的に搭載することができ，製造工数
を減少させることができて，製造コストを下げることが
できると共に，１！ｉ造プロセスを面略化することによ
って不良品の発生率を低下させ，装置の信頼性を高める
ことができ、また，装置の小形化，薄形化が達成できて
高密度実装を可能とする半導体装置及びその好適な製造
方法を提供しようとするものである． （課題を解決するための手段） 本発明は上記目的を達或するため次の構或をそなえる． すなわち、半導体チップと回路パターンとがフリップチ
ップ法あるいはＴＡＢ方式によって接続され，回路パタ
ーンの前記半導体チップが搭載された一方の面側か，半
導体チップ、回路パターンを含めて一体的に樹脂封止さ
れ、回路パターンの他方の面に外部接続用の端子部が設
けられたことを特徴とする．また、前記外部接続用の端
子部等の所要個所を除いて、回路パターンの他方の面が
電気的絶縁性を有するフィルムによって被覆されたこと
を特徴とする． また，その製造方法においては、電気的絶縁性を有する
ベースフィルム上に剥離可能に金属層が設けられた転写
フィルムの金属層をエッチングして回路パターンを形威
し、該回路パターンにフリップチップ法あるいはＴＡＢ
方式により半導体チップを接続し、前記転写フィルムの
半導体チップが搭載された一方の面側を、半導体チップ
、回路パターンを含めて一体的に樹脂封止し、前記ベー
スフィルムを封止樹脂から剥離除去することを特徴とし
、また、電気的絶縁性を有するベースフィルム上に回路
パターンを形成し，該回路パターンにフリップチップ法
あるいはＴＡＢ方式により半導体チップを接続し、前記
ベースフィルムの半導体チップが搭載された一方の面側
を、半導体チップ、回路パターンを含めて一体的に樹脂
封止し，ベースフィルムをエッチングして、回路パター
ンのうち外部接続用の端子部等の所要部位を露出させる
ことを特徴とし、また，金属ベース上に金めつき層等の
非エッチング金属層により回路パターンを形成し、該回
路パターンにフリップチップ法あるいはＴＡＢ方式によ
って半導体チップを接続し、金属ベースの半導体チップ
が搭載された一方の面側を，半導体チップ、回路パター
ンを含めて一体的に樹脂封止し、前記金属ベースのみを
エッチング除去することを特徴とし、また、金属ベース
上にフリップチップ法あるいはＴＡＢ方式により半導体
チップを接続搭載し，金属ベースの半導体チップが搭載
された一方の面側を、半導体チップ、ＴＡＢテープを含
めて一体的に樹脂封止し、金属ベースの露出面にレジス
トパターンを設けて金属ベースをエッチングすることに
よって回路パターンを形成することを特徴とする． （実施例） 以下本発明の好適な実施例を添付図面に基づいて詳細に
説明する． 〔第１実施例〕 第１図は本発明に係る半導体装置の製造方法を示す説明
図である．この製造方法においては転写フィルムを用い
ることを特徴とする． 転写フィルムはベースフィルム上に金属層を剥離可能に
接合したものであるが、第１図０）は転写フィルム１０
の金属層にレジストパターンを形成した後、エッチング
を施して回路パターン１２を形成した状態を示す．回路
パターン１２は半導体チップが接続されるボンディング
部及び信号線路，回路部品接続部、外部接続用の端子部
等を含む．１４は転写フィルムのベースフィルム、ｌ５
は剥離層、１６は金属層である．金属層１６としては電
解銅箔が好適に利用でき、ベースフィルム１４に電解鋼
箔の鏡面側を接合することにより転写フィルムとするこ
とができる． 第２図に電解鋼箔を用いた転写フィルム１０の拡大図を
示す．図のように、電解銅箔はその表面が複雑な凹凸が
形或された粗面に形或されるから、粗面を封止樹脂側に
して後述する樹脂封止を行うことにより、表面の凹凸に
よるアンカー効果によって回路パターン１２と封止樹脂
が強固に接合するという利点がある。
法には、パッケージ方式あるいはペアチップ方式がある
が，いずれも半導体チップ等のそれぞれ別体に作威した
部品を別々に実装しているため，製造工数が複雑になっ
て装置の信頼性が劣ること、装置の小形化が制限される
こと等の問題点があった． また、半導体チップは回路基板等の接続用基板に実装さ
れるから、ＩＣカードのようなきわめて薄形に形成され
る装置においては基板の厚さが薄形化を阻むという問題
点があった． そこで，本発明は上記問題点を解消すべくなされたもの
であり、その目的とするところは、半導体チップと回路
部品等を容易に一体的に搭載することができ，製造工数
を減少させることができて，製造コストを下げることが
できると共に，１！ｉ造プロセスを面略化することによ
って不良品の発生率を低下させ，装置の信頼性を高める
ことができ、また，装置の小形化，薄形化が達成できて
高密度実装を可能とする半導体装置及びその好適な製造
方法を提供しようとするものである． （課題を解決するための手段） 本発明は上記目的を達或するため次の構或をそなえる． すなわち、半導体チップと回路パターンとがフリップチ
ップ法あるいはＴＡＢ方式によって接続され，回路パタ
ーンの前記半導体チップが搭載された一方の面側か，半
導体チップ、回路パターンを含めて一体的に樹脂封止さ
れ、回路パターンの他方の面に外部接続用の端子部が設
けられたことを特徴とする．また、前記外部接続用の端
子部等の所要個所を除いて、回路パターンの他方の面が
電気的絶縁性を有するフィルムによって被覆されたこと
を特徴とする． また，その製造方法においては、電気的絶縁性を有する
ベースフィルム上に剥離可能に金属層が設けられた転写
フィルムの金属層をエッチングして回路パターンを形威
し、該回路パターンにフリップチップ法あるいはＴＡＢ
方式により半導体チップを接続し、前記転写フィルムの
半導体チップが搭載された一方の面側を、半導体チップ
、回路パターンを含めて一体的に樹脂封止し、前記ベー
スフィルムを封止樹脂から剥離除去することを特徴とし
、また、電気的絶縁性を有するベースフィルム上に回路
パターンを形成し，該回路パターンにフリップチップ法
あるいはＴＡＢ方式により半導体チップを接続し、前記
ベースフィルムの半導体チップが搭載された一方の面側
を、半導体チップ、回路パターンを含めて一体的に樹脂
封止し，ベースフィルムをエッチングして、回路パター
ンのうち外部接続用の端子部等の所要部位を露出させる
ことを特徴とし、また，金属ベース上に金めつき層等の
非エッチング金属層により回路パターンを形成し、該回
路パターンにフリップチップ法あるいはＴＡＢ方式によ
って半導体チップを接続し、金属ベースの半導体チップ
が搭載された一方の面側を，半導体チップ、回路パター
ンを含めて一体的に樹脂封止し、前記金属ベースのみを
エッチング除去することを特徴とし、また、金属ベース
上にフリップチップ法あるいはＴＡＢ方式により半導体
チップを接続搭載し，金属ベースの半導体チップが搭載
された一方の面側を、半導体チップ、ＴＡＢテープを含
めて一体的に樹脂封止し、金属ベースの露出面にレジス
トパターンを設けて金属ベースをエッチングすることに
よって回路パターンを形成することを特徴とする． （実施例） 以下本発明の好適な実施例を添付図面に基づいて詳細に
説明する． 〔第１実施例〕 第１図は本発明に係る半導体装置の製造方法を示す説明
図である．この製造方法においては転写フィルムを用い
ることを特徴とする． 転写フィルムはベースフィルム上に金属層を剥離可能に
接合したものであるが、第１図０）は転写フィルム１０
の金属層にレジストパターンを形成した後、エッチング
を施して回路パターン１２を形成した状態を示す．回路
パターン１２は半導体チップが接続されるボンディング
部及び信号線路，回路部品接続部、外部接続用の端子部
等を含む．１４は転写フィルムのベースフィルム、ｌ５
は剥離層、１６は金属層である．金属層１６としては電
解銅箔が好適に利用でき、ベースフィルム１４に電解鋼
箔の鏡面側を接合することにより転写フィルムとするこ
とができる． 第２図に電解鋼箔を用いた転写フィルム１０の拡大図を
示す．図のように、電解銅箔はその表面が複雑な凹凸が
形或された粗面に形或されるから、粗面を封止樹脂側に
して後述する樹脂封止を行うことにより、表面の凹凸に
よるアンカー効果によって回路パターン１２と封止樹脂
が強固に接合するという利点がある。
第１図（ｂ）は回路パターン１２に半導体チップ１８と
回路部品２０を接続した状態を示す．ここではブリップ
チップ法によって半導体チップ１８を接続する例を示す
．この場合は半導体チップ１８にはあらかじめバンプ１
９を形威しておき、回路パターン１２のボンディング部
とバンプ１９を位置合わせし、半導体チップ１８を加圧
，加熱して接続する． なお、半導体チップ１８を確実にボンディングするため
，半導体チップ１８が接合される回路パターンｌ２のボ
ンディング部にはあらかじめ平滑処理および金めつき等
の表面処理を施すようにするとよい．回路部品２０はは
んだ付け等によって接合する． 次に、半導体チップ１８が搭載されたベースフィルム１
４の片面側のみ樹脂封止する．２２は封止樹脂である． 次に，転写フィルム１０のベースフィルム１４を封止樹
脂２２から剥離する．これにより、回路パターン１２が
露出する．転写フィルム１０の金属層１６に上記の電解
鋼箔を用いた場合は、金属層１６の鏡面が露出する． 得られた半導体装置の回路パターン１２の接点部に金め
つきを施し、実装用のモジュールとして電子装置等に搭
載する． また，単体として利川するような場合は、第１図（ｄ）
のように端子部２４を除く範囲に電気的絶縁性を有する
保護コーティング２６を施して回路パターンｌ２を保護
するようにするとよい．なお、上記実施例では，フリッ
プチップ法によって半導体チップを接続したが、ＴＡＢ
方式によって半導体チップを接続する場合も同様にして
製造することができる． 第３図にＴＡＢ方式による製造方法を示す．図で２７が
ＴＡＢテープである．ＴＡＢテープ２７はバンプ１９に
よって半導体チップ１８に一括ボンディングされ、イン
ナーリード部分が樹脂封止される．２８は封止樹脂であ
る． ＴＡＢテーブ１７が接続された半導体チップ１８は第３
図（ａ）に示すように、転写フィルム１０の回路パター
ン１２に合わせて接続される．第３図山）は、ＴＡＢテ
ーブ２７を介して半導体チップ１８を接続した後、回路
部品２０等を搭載して樹脂封止した状態を示す．樹脂封
止後は，ベースフィルムｌ４を剥離し，上記実施例と同
様の方法にしたがって製造する． 〔第２実施例〕 第４図は本発明に係る半導体装置の第２の製造方法を示
す説明図である．この製造方法ではＦＰＣ （Ｆｌｅｘ
ｉｂｌｅ ｐｒｉｎｔｃｄ ｃｉｒｃｕｉＬ）を用いて
製造することを特徴とする。
回路部品２０を接続した状態を示す．ここではブリップ
チップ法によって半導体チップ１８を接続する例を示す
．この場合は半導体チップ１８にはあらかじめバンプ１
９を形威しておき、回路パターン１２のボンディング部
とバンプ１９を位置合わせし、半導体チップ１８を加圧
，加熱して接続する． なお、半導体チップ１８を確実にボンディングするため
，半導体チップ１８が接合される回路パターンｌ２のボ
ンディング部にはあらかじめ平滑処理および金めつき等
の表面処理を施すようにするとよい．回路部品２０はは
んだ付け等によって接合する． 次に、半導体チップ１８が搭載されたベースフィルム１
４の片面側のみ樹脂封止する．２２は封止樹脂である． 次に，転写フィルム１０のベースフィルム１４を封止樹
脂２２から剥離する．これにより、回路パターン１２が
露出する．転写フィルム１０の金属層１６に上記の電解
鋼箔を用いた場合は、金属層１６の鏡面が露出する． 得られた半導体装置の回路パターン１２の接点部に金め
つきを施し、実装用のモジュールとして電子装置等に搭
載する． また，単体として利川するような場合は、第１図（ｄ）
のように端子部２４を除く範囲に電気的絶縁性を有する
保護コーティング２６を施して回路パターンｌ２を保護
するようにするとよい．なお、上記実施例では，フリッ
プチップ法によって半導体チップを接続したが、ＴＡＢ
方式によって半導体チップを接続する場合も同様にして
製造することができる． 第３図にＴＡＢ方式による製造方法を示す．図で２７が
ＴＡＢテープである．ＴＡＢテープ２７はバンプ１９に
よって半導体チップ１８に一括ボンディングされ、イン
ナーリード部分が樹脂封止される．２８は封止樹脂であ
る． ＴＡＢテーブ１７が接続された半導体チップ１８は第３
図（ａ）に示すように、転写フィルム１０の回路パター
ン１２に合わせて接続される．第３図山）は、ＴＡＢテ
ーブ２７を介して半導体チップ１８を接続した後、回路
部品２０等を搭載して樹脂封止した状態を示す．樹脂封
止後は，ベースフィルムｌ４を剥離し，上記実施例と同
様の方法にしたがって製造する． 〔第２実施例〕 第４図は本発明に係る半導体装置の第２の製造方法を示
す説明図である．この製造方法ではＦＰＣ （Ｆｌｅｘ
ｉｂｌｅ ｐｒｉｎｔｃｄ ｃｉｒｃｕｉＬ）を用いて
製造することを特徴とする。
第４図（ａ）はベースフィルム３０に回路パターン１２
を形成してＦＰＣを形成した状態を示す．ベースフィル
ム３０にはポリイミド等の電気的絶縁性を有するフィル
ムを用いる 次に，回路パターン１２に半導体チップ１８および回路
部品２０を搭載する（第４図（ｂ））．半導体チップ１
８は上記実施例と同様にフリップチップ法によって接続
する．このため、半導体チップ１８にはあらかじめバン
ブ１９を形或し、回路パターン１２のボンディング部に
位置合わせして接続する。
を形成してＦＰＣを形成した状態を示す．ベースフィル
ム３０にはポリイミド等の電気的絶縁性を有するフィル
ムを用いる 次に，回路パターン１２に半導体チップ１８および回路
部品２０を搭載する（第４図（ｂ））．半導体チップ１
８は上記実施例と同様にフリップチップ法によって接続
する．このため、半導体チップ１８にはあらかじめバン
ブ１９を形或し、回路パターン１２のボンディング部に
位置合わせして接続する。
次に、半導体チップ１８が搭載されているベースフィル
ム３０の片面側を樹脂封止する（第４図（Ｃ）） ． 次に、ベースフィルム３０を部分的にエッチング除去し
、回路パターン１２のうち端子部等の必要個所を露出さ
せる。第４図（ｄ）で２４はベースフィルム３０を除去
して形或した端子部である．端子部２４には接点の信頼
性を維持するため金めっき等を施す． こうして，半導体チップおよび所要の回路部品が一体的
に樹脂封止された半導体装置が得られる．この実施例の
半導体装置は，回路パターン１２がベースフィルム３０
によって被覆され、ベースフィルム３０が前述した保護
コーティングを兼ねている． この実施例の場合も前述した第１実施例と同様にＴＡＢ
方式によって半導体チップを搭載することができる． なお． ＦＰＣを形或する際の金属層としては、前述し
た第１実施例と同様に表面が粗面に形成される電解鋼箔
が使用できる。電解鋼箔を使用することにより回路パタ
ーンと封止樹脂２２とが強固に接合できるという利点が
ある． 〔第３実施例〕 第５図は本発明に係る半導体装置の第３の製造方法を示
す説明図である．この製造方法では金属ベースを用いる
ことを特徴とする． 第５図（ａ）で３２は薄平板状に形威した金属ペースで
、まず，この金属ベース３２上に所定回路パターンにし
たがって金めつき層３４を設ける。
ム３０の片面側を樹脂封止する（第４図（Ｃ）） ． 次に、ベースフィルム３０を部分的にエッチング除去し
、回路パターン１２のうち端子部等の必要個所を露出さ
せる。第４図（ｄ）で２４はベースフィルム３０を除去
して形或した端子部である．端子部２４には接点の信頼
性を維持するため金めっき等を施す． こうして，半導体チップおよび所要の回路部品が一体的
に樹脂封止された半導体装置が得られる．この実施例の
半導体装置は，回路パターン１２がベースフィルム３０
によって被覆され、ベースフィルム３０が前述した保護
コーティングを兼ねている． この実施例の場合も前述した第１実施例と同様にＴＡＢ
方式によって半導体チップを搭載することができる． なお． ＦＰＣを形或する際の金属層としては、前述し
た第１実施例と同様に表面が粗面に形成される電解鋼箔
が使用できる。電解鋼箔を使用することにより回路パタ
ーンと封止樹脂２２とが強固に接合できるという利点が
ある． 〔第３実施例〕 第５図は本発明に係る半導体装置の第３の製造方法を示
す説明図である．この製造方法では金属ベースを用いる
ことを特徴とする． 第５図（ａ）で３２は薄平板状に形威した金属ペースで
、まず，この金属ベース３２上に所定回路パターンにし
たがって金めつき層３４を設ける。
次いで、金めつき層３４に半導体チップ１８をフリップ
チップ法によって接続する。同時に所要の回路部品２０
を搭載する（第５図（ｂ））．次に、半導体チップ１８
および回路部品２０．金めつき層３４を樹脂封止する（
第５図｛Ｃ｝）。
チップ法によって接続する。同時に所要の回路部品２０
を搭載する（第５図（ｂ））．次に、半導体チップ１８
および回路部品２０．金めつき層３４を樹脂封止する（
第５図｛Ｃ｝）。
次に，金属ベース３２全体をエッチングして除去する．
金めっきＷＩ３４はエッチングの際に除去されないから
、エッチング後は封止樹脂２２の表面に金めつき層３４
が露出する。これによって、金めつき層３４からなる回
路パターンに半導体チップ１８および回路部品２０等が
接続されて封止された半導体装置が得られる。
金めっきＷＩ３４はエッチングの際に除去されないから
、エッチング後は封止樹脂２２の表面に金めつき層３４
が露出する。これによって、金めつき層３４からなる回
路パターンに半導体チップ１８および回路部品２０等が
接続されて封止された半導体装置が得られる。
第５図（ｄ）は、端子部２４を除いて、金めつき層３４
を保護する保護コーティング２６を施した状態である。
を保護する保護コーティング２６を施した状態である。
この実施例の製造方法では，金属ベース３２をエッチン
グで除去するから、金属ベース３２としてはエッチング
によって溶解除去しやすい金属、たとえば銅等を用いる
のがよい。また、回路パターンは金めつきに限らず、金
属ベース３２をエッチング除去する際に侵されない金属
を用いればよく、非エッチング金属層として形成すれば
よい。
グで除去するから、金属ベース３２としてはエッチング
によって溶解除去しやすい金属、たとえば銅等を用いる
のがよい。また、回路パターンは金めつきに限らず、金
属ベース３２をエッチング除去する際に侵されない金属
を用いればよく、非エッチング金属層として形成すれば
よい。
第６図は、金属ベース３２を用いる他の製造方法を示す
。この例ではＴＡＢ方式による接続例を説明する。
。この例ではＴＡＢ方式による接続例を説明する。
第６図（ａ）は金属ベース３２とこれに接続する半導体
チップ１８を示す。半導体チップｌ８にはあらかじめＴ
ＡＢテープ２７を一括ボンデイングしておく．２９はリ
ードを保持するサポートリングであるが、このサポート
リングはなくてもかまわない。
チップ１８を示す。半導体チップｌ８にはあらかじめＴ
ＡＢテープ２７を一括ボンデイングしておく．２９はリ
ードを保持するサポートリングであるが、このサポート
リングはなくてもかまわない。
半導体チップ１８は第６図（ｂ）に示すようにＴＡＢテ
ーブ２７を介して金属ベース３２の所定位置に接続する
．また所要の回路部品２０を金属ベース３２に位置決め
して接合する。
ーブ２７を介して金属ベース３２の所定位置に接続する
．また所要の回路部品２０を金属ベース３２に位置決め
して接合する。
次に、金属ベース３２の上記半導体チップ１８および回
路部品２０等を搭載した片面側を樹脂封止する。封止樹
脂２２の下面側は金属ベース３２に被覆されているから
、この金属ベース３２の露出面にレジストパターン３６
を設け、金属ベース３２をエッチングして回路パターン
３２ａを形成する。第６図（ｄ）は回路パターン３２ａ
を形成して半導体チップ１８と回路部品２０等を所定パ
ターンで配線した後、回路パターン３２ａを保護コーテ
ィング２６によって保護し，金めつきを施した端子部２
４を形成した状態を示す。
路部品２０等を搭載した片面側を樹脂封止する。封止樹
脂２２の下面側は金属ベース３２に被覆されているから
、この金属ベース３２の露出面にレジストパターン３６
を設け、金属ベース３２をエッチングして回路パターン
３２ａを形成する。第６図（ｄ）は回路パターン３２ａ
を形成して半導体チップ１８と回路部品２０等を所定パ
ターンで配線した後、回路パターン３２ａを保護コーテ
ィング２６によって保護し，金めつきを施した端子部２
４を形成した状態を示す。
こうして、第５図（ｄ）と同様に半導体チップエ８等の
所要部品が組み込まれた半導体装置を得ることができる
。
所要部品が組み込まれた半導体装置を得ることができる
。
なお，この金属ベース３２をエッチングして製造する方
法においても、前述した電解銅箔が金属ベースとして好
適に使用でき、電解銅箔の粗而を封止樹脂側にすること
によって回路パターン３２ａと封止樹脂２２との接合性
を向上させることができる．この場合、半導体チップｌ
８の接続部にはあらかじめ平滑処理、金めつき等を施し
ておくのがよい。
法においても、前述した電解銅箔が金属ベースとして好
適に使用でき、電解銅箔の粗而を封止樹脂側にすること
によって回路パターン３２ａと封止樹脂２２との接合性
を向上させることができる．この場合、半導体チップｌ
８の接続部にはあらかじめ平滑処理、金めつき等を施し
ておくのがよい。
また，この方法の場合もフリップチップ法で搭載するこ
とが可能である。
とが可能である。
以上、各実施例について説明してきたが、上記各例では
いずれも、連続加工による量産が容易に可能となる。
いずれも、連続加工による量産が容易に可能となる。
第７図は長尺状の転写フィルムを用いた加工例を示す．
図で１４は前記転写フィルム１０のベースフィルムで、
ベースフィルム１４上には回路パターンが繰り返しパタ
ーンで形成され、同時に各回路パターンに接続して検査
用ライン４０および電解めっきの導通をとるためのバス
ライン４２が設けられる． 転写フィルムに対してはまず、金Ｈｃ層をエッチングし
て回路パターンおよび検査用ライン４０、バスライン４
２を形或する。次に、所定部位にめっきを施し、半導体
チップ、回路部品等を搭載し、樹脂封止する。第７図は
樹脂封止した状態を示す。
ベースフィルム１４上には回路パターンが繰り返しパタ
ーンで形成され、同時に各回路パターンに接続して検査
用ライン４０および電解めっきの導通をとるためのバス
ライン４２が設けられる． 転写フィルムに対してはまず、金Ｈｃ層をエッチングし
て回路パターンおよび検査用ライン４０、バスライン４
２を形或する。次に、所定部位にめっきを施し、半導体
チップ、回路部品等を搭載し、樹脂封止する。第７図は
樹脂封止した状態を示す。
樹脂封止した後、ベースフィルム１４を剥離除去し、次
いで封止樹脂２２に保護コーティングを施す６この後、
端子部等に仕上げめっきを施し、検査用ライン４０等の
不要部分を除去して各モジュールを単体に分離する。
いで封止樹脂２２に保護コーティングを施す６この後、
端子部等に仕上げめっきを施し、検査用ライン４０等の
不要部分を除去して各モジュールを単体に分離する。
モジュール部をあらかじめ検査する場合は、樹脂封止し
た後、検査用ライン４０の短絡部分を打ち抜いて行う。
た後、検査用ライン４０の短絡部分を打ち抜いて行う。
図で４４は回路を独立させるための打ち抜き部である。
こうして、半導体チップ、回路部品等が搭載されて樹脂
封止された半導体装置が得られる。
封止された半導体装置が得られる。
この製造方法においては、上記のようにしてめっき処理
等を含めて連続加工ができ，また製造途中において半導
体装置の検査を行うことができ，有効な製造方法とする
ことができる。
等を含めて連続加工ができ，また製造途中において半導
体装置の検査を行うことができ，有効な製造方法とする
ことができる。
なお、ＦＰＣを用いる例等においても同様に連続加工が
可能である。
可能である。
以上の各実施例で説明した半導体装置の製造方法によれ
ば、各種製品、用途に応じた機能を有する半導体装置を
製造することが容易にでき、各種機器に搭載して所要の
機能を発揮させることができる。
ば、各種製品、用途に応じた機能を有する半導体装置を
製造することが容易にでき、各種機器に搭載して所要の
機能を発揮させることができる。
また、得られた半導体装置を単体としてみた場合、半導
体チップは回路パターンに接続されているのみで、回路
基板を使用しないから，装置の小形化，薄形化にきわめ
て有効である．これにより，ＩＣカードのような小形製
品にも容易に応用利用することが可能になる。
体チップは回路パターンに接続されているのみで、回路
基板を使用しないから，装置の小形化，薄形化にきわめ
て有効である．これにより，ＩＣカードのような小形製
品にも容易に応用利用することが可能になる。
また、上記製造方法においてはフリップチップ法あるい
はＴＡＢ方式によって半導体チップを接続しているから
、半導体チップを接続する面積が小さくて済み、高密度
実装が可能となると共に、さらに薄形化を図ることがで
きる。また、半導体チップおよび回路部品等が樹脂によ
って完全に封止して提供されるから耐環境性も向上する
という利点がある。
はＴＡＢ方式によって半導体チップを接続しているから
、半導体チップを接続する面積が小さくて済み、高密度
実装が可能となると共に、さらに薄形化を図ることがで
きる。また、半導体チップおよび回路部品等が樹脂によ
って完全に封止して提供されるから耐環境性も向上する
という利点がある。
以上、本発明について好適な実施例を挙げて種々説明し
たが、本発明はこの実施例に限定されるものではなく、
発明の精神を逸脱しない範囲内で多くの改変を施し得る
のはもちろんのことである．（発明の効果） 本発明に係る半導体装置の製造方法によれば、半導体チ
ップ及び回路パターン等が製造時に一体的に樹脂封止さ
れ、製造プロセスが効果的に簡略化でき、これによって
半導体装置の信頼性を向上させることができると共に、
製造コストを引き下げることが可能となる．また、各種
製品，用途に応じた半導体装置が容易に得られ、半導体
装置の小形化，薄形化が達成でき、高密度実装が可能に
なる等の著効を奏する．
たが、本発明はこの実施例に限定されるものではなく、
発明の精神を逸脱しない範囲内で多くの改変を施し得る
のはもちろんのことである．（発明の効果） 本発明に係る半導体装置の製造方法によれば、半導体チ
ップ及び回路パターン等が製造時に一体的に樹脂封止さ
れ、製造プロセスが効果的に簡略化でき、これによって
半導体装置の信頼性を向上させることができると共に、
製造コストを引き下げることが可能となる．また、各種
製品，用途に応じた半導体装置が容易に得られ、半導体
装置の小形化，薄形化が達成でき、高密度実装が可能に
なる等の著効を奏する．
第ｌ図は半導体装置の製造方法の第ｌの実施例を示す説
明図、第２図は転写フィルムの断面図、第３図は半導体
チップの他の搭載方法を示す説明図，第４図は半導体装
置の製造方法の第２の実施例を示す説明図、第５図およ
び第６図は第３の実施例および他の例を示す説明図、第
７図は長尺状フィルムを用いた製造例を示す説明図であ
る。 １０・・・転写フィルム、 １２・・・回路パターン，
１４・・・ベースフイルム、 ｌ８・・・半導体
チップ、 １９・・・バンプ、 ２０・・・回路部品
、 ２２・・・封止樹脂、 ２４・・・端子部、 ２
６・・・保護コーティング、２７・・・ＴＡＢテープ、
２８・・・封止樹脂，３０・・・ベースフィルム、
３２・・・金属ベース、 ３２ａ・・・回路パターン
、 ３４・・・金めつき層、 ３６・・・レジスト
パターン，４０・・・検査用ライン、 ４２・・・バス
ライン。 図 面 第 １ 図
明図、第２図は転写フィルムの断面図、第３図は半導体
チップの他の搭載方法を示す説明図，第４図は半導体装
置の製造方法の第２の実施例を示す説明図、第５図およ
び第６図は第３の実施例および他の例を示す説明図、第
７図は長尺状フィルムを用いた製造例を示す説明図であ
る。 １０・・・転写フィルム、 １２・・・回路パターン，
１４・・・ベースフイルム、 ｌ８・・・半導体
チップ、 １９・・・バンプ、 ２０・・・回路部品
、 ２２・・・封止樹脂、 ２４・・・端子部、 ２
６・・・保護コーティング、２７・・・ＴＡＢテープ、
２８・・・封止樹脂，３０・・・ベースフィルム、
３２・・・金属ベース、 ３２ａ・・・回路パターン
、 ３４・・・金めつき層、 ３６・・・レジスト
パターン，４０・・・検査用ライン、 ４２・・・バス
ライン。 図 面 第 １ 図
Claims (1)
- 【特許請求の範囲】 １、半導体チップと回路パターンとがフリップチップ法
あるいはＴＡＢ方式によって接続され、 回路パターンの前記半導体チップが搭載さ れた一方の面側が、半導体チップ、回路パターンを含め
て一体的に樹脂封止され、 回路パターンの他方の面に外部接続用の端 子部が設けられたことを特徴とする半導体装置。 ２、外部接続用の端子部等の所要個所を除いて、回路パ
ターンの他方の面が電気的絶縁性を有するフィルムによ
って被覆されたことを特徴とする請求項１記載の半導体
装置。 ３、電気的絶縁性を有するベースフィルム上に剥離可能
に金属層が設けられた転写フィルムの金属層をエッチン
グして回路パターンを形成し、 該回路パターンにフリップチップ法あるい はＴＡＢ方式により半導体チップを接続し、前記転写フ
ィルムの半導体チップが搭載さ れた一方の面側を、半導体チップ、回路パターンを含め
て一体的に樹脂封止し、 前記ベースフィルムを封止樹脂から剥離除 去することを特徴とする半導体装置の製造方法。 ４、電気的絶縁性を有するベースフィルム上に回路パタ
ーンを形成し、 該回路パターンにフリップチップ法あるい はＴＡＢ方式により半導体チップを接続し、前記ベース
フィルムの半導体チップが搭載 された一方の面側を、半導体チップ、回路パターンを含
めて一体的に樹脂封止し、 ベースフィルムをエッチングして、回路パ ターンのうち外部接続用の端子部等の所要部位を露出さ
せることを特徴とする半導体装置の製造方法。 ５、金属ベース上に金めっき層等の非エッチング金属層
により回路パターンを形成し、 該回路パターンにフリップチップ法あるい はＴＡＢ方式によって半導体チップを接続し、金属ベー
スの半導体チップが搭載された一 方の面側を、半導体チップ、回路パターンを含めて一体
的に樹脂封止し、 前記金属ベースのみをエッチング除去する ことを特徴とする半導体装置の製造方法。 ６、金属ベース上にフリップチップ法あるいはＴＡＢ方
式により半導体チップを接続搭載し、金属ベースの半導
体チップが搭載された一 方の面側を、半導体チップ、ＴＡＢテープを含めて一体
的に樹脂封止し、 金属ベースの露出面にレジストパターンを 設けて金属ベースをエッチングすることによって回路パ
ターンを形成することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1231135A JP2781019B2 (ja) | 1989-09-06 | 1989-09-06 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1231135A JP2781019B2 (ja) | 1989-09-06 | 1989-09-06 | 半導体装置およびその製造方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1296498A Division JP2813588B2 (ja) | 1998-01-26 | 1998-01-26 | 半導体装置およびその製造方法 |
| JP1296198A Division JP2813587B2 (ja) | 1998-01-26 | 1998-01-26 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0394460A true JPH0394460A (ja) | 1991-04-19 |
| JP2781019B2 JP2781019B2 (ja) | 1998-07-30 |
Family
ID=16918831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1231135A Expired - Fee Related JP2781019B2 (ja) | 1989-09-06 | 1989-09-06 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2781019B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10340925A (ja) * | 1997-06-09 | 1998-12-22 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
| KR100404062B1 (ko) * | 2000-05-24 | 2003-11-03 | 산요덴키가부시키가이샤 | 판상체 및 반도체 장치의 제조 방법 |
| WO2004075293A1 (ja) * | 2003-02-19 | 2004-09-02 | Hitachi Chemical Co., Ltd. | 半導体用接着フィルム、これを用いた接着フィルム付金属板、接着フィルム付配線回路及び半導体装置並びに半導体装置の製造方法 |
| JP2004282098A (ja) * | 1994-03-18 | 2004-10-07 | Hitachi Chem Co Ltd | 半導体パッケージの製造方法 |
| JP2004349716A (ja) * | 2004-07-12 | 2004-12-09 | Sanyo Electric Co Ltd | 板状体および半導体装置の製造方法 |
| JP2006093576A (ja) * | 2004-09-27 | 2006-04-06 | Hitachi Cable Ltd | 半導体装置及びその製造方法 |
| US7057266B2 (en) | 1999-11-10 | 2006-06-06 | Hitachi Chemical Co., Ltd. | Adhesive film for semiconductor, lead frame and semiconductor device using the same, and method of producing semiconductor device |
| JP2007234888A (ja) * | 2006-03-01 | 2007-09-13 | Oki Electric Ind Co Ltd | 部品内蔵基板の製造方法及びシステム基板 |
| KR100859624B1 (ko) * | 2000-08-30 | 2008-09-23 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치의 제조 방법 |
| US7790515B2 (en) | 2006-11-28 | 2010-09-07 | Casio Computer Co., Ltd. | Semiconductor device with no base member and method of manufacturing the same |
| US8853865B2 (en) | 2009-09-29 | 2014-10-07 | Renesas Electronics Corporation | Semiconductor device with overlapped lead terminals |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208756A (ja) * | 1983-05-12 | 1984-11-27 | Sony Corp | 半導体装置のパツケ−ジの製造方法 |
| JPH01210393A (ja) * | 1988-02-19 | 1989-08-23 | Matsushita Electric Ind Co Ltd | 集積回路装置 |
-
1989
- 1989-09-06 JP JP1231135A patent/JP2781019B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208756A (ja) * | 1983-05-12 | 1984-11-27 | Sony Corp | 半導体装置のパツケ−ジの製造方法 |
| JPH01210393A (ja) * | 1988-02-19 | 1989-08-23 | Matsushita Electric Ind Co Ltd | 集積回路装置 |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004282098A (ja) * | 1994-03-18 | 2004-10-07 | Hitachi Chem Co Ltd | 半導体パッケージの製造方法 |
| JPH10340925A (ja) * | 1997-06-09 | 1998-12-22 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
| US7057266B2 (en) | 1999-11-10 | 2006-06-06 | Hitachi Chemical Co., Ltd. | Adhesive film for semiconductor, lead frame and semiconductor device using the same, and method of producing semiconductor device |
| US7378722B2 (en) | 1999-11-10 | 2008-05-27 | Hitachi Chemical Co., Ltd. | Adhesive film for semiconductor, lead frame and semiconductor device using the same, and method of producing semiconductor device |
| US7479412B2 (en) | 1999-11-10 | 2009-01-20 | Hitachi Chemical Company, Ltd. | Adhesive film for semiconductor, lead frame and semiconductor device using the same, and method of producing semiconductor device |
| KR100404062B1 (ko) * | 2000-05-24 | 2003-11-03 | 산요덴키가부시키가이샤 | 판상체 및 반도체 장치의 제조 방법 |
| KR100859624B1 (ko) * | 2000-08-30 | 2008-09-23 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치의 제조 방법 |
| WO2004075293A1 (ja) * | 2003-02-19 | 2004-09-02 | Hitachi Chemical Co., Ltd. | 半導体用接着フィルム、これを用いた接着フィルム付金属板、接着フィルム付配線回路及び半導体装置並びに半導体装置の製造方法 |
| US7449367B2 (en) | 2003-02-19 | 2008-11-11 | Hitachi Chemical Company, Ltd. | Adhesive film for semiconductor, metal sheet with such adhesive film, wiring substrate with adhesive film, semiconductor device, and method for manufacturing semiconductor device |
| JP2004349716A (ja) * | 2004-07-12 | 2004-12-09 | Sanyo Electric Co Ltd | 板状体および半導体装置の製造方法 |
| JP2006093576A (ja) * | 2004-09-27 | 2006-04-06 | Hitachi Cable Ltd | 半導体装置及びその製造方法 |
| JP2007234888A (ja) * | 2006-03-01 | 2007-09-13 | Oki Electric Ind Co Ltd | 部品内蔵基板の製造方法及びシステム基板 |
| US7790515B2 (en) | 2006-11-28 | 2010-09-07 | Casio Computer Co., Ltd. | Semiconductor device with no base member and method of manufacturing the same |
| US8853865B2 (en) | 2009-09-29 | 2014-10-07 | Renesas Electronics Corporation | Semiconductor device with overlapped lead terminals |
| US10134659B2 (en) | 2009-09-29 | 2018-11-20 | Renesas Electronics Corporation | Semiconductor device with overlapped lead terminals |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2781019B2 (ja) | 1998-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5367435A (en) | Electronic package structure and method of making same | |
| JPH0399456A (ja) | 半導体装置およびその製造方法 | |
| JPH063819B2 (ja) | 半導体装置の実装構造および実装方法 | |
| JPH04277636A (ja) | 半導体装置とその製造方法及びこれに用いる接合体 | |
| JP2840317B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0394431A (ja) | 半導体装置およびその製造方法 | |
| JPH0394460A (ja) | 半導体装置およびその製造方法 | |
| JP2753696B2 (ja) | 半導体パッケージのテープ自動結合構造 | |
| JPH031560A (ja) | 樹脂封止用回路基板 | |
| JPH088293A (ja) | 電子部品の接続構造およびその接続方法 | |
| JP2803211B2 (ja) | 半導体装置のボンディング方法及びボンディング装置 | |
| JP2813588B2 (ja) | 半導体装置およびその製造方法 | |
| JP3976984B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0786340A (ja) | 半導体素子の接続方法 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPH05136558A (ja) | プリント板ユニツトの実装方法 | |
| JPH0645763A (ja) | 印刷配線板 | |
| JP2784209B2 (ja) | 半導体装置 | |
| JPH0385740A (ja) | 半導体装置 | |
| JPS6242549A (ja) | 電子部品パツケ−ジ及びその製造方法 | |
| JP2813587B2 (ja) | 半導体装置およびその製造方法 | |
| JPS63119288A (ja) | 回路基板 | |
| JPH04241447A (ja) | 半導体モジュール | |
| JP2001015630A (ja) | Ｂｇａ型半導体パッケージ及びその製造方法 | |
| JPH05226385A (ja) | 半導体装置の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |