JPH0399456A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0399456A JPH0399456A JP1231323A JP23132389A JPH0399456A JP H0399456 A JPH0399456 A JP H0399456A JP 1231323 A JP1231323 A JP 1231323A JP 23132389 A JP23132389 A JP 23132389A JP H0399456 A JPH0399456 A JP H0399456A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- circuit pattern
- resin
- manufacturing
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000011347 resin Substances 0.000 claims abstract description 31
- 229920005989 resin Polymers 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 17
- 238000007789 sealing Methods 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 4
- 239000011253 protective coating Substances 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 239000011889 copper foil Substances 0.000 description 7
- 238000007689 inspection Methods 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体チップ及び所要の回路部品等が一体的に
樹脂封止されて提供される半導体装置及びその製造方法
に関する。
樹脂封止されて提供される半導体装置及びその製造方法
に関する。
（従来技術）
半導体チップは電子装置をはじめきわめて多種類の製品
にひろく用いられており、ＩＣカードといった小形製品
にも利用されるようになっている。
にひろく用いられており、ＩＣカードといった小形製品
にも利用されるようになっている。
これら製品で用いられる半導体装置の実装方式には、パ
ッケージに半導体チップを搭載してパッケージごと回路
基板に実装するパッケージ方式と、回路基板に半導体チ
ップをじかに接続するペアチップ方式とがある。
ッケージに半導体チップを搭載してパッケージごと回路
基板に実装するパッケージ方式と、回路基板に半導体チ
ップをじかに接続するペアチップ方式とがある。
前記のパッケージ方式の場合は、パッケージ内に半導体
チップが封止されて保護されているので。
チップが封止されて保護されているので。
取り扱いがきわめて容易であり、実装が容易にでき、ま
た耐環境性に優れている等の特徴がある。
た耐環境性に優れている等の特徴がある。
これに対し、ペアチップ方式は回路基板にじかに半導体
チップを接続するから、小面積で実装でき、高密度実装
が可能になるという特徴がある。
チップを接続するから、小面積で実装でき、高密度実装
が可能になるという特徴がある。
（発明が解決しようとする課題）
上記のように、回路基板等に半導体チップを搭載する方
法には、パッケージ方式あるいペアチップ方式があるが
、いずれも半導体チップ等のそれぞれ別体に製造した部
品を別々に実装しているため、製造工程が複雑になって
装置の信頼性が劣ること、装置の小形化が制限されるこ
と等の問題点があった。
法には、パッケージ方式あるいペアチップ方式があるが
、いずれも半導体チップ等のそれぞれ別体に製造した部
品を別々に実装しているため、製造工程が複雑になって
装置の信頼性が劣ること、装置の小形化が制限されるこ
と等の問題点があった。
また、半導体チップは回路基板等の接続用基板に実装さ
れるから、ＩＣカードのようなきわめて薄形に形成され
る装置においては基板の厚さが薄形化を阻むという問題
点があった。
れるから、ＩＣカードのようなきわめて薄形に形成され
る装置においては基板の厚さが薄形化を阻むという問題
点があった。
そこで１本発明は上記問題点を解消すべくなされたもの
であり、その目的とするところは、半導体チップと回路
部品等を容易に一体的に搭載することができ、製造工数
を減少させることができて、ｌｉ造ココスト下げること
ができると共に、製造プロセスを簡略化することによっ
て不良品の発生率を低下させ、装置の信頼性を高めるこ
とができ、また、装置の小形化、薄形化が達成できて高
密度実装を可能とする半導体装置およびその好適な製造
方法を提供しようとするものである。
であり、その目的とするところは、半導体チップと回路
部品等を容易に一体的に搭載することができ、製造工数
を減少させることができて、ｌｉ造ココスト下げること
ができると共に、製造プロセスを簡略化することによっ
て不良品の発生率を低下させ、装置の信頼性を高めるこ
とができ、また、装置の小形化、薄形化が達成できて高
密度実装を可能とする半導体装置およびその好適な製造
方法を提供しようとするものである。
（課題を解決するための手段）
本発明は上記目的を達成するため次の構成をそなえる。
すなわち、半導体チップと回路パターンとがワイヤボン
ディングされ、回路パターンの前記半導体チップが搭載
された一方の面側が、半導体チップ、ボンディングワイ
ヤ、回路パターンを含めて樹脂封止され、回路パターン
の他方の面が封止樹脂表面に露出されたことを特徴とす
る。また、前記回路パターンの露出面が、外部接続用の
端子部等の所要個所を除いて保護コーティングされたこ
とを特徴とする。
ディングされ、回路パターンの前記半導体チップが搭載
された一方の面側が、半導体チップ、ボンディングワイ
ヤ、回路パターンを含めて樹脂封止され、回路パターン
の他方の面が封止樹脂表面に露出されたことを特徴とす
る。また、前記回路パターンの露出面が、外部接続用の
端子部等の所要個所を除いて保護コーティングされたこ
とを特徴とする。
また、半導体装置の製造方法としては、電気的絶縁性を
有するベースフィルム上に剥離可能に金属層が設けられ
た転写フィルムの金属層をエツチングして回路パターン
を形成し、転写フィルムに半導体チップを接合して、半
導体チップと回路パターンとをワイヤボンディングし、
前記転写フィルムの半導体チップが搭載された片面側を
、半導体チップ及び回路パターンを含めて樹脂封止し、
前記ベースフィルムを回路パターンがら剥Ｒ除去して、
回路パターンの表面を露出させることを特徴とする。
有するベースフィルム上に剥離可能に金属層が設けられ
た転写フィルムの金属層をエツチングして回路パターン
を形成し、転写フィルムに半導体チップを接合して、半
導体チップと回路パターンとをワイヤボンディングし、
前記転写フィルムの半導体チップが搭載された片面側を
、半導体チップ及び回路パターンを含めて樹脂封止し、
前記ベースフィルムを回路パターンがら剥Ｒ除去して、
回路パターンの表面を露出させることを特徴とする。
（作用）
半導体チップと回路パターンとをワイヤボンディングし
た後、樹脂封止する。封止体からベースフィルムを剥離
除去することによって、半導体チップおよび回路パター
ン等が一体的に樹脂封止された半導体装置が得られる。
た後、樹脂封止する。封止体からベースフィルムを剥離
除去することによって、半導体チップおよび回路パター
ン等が一体的に樹脂封止された半導体装置が得られる。
（実施例）
以下本発明の好適な実施例を添付図面に基づいて詳細に
説明する。
説明する。
第１図（ａ）〜（０）は本発明に係る半導体の製造方法
を示す説明図である。
を示す説明図である。
本製造方法では電気的絶縁性を有するベースフィルムと
金属層を剥離可能に接合してなる転写フィルムを用いる
ことを特徴とする。
金属層を剥離可能に接合してなる転写フィルムを用いる
ことを特徴とする。
第１図（ａ）は転写フィルムｌｏ上に設けた金属層１３
にレジストを塗布し、露光、現像してレジストパターン
を形成し、エツチングすることによってダイボンディン
グ部１３ａおよび回路パターン１３ｂを形成した状態を
示す。回路パターン１３ｂには、半導体チップとワイヤ
ボンディングされるボンディング部及び信号線路、外部
接続用の端子部等を形成する。
にレジストを塗布し、露光、現像してレジストパターン
を形成し、エツチングすることによってダイボンディン
グ部１３ａおよび回路パターン１３ｂを形成した状態を
示す。回路パターン１３ｂには、半導体チップとワイヤ
ボンディングされるボンディング部及び信号線路、外部
接続用の端子部等を形成する。
なお、上記転写フィルム１ｏに設ける金属層１３として
は電解銅箔が好適に用いられる。電解銅箔はその表面が
複雑な凹凸を有する粗面に形成されたもので、転写フィ
ルム１０の金属層１３として用いる場合は、電解銅箔の
鏡面側をベースフィルム１２に接合する。
は電解銅箔が好適に用いられる。電解銅箔はその表面が
複雑な凹凸を有する粗面に形成されたもので、転写フィ
ルム１０の金属層１３として用いる場合は、電解銅箔の
鏡面側をベースフィルム１２に接合する。
電解銅箔を用いた場合は、後述する樹脂封止の際、電解
銅箔の粗面がアンカー効果によって封止樹脂と強固に接
合し、これによって回路パターン１３ｂと封止樹脂との
密着性が良好になるという利点がある。
銅箔の粗面がアンカー効果によって封止樹脂と強固に接
合し、これによって回路パターン１３ｂと封止樹脂との
密着性が良好になるという利点がある。
次に、金めつき等を施したダイボンディング部１３ａに
半導体チップ１５を接合し、通常のワイヤボンディング
法によって半導体チップ１５と回路パターンとを接続す
る（第１回申））、同図で１６は回路パターン１３ｂに
設けたボンディング部である。金属層１３が電解銅箔の
場合は表面が粗面となっているから、ボンディング部１
６にはあらかじめ平滑処理を施し、金めつきを施して、
ボンディングが確実になされるようにするとよい。
半導体チップ１５を接合し、通常のワイヤボンディング
法によって半導体チップ１５と回路パターンとを接続す
る（第１回申））、同図で１６は回路パターン１３ｂに
設けたボンディング部である。金属層１３が電解銅箔の
場合は表面が粗面となっているから、ボンディング部１
６にはあらかじめ平滑処理を施し、金めつきを施して、
ボンディングが確実になされるようにするとよい。
１８はボンディングワイヤである。
次に、半導体チップ１５．ボンディングワイヤ１８、回
路パターン１３ｂ等を樹脂封止する。この樹脂封止の際
、所要の回路部品１９はあらかじめ所定位置に接続して
おき、モジュールを形成する範囲全体を一体的に樹脂封
止する。なお、樹脂封止する際は金属ＷＪ１３が設けら
れたベースフィルム１２の片面側のみ封止する（第１図
（Ｃ）） 。
路パターン１３ｂ等を樹脂封止する。この樹脂封止の際
、所要の回路部品１９はあらかじめ所定位置に接続して
おき、モジュールを形成する範囲全体を一体的に樹脂封
止する。なお、樹脂封止する際は金属ＷＪ１３が設けら
れたベースフィルム１２の片面側のみ封止する（第１図
（Ｃ）） 。
次に、第１図（ｄ）に示すようにベースフィルム１２を
剥離する。上記のように電解銅箔を用いた場合は、封止
樹脂２０とダイボンディング部１３ａ。
剥離する。上記のように電解銅箔を用いた場合は、封止
樹脂２０とダイボンディング部１３ａ。
回路パターン１３ｂとが強固に接合するから、回路パタ
ーン１３ｂ等を樹脂側に残してベースフィルム１２のみ
を簡単に剥離することができる。
ーン１３ｂ等を樹脂側に残してベースフィルム１２のみ
を簡単に剥離することができる。
こうして、半導体チップ１５および回路部品１９等が一
体的に樹脂封止された半導体装置が得られる。
体的に樹脂封止された半導体装置が得られる。
ベースフィルム１２を剥離除去した状態で、半導体装に
の封止樹脂２０の外面にはダイボンディング部１３ａ１
回路パターン１３ｂの表面が露出する。得られた半導体
装置は、このまま半導体チップモジュールとして、電子
機器等に実装して用いることができる。
の封止樹脂２０の外面にはダイボンディング部１３ａ１
回路パターン１３ｂの表面が露出する。得られた半導体
装置は、このまま半導体チップモジュールとして、電子
機器等に実装して用いることができる。
なお、単体として用いる場合などの際には、第１図（０
）に示すように、回路パターン１３ｂの露出面に保護コ
ーティング２２を施して用いる０図で２４は外部接続用
の端子部である。端子部２４等には腐蝕防止のため金め
っき等を施す、得られた半導体装置は端子部２４等のみ
が露出し１回路パターン１３ｂ、半導体チップ１５１回
路部品１９等がすべて封止されて提供される。
）に示すように、回路パターン１３ｂの露出面に保護コ
ーティング２２を施して用いる０図で２４は外部接続用
の端子部である。端子部２４等には腐蝕防止のため金め
っき等を施す、得られた半導体装置は端子部２４等のみ
が露出し１回路パターン１３ｂ、半導体チップ１５１回
路部品１９等がすべて封止されて提供される。
上記実施例の製造方法によれば、各種用途に応じて設計
、製造することが容易にでき、各種機器に搭載して効果
的に利用することができる。
、製造することが容易にでき、各種機器に搭載して効果
的に利用することができる。
また、半導体チップおよび回路部品が一体的に樹脂封止
して製造されるから、製造プロセスが簡略化でき、製造
コストを下げることができるとともに、信頼性の高い製
品を製造することが可能となる。
して製造されるから、製造プロセスが簡略化でき、製造
コストを下げることができるとともに、信頼性の高い製
品を製造することが可能となる。
また、転写フィルムを用いたことによって製造が容易に
なると共に、回路パターンを高密度で形成することが容
易にできて高集積化された半導体チップを容易に搭載す
ることが可能となる。
なると共に、回路パターンを高密度で形成することが容
易にできて高集積化された半導体チップを容易に搭載す
ることが可能となる。
また、上記製造方法においては半導体チップをワイヤボ
ンディング法によって接続しているから。
ンディング法によって接続しているから。
製造上の確実性が高く、容易に製造することができる。
また、半導体チップは回路パターンに接続されているの
みで１回路基板を要しないから、装置の小形化、Ｆ、ｆ
形化を達成することができ、ＩＣカードのような小形製
品の製造に効果的に応用することが可能になる。
みで１回路基板を要しないから、装置の小形化、Ｆ、ｆ
形化を達成することができ、ＩＣカードのような小形製
品の製造に効果的に応用することが可能になる。
なお、上記製造方法においては、長尺状の転写フィルム
を用いることにより、連続加工による量産が容易に可能
となる。
を用いることにより、連続加工による量産が容易に可能
となる。
第２図は長尺状の転写フィルムを用いて加工した例であ
る０図でＩＯは転写フィルムで、ベースフィルム上には
回路パターンが繰り返しパターンで形成され、同時に各
回路パターンに接続して検査用ライン３０および電解め
っき用の導通をとるためのパスライン３２が設けられる
。
る０図でＩＯは転写フィルムで、ベースフィルム上には
回路パターンが繰り返しパターンで形成され、同時に各
回路パターンに接続して検査用ライン３０および電解め
っき用の導通をとるためのパスライン３２が設けられる
。
回路パターン、検査用ライン３０、パスライン３２は転
写フィルム１０の金属層をエツチングして形成する０次
いで、半導体チップを搭載し、ワイヤボンディングした
後樹脂封止する。第２図はこの樹脂封止した状態である
。
写フィルム１０の金属層をエツチングして形成する０次
いで、半導体チップを搭載し、ワイヤボンディングした
後樹脂封止する。第２図はこの樹脂封止した状態である
。
樹脂封止した後、前述したように、ベースフィルムを剥
離除去し、保護コーティング２２、金めつき等を施し、
検査用ライン３０等の不要部分を除去して各モジュール
部を単体に分離する。
離除去し、保護コーティング２２、金めつき等を施し、
検査用ライン３０等の不要部分を除去して各モジュール
部を単体に分離する。
モジュール部をあらかじめ検査する場合は、樹脂封止し
た後、検査用ライン３０の短絡部分を打ち抜いて行う、
３４は回路を独立させるための打ち抜き部である。
た後、検査用ライン３０の短絡部分を打ち抜いて行う、
３４は回路を独立させるための打ち抜き部である。
この製造方法によれば、上記のよ゛うにめっき処理を含
めて連続加工ができ、ｌＩ造途中で製品検査が容易にで
き、きわめて能率的に製造することができる。
めて連続加工ができ、ｌＩ造途中で製品検査が容易にで
き、きわめて能率的に製造することができる。
以上、本発明について好適な実施例を挙げて種々説明し
たが、本発明はこの実施例に限定されるものではなく、
発明の精神を逸脱しない範囲内で多くの改変を施し得る
のはもちろんのことである。
たが、本発明はこの実施例に限定されるものではなく、
発明の精神を逸脱しない範囲内で多くの改変を施し得る
のはもちろんのことである。
（発明の効果）
上述したように、本発明に係る半導体装置は、半導体チ
ップ、回路パターン等が一体的に樹脂封止されて提供さ
れることにより、各種製品、用途に応じたモジュールと
して多様に利用することが可能となり、小形化：薄形化
を容易に達成することができて高密度実装を可能とする
ことができる。
ップ、回路パターン等が一体的に樹脂封止されて提供さ
れることにより、各種製品、用途に応じたモジュールと
して多様に利用することが可能となり、小形化：薄形化
を容易に達成することができて高密度実装を可能とする
ことができる。
また、本発明に係る半導体装置の製造方法によれば、半
導体チップ、回路パターン等が製造時に一体的に樹脂封
止されるから、製造プロセスが効果的に前略化でき、こ
れによって製造コストを下げることができるとともに、
装置の信頼性を向上させることができる等の著効を奏す
る。
導体チップ、回路パターン等が製造時に一体的に樹脂封
止されるから、製造プロセスが効果的に前略化でき、こ
れによって製造コストを下げることができるとともに、
装置の信頼性を向上させることができる等の著効を奏す
る。
第１図は本発明に係る半導体装置の製造方法を示す説明
図、第２図は長尺状の転写フィルムを用いた製造例を示
す説明図である。 １０・・・転写フィルム、 １２・・・ベースフィル
ム、 １３・・・金属層、 １３ａ・・・ダイボン
ディング部、 １３ｂ・・・回路パターン、 １４・
・・剥離層、 １６・・・ボンディング部、 １８・
・・ボンディングワイヤ、１９・・・回路部品、 ２０
・・・封止樹脂、２２・・・保護コーティング、 ３０
・・・検査用ライン、 ３２・・・パスライン、 ３
４・・・打ち抜き部。
図、第２図は長尺状の転写フィルムを用いた製造例を示
す説明図である。 １０・・・転写フィルム、 １２・・・ベースフィル
ム、 １３・・・金属層、 １３ａ・・・ダイボン
ディング部、 １３ｂ・・・回路パターン、 １４・
・・剥離層、 １６・・・ボンディング部、 １８・
・・ボンディングワイヤ、１９・・・回路部品、 ２０
・・・封止樹脂、２２・・・保護コーティング、 ３０
・・・検査用ライン、 ３２・・・パスライン、 ３
４・・・打ち抜き部。
Claims (1)
- 【特許請求の範囲】 １、半導体チップと回路パターンとがワイヤボンディン
グによって接続され、 回路パターンの前記半導体チップが搭載さ れた一方の面側が、半導体チップ、ボンディングワイヤ
、回路パターンを含めて一体的に樹脂封止され、 回路パターンの他方の面が封止樹脂表面に 露出されたことを特徴とする半導体装置。 ２、回路パターンの露出面が、外部接続用の端子部等の
所要個所を除いて保護コーティングされた請求項１記載
の半導体装置。 ３、電気的絶縁性を有するベースフィルム上に剥離可能
に金属層が設けられた転写フィルムの金属層をエッチン
グして回路パターンを形成し、 転写フィルムに半導体チップを接合して、 半導体チップと回路パターンとをワイヤボンディングに
よって接続し、 前記転写フィルムの半導体チップが搭載さ れた一方の面側を、半導体チップ、ボンディングワイヤ
、回路パターンを含めて一体的に樹脂封止し、 前記ベースフィルムを封止樹脂から剥離除 去することを特徴とする半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23132389A JP2781020B2 (ja) | 1989-09-06 | 1989-09-06 | 半導体装置およびその製造方法 |
| US07/756,952 US5200362A (en) | 1989-09-06 | 1991-09-09 | Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film |
| US07/876,315 US5273938A (en) | 1989-09-06 | 1992-04-30 | Method for attaching conductive traces to plural, stacked, encapsulated semiconductor die using a removable transfer film |
| US07/907,970 US5239198A (en) | 1989-09-06 | 1992-07-02 | Overmolded semiconductor device having solder ball and edge lead connective structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23132389A JP2781020B2 (ja) | 1989-09-06 | 1989-09-06 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0399456A true JPH0399456A (ja) | 1991-04-24 |
| JP2781020B2 JP2781020B2 (ja) | 1998-07-30 |
Family
ID=16921835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23132389A Expired - Lifetime JP2781020B2 (ja) | 1989-09-06 | 1989-09-06 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2781020B2 (ja) |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04277636A (ja) * | 1991-03-05 | 1992-10-02 | Shinko Electric Ind Co Ltd | 半導体装置とその製造方法及びこれに用いる接合体 |
| JPH0685114A (ja) * | 1992-09-01 | 1994-03-25 | Toshiba Corp | 樹脂封止型半導体装置およびその製造方法 |
| US5614443A (en) * | 1995-07-06 | 1997-03-25 | Mitsui High-Tec, Inc. | Method of producing a frame made of connected semiconductor die mounting substrates |
| JPH0982741A (ja) * | 1995-09-19 | 1997-03-28 | Seiko Epson Corp | チップキャリアの構造およびその製造方法 |
| JPH09134982A (ja) * | 1995-11-08 | 1997-05-20 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH11121646A (ja) * | 1997-10-14 | 1999-04-30 | Hitachi Cable Ltd | 半導体パッケ−ジおよびその製造方法 |
| JPH11195733A (ja) * | 1997-10-28 | 1999-07-21 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置用導電性板および半導体装置 |
| JPH11251484A (ja) * | 1998-03-06 | 1999-09-17 | Mitsui High Tec Inc | チップサイズ型半導体装置 |
| KR20000002999A (ko) * | 1998-06-25 | 2000-01-15 | 윤종용 | 반도체 칩 패키지와 그 제조 방법 |
| JP2001274313A (ja) * | 2000-03-28 | 2001-10-05 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| US6329711B1 (en) | 1995-11-08 | 2001-12-11 | Fujitsu Limited | Semiconductor device and mounting structure |
| JP2006093576A (ja) * | 2004-09-27 | 2006-04-06 | Hitachi Cable Ltd | 半導体装置及びその製造方法 |
| JP2007318098A (ja) * | 2006-04-27 | 2007-12-06 | Sanyo Electric Co Ltd | 回路装置および回路装置の製造方法 |
| JP2008118133A (ja) * | 2006-11-01 | 2008-05-22 | Integrant Technologies Inc | 半導体パッケージの製造方法及びその方法によって製造される半導体パッケージを含む半導体装置 |
| JP2008153708A (ja) * | 1994-03-18 | 2008-07-03 | Hitachi Chem Co Ltd | 半導体パッケージの製造方法 |
| KR100859624B1 (ko) * | 2000-08-30 | 2008-09-23 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치의 제조 방법 |
| US7880091B2 (en) | 2006-05-22 | 2011-02-01 | Hitachi Cable, Ltd. | Electronic device substrate, electronic device and methods for making same |
| US8101864B2 (en) | 2005-03-17 | 2012-01-24 | Hitachi Cable, Ltd. | Electronic device substrate and its fabrication method, and electronic device and its fabrication method |
| JP2013229542A (ja) * | 2012-03-27 | 2013-11-07 | Shinko Electric Ind Co Ltd | リードフレーム、半導体装置及びリードフレームの製造方法 |
| JP2017220663A (ja) * | 2016-06-02 | 2017-12-14 | パナソニック株式会社 | 電子部品パッケージおよびその製造方法 |
| JP2022016475A (ja) * | 2017-04-20 | 2022-01-21 | 旭化成エレクトロニクス株式会社 | 磁気検出装置、電流検出装置、磁気検出装置の製造方法、及び電流検出装置の製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006093575A (ja) * | 2004-09-27 | 2006-04-06 | Hitachi Cable Ltd | 半導体装置およびその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208756A (ja) * | 1983-05-12 | 1984-11-27 | Sony Corp | 半導体装置のパツケ−ジの製造方法 |
-
1989
- 1989-09-06 JP JP23132389A patent/JP2781020B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208756A (ja) * | 1983-05-12 | 1984-11-27 | Sony Corp | 半導体装置のパツケ−ジの製造方法 |
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04277636A (ja) * | 1991-03-05 | 1992-10-02 | Shinko Electric Ind Co Ltd | 半導体装置とその製造方法及びこれに用いる接合体 |
| JPH0685114A (ja) * | 1992-09-01 | 1994-03-25 | Toshiba Corp | 樹脂封止型半導体装置およびその製造方法 |
| JP2008153708A (ja) * | 1994-03-18 | 2008-07-03 | Hitachi Chem Co Ltd | 半導体パッケージの製造方法 |
| US5614443A (en) * | 1995-07-06 | 1997-03-25 | Mitsui High-Tec, Inc. | Method of producing a frame made of connected semiconductor die mounting substrates |
| JPH0982741A (ja) * | 1995-09-19 | 1997-03-28 | Seiko Epson Corp | チップキャリアの構造およびその製造方法 |
| US6329711B1 (en) | 1995-11-08 | 2001-12-11 | Fujitsu Limited | Semiconductor device and mounting structure |
| JPH09134982A (ja) * | 1995-11-08 | 1997-05-20 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH11121646A (ja) * | 1997-10-14 | 1999-04-30 | Hitachi Cable Ltd | 半導体パッケ−ジおよびその製造方法 |
| JPH11195733A (ja) * | 1997-10-28 | 1999-07-21 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置用導電性板および半導体装置 |
| JPH11251484A (ja) * | 1998-03-06 | 1999-09-17 | Mitsui High Tec Inc | チップサイズ型半導体装置 |
| KR20000002999A (ko) * | 1998-06-25 | 2000-01-15 | 윤종용 | 반도체 칩 패키지와 그 제조 방법 |
| JP2001274313A (ja) * | 2000-03-28 | 2001-10-05 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| KR100859624B1 (ko) * | 2000-08-30 | 2008-09-23 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치의 제조 방법 |
| JP2006093576A (ja) * | 2004-09-27 | 2006-04-06 | Hitachi Cable Ltd | 半導体装置及びその製造方法 |
| US8101864B2 (en) | 2005-03-17 | 2012-01-24 | Hitachi Cable, Ltd. | Electronic device substrate and its fabrication method, and electronic device and its fabrication method |
| US8230591B2 (en) | 2005-03-17 | 2012-07-31 | Hitachi Cable, Ltd. | Method for fabricating an electronic device substrate |
| JP4503039B2 (ja) * | 2006-04-27 | 2010-07-14 | 三洋電機株式会社 | 回路装置 |
| JP2007318098A (ja) * | 2006-04-27 | 2007-12-06 | Sanyo Electric Co Ltd | 回路装置および回路装置の製造方法 |
| US7880091B2 (en) | 2006-05-22 | 2011-02-01 | Hitachi Cable, Ltd. | Electronic device substrate, electronic device and methods for making same |
| US8230588B2 (en) | 2006-05-22 | 2012-07-31 | Hitachi Cable, Ltd. | Method of making an electronic device and electronic device substrate |
| JP2008118133A (ja) * | 2006-11-01 | 2008-05-22 | Integrant Technologies Inc | 半導体パッケージの製造方法及びその方法によって製造される半導体パッケージを含む半導体装置 |
| JP2013229542A (ja) * | 2012-03-27 | 2013-11-07 | Shinko Electric Ind Co Ltd | リードフレーム、半導体装置及びリードフレームの製造方法 |
| JP2017220663A (ja) * | 2016-06-02 | 2017-12-14 | パナソニック株式会社 | 電子部品パッケージおよびその製造方法 |
| JP2022016475A (ja) * | 2017-04-20 | 2022-01-21 | 旭化成エレクトロニクス株式会社 | 磁気検出装置、電流検出装置、磁気検出装置の製造方法、及び電流検出装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2781020B2 (ja) | 1998-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0399456A (ja) | 半導体装置およびその製造方法 | |
| JP2840317B2 (ja) | 半導体装置およびその製造方法 | |
| JP2781018B2 (ja) | 半導体装置およびその製造方法 | |
| EP0843357B1 (en) | Method of manufacturing a grid array semiconductor package | |
| US6271057B1 (en) | Method of making semiconductor chip package | |
| JP2781019B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000195984A (ja) | 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法 | |
| JP3979873B2 (ja) | 非接触式データキャリアの製造方法 | |
| TWI228785B (en) | Substrate, wiring board, substrate for semiconductor package, semiconductor device, semiconductor package and its manufacturing method | |
| JP2004063742A (ja) | 配線板、半導体パッケージ及びそれらの製造方法 | |
| JPH088293A (ja) | 電子部品の接続構造およびその接続方法 | |
| JPH06112363A (ja) | 半導体パッケージ | |
| JP2813588B2 (ja) | 半導体装置およびその製造方法 | |
| JP2622862B2 (ja) | リード付電子部品搭載用基板 | |
| JPH1074859A (ja) | Ｑｆｎ半導体パッケージ | |
| JP2784248B2 (ja) | 半導体装置の製造方法 | |
| JPS6350862B2 (ja) | ||
| JP4643055B2 (ja) | Ｔａｂテープキャリアの製造方法 | |
| JP2813587B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08167676A (ja) | 半導体装置 | |
| JP3563846B2 (ja) | Ｂｇａタイプの樹脂封止型半導体装置用のリードフレーム部材の製造方法 | |
| JP2784209B2 (ja) | 半導体装置 | |
| JPS6242549A (ja) | 電子部品パツケ−ジ及びその製造方法 | |
| JPH04111456A (ja) | 電子部品搭載用基板 | |
| JPH1092964A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090515 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100515 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100515 Year of fee payment: 12 |