JP2013229542A - リードフレーム、半導体装置及びリードフレームの製造方法 - Google Patents

リードフレーム、半導体装置及びリードフレームの製造方法 Download PDF

Info

Publication number
JP2013229542A
JP2013229542A JP2012150495A JP2012150495A JP2013229542A JP 2013229542 A JP2013229542 A JP 2013229542A JP 2012150495 A JP2012150495 A JP 2012150495A JP 2012150495 A JP2012150495 A JP 2012150495A JP 2013229542 A JP2013229542 A JP 2013229542A
Authority
JP
Japan
Prior art keywords
layer
wiring
lead frame
resin
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012150495A
Other languages
English (en)
Other versions
JP6050975B2 (ja
JP2013229542A5 (ja
Inventor
Toshio Kobayashi
敏男 小林
Hiroshi Shimizu
浩 清水
Toshiyuki Okabe
敏幸 岡部
Yasuyuki Kimura
康之 木村
Kazuki Kobayashi
和貴 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2012150495A priority Critical patent/JP6050975B2/ja
Priority to US13/848,225 priority patent/US8928130B2/en
Priority to EP13160808.5A priority patent/EP2645415B1/en
Priority to CN201310100730.4A priority patent/CN103367300B/zh
Publication of JP2013229542A publication Critical patent/JP2013229542A/ja
Publication of JP2013229542A5 publication Critical patent/JP2013229542A5/ja
Application granted granted Critical
Publication of JP6050975B2 publication Critical patent/JP6050975B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H01L33/62—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H01L2224/48248—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0655—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H01L2933/0066—
    • H01L33/644—

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】リードフレームの酸化を抑制することができるリードフレーム、半導体装置及びリードフレームの製造方法を提供する。
【解決手段】単位リードフレーム４は、厚さ方向に貫通する開口部１１によって画定された複数の配線１０と、配線１０の側面１０Ｃ全面を覆うように開口部１１に充填され、配線１０を支持する絶縁性の樹脂層２０と、を有している。また、配線１０の第１の面１０Ａが樹脂層２０の第１の面２０Ａから露出されている。
【選択図】図１

Description

本発明は、リードフレーム、半導体装置及びリードフレームの製造方法に関するものである。
図２７（ａ）、（ｂ）は、従来のリードフレーム、具体的にはＱＦＮタイプの半導体装置の製造に用いられる従来のリードフレームの一例を示している。図２７（ａ）は、単位リードフレームが多数個連設されたリードフレームの一部分を平面的に見た構造を示している。また、図２７（ｂ）は、図２７（ａ）に示すリードフレームのＦ−Ｆ線位置における断面構造を示している。
図２７（ａ）に示すように、単位リードフレーム７０は、格子状に形成されたセクションバー７１と、そのセクションバー７１から延在する４本のサポートバー７２によって支持されているダイパッド７３と、セクションバー７１からダイパッド７３に向かって延在されている櫛歯状の複数のリード７４とを有している。また、単位リードフレーム７０には、これらセクションバー７１、サポートバー７２、ダイパッド７３及びリード７４を画定する開口部７５が形成されている。そして、図２７（ｂ）に示すように、上記開口部７５を充填するように絶縁性の樹脂層７６が形成されている。
図２７（ｃ）は、上記単位リードフレーム７０を用いて作製されたＱＦＮタイプの半導体装置８０の断面構造を示している。半導体装置８０は、上記単位リードフレーム７０と、ダイパッド７３に搭載された半導体素子８１と、半導体素子８１とリード７４とを電気的に接続するボンディングワイヤ８２と、半導体素子８１やボンディングワイヤ８２等を封止する封止樹脂８３とを有している。
このような半導体装置８０の製造方法としては、単位リードフレーム７０のダイパッド７３に半導体素子８１を搭載する処理（ダイ・ボンディング）と、半導体素子８１の各電極端子と対応するリード７４とをボンディングワイヤ８２により電気的に接続する処理（ワイヤ・ボンディング）が含まれる。さらに、半導体素子８１やボンディングワイヤ８２等を封止樹脂８３により封止する処理と、図２７（ｂ）に示したリードフレームを分割線（破線参照）に沿ってダイシングソー等により各半導体装置（各パッケージ）単位に分割する処理（ダイシング）などが含まれる。このような製造方法によれば、個々に半導体装置８０となる単位リードフレーム７０がリードフレームに多数個形成されることになるため、半導体装置８０を容易に量産することができる。
なお、上記従来技術に関連する先行技術として、例えば特許文献１が知られている。
特開２００３−３０９２４１号公報
ところで、図２７（ｃ）に示すように、上記ダイシングではセクションバー７１全体が除去される。このため、ダイシングで切断された切断面には、上記セクションバー７１によって支持されていたリード７４の側面が露出されることになる。ここで、リード７４の材料としては、酸化や腐食などが起こり易い銅（Ｃｕ）が代表的に用いられる。このため、上述のようにリード７４の側面が露出されていると、そのリード７４が酸化され、リード７４の表面に酸化銅が形成される虞がある。このような酸化銅が形成されると、配線の抵抗が上昇するという問題が発生する。
本発明の一観点によれば、厚さ方向に貫通する開口部によって画定された複数の配線と、前記配線の側面全面を覆うように前記開口部に充填され、前記配線を支持する絶縁性の樹脂層と、を有し、前記配線の第１の面が前記樹脂層の第１の面から露出されている。
本発明の一観点によれば、リードフレームの酸化を抑制することができるという効果を奏する。
（ａ）は、第１実施形態のリードフレームを示す概略平面図、（ｂ）は、図１（ａ）に示す領域Ｒの拡大平面図、（ｃ）は、図１（ｂ）に示すリードフレームのＡ−Ａ概略断面図である。 （ａ）〜（ｄ）は、第１実施形態のリードフレームの製造方法を示す概略断面図である。なお、（ａ）〜（ｄ）は、図１（ｂ）のＡ−Ａ線位置におけるリードフレームの断面構造を示している。 （ａ）〜（ｄ）は、第１実施形態のリードフレームの製造方法を示す概略断面図である。なお、（ａ）〜（ｃ）は、図１（ｂ）のＡ−Ａ線位置におけるリードフレームの断面構造を示している。 （ａ）は、第２実施形態のリードフレームを示す拡大平面図、（ｂ）は、図４（ａ）に示すリードフレームのＢ−Ｂ概略断面図である。 （ａ）〜（ｄ）は、第２実施形態のリードフレームの製造方法を示す概略断面図である。なお、（ａ）〜（ｃ）は、図４（ａ）のＢ−Ｂ線位置におけるリードフレームの断面構造を示している。 （ａ）〜（ｄ）は、変形例のリードフレームの製造方法を示す概略断面図である。 （ａ）〜（ｄ）は、変形例のリードフレームの製造方法を示す概略断面図である。 （ａ）は、第３実施形態のリードフレームを示す拡大平面図、（ｂ）は、図８（ａ）に示すリードフレームのＣ−Ｃ概略断面図である。 （ａ）〜（ｅ）は、第３実施形態のリードフレームの製造方法を示す概略断面図である。なお、（ａ）〜（ｅ）は、図８（ａ）のＣ−Ｃ線位置におけるリードフレームの断面構造を示している。 （ａ）〜（ｄ）は、第３実施形態のリードフレームの製造方法を示す概略断面図である。なお、（ａ）〜（ｃ）は、図８（ａ）のＣ−Ｃ線位置におけるリードフレームの断面構造を示している。 （ａ）〜（ｄ）は、変形例のリードフレームの製造方法を示す概略断面図である。 （ａ）は、第４実施形態のリードフレームを示す拡大平面図、（ｂ）は、図１２（ａ）に示すリードフレームのＤ−Ｄ概略断面図である。 （ａ）〜（ｄ）は、第４実施形態のリードフレームの製造方法を示す概略断面図である。なお、（ａ）〜（ｄ）は、図１２（ａ）のＤ−Ｄ線位置におけるリードフレームの断面構造を示している。 （ａ）〜（ｄ）は、第４実施形態のリードフレームの製造方法を示す概略断面図である。なお、（ａ）〜（ｃ）は、図１２（ａ）のＤ−Ｄ線位置におけるリードフレームの断面構造を示している。 （ａ）〜（ｄ）は、変形例のリードフレームの製造方法を示す概略断面図である。 （ａ）は、第５実施形態のリードフレームを示す拡大平面図、（ｂ）は、図１６（ａ）に示すリードフレームのＥ−Ｅ概略断面図である。 （ａ）〜（ｅ）は、第５実施形態のリードフレームの製造方法を示す概略断面図である。なお、（ａ）〜（ｅ）は、図１６（ａ）のＥ−Ｅ線位置におけるリードフレームの断面構造を示している。 （ａ）〜（ｄ）は、第５実施形態のリードフレームの製造方法を示す概略断面図である。なお、（ａ）〜（ｃ）は、図１６（ａ）のＥ−Ｅ線位置におけるリードフレームの断面構造を示している。 （ａ）〜（ｄ）は、変形例のリードフレームの製造方法を示す概略断面図である。 （ａ）〜（ｄ）は、変形例のリードフレームの製造方法を示す概略断面図である。 （ａ）は、変形例のリードフレームを示す拡大平面図、（ｂ）は、図２１（ａ）に示すリードフレームのＦ−Ｆ概略断面図である。 （ａ）〜（ｅ）は、変形例のリードフレームの製造方法を示す概略断面図である。 （ａ）〜（ｄ）は、半導体装置を示す概略断面図である。 （ａ）〜（ｃ）は、半導体装置を示す概略断面図である。 （ａ）〜（ｃ）は、半導体装置を示す概略断面図である。 （ａ）〜（ｄ）は、半導体装置を示す概略断面図である。 （ａ）は、従来のリードフレームを示す拡大平面図、（ｂ）は、図２７（ａ）に示すリードフレームのＧ−Ｇ概略断面図、（ｃ）は、従来の半導体装置を示す概略断面図である。
以下、添付図面を参照して各実施形態を説明する。なお、添付図面は、特徴を分かりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを省略している。
（第１実施形態）
以下、第１実施形態を図１〜図３に従って説明する。
（第１実施形態に係るリードフレームの構造）
図１（ａ）に示すように、リードフレーム１は、平面視略矩形状の基板フレーム２を有している。基板フレーム２の材料としては、例えば銅（Ｃｕ）、Ｃｕをベースにした合金、鉄−ニッケル（Ｆｅ−Ｎｉ）又はＦｅ−Ｎｉをベースにした合金等を用いることができる。基板フレーム２の厚さは、例えば０．０５〜０．２５ｍｍ程度とすることができる。
基板フレーム２には、複数（ここでは、３つ）の樹脂封止領域３が分離して画定されている。各樹脂封止領域３には、単位リードフレーム４がマトリクス状（ここでは、５×５）に複数個連設して形成されている。この単位リードフレーム４は、最終的に発光素子等の半導体素子が搭載されて個々の半導体装置（パッケージ）として切り出されるものである。なお、各樹脂封止領域３の外周には、長手方向（図中の左右方向）に延在される一対のレール部５と、幅方向（図中の上下方向）に延在される一対のレール部６とが形成されている。また、半導体装置の組み立てを行う際には、各単位リードフレーム４に半導体素子が搭載された後、各樹脂封止領域３毎に一括モールディング方式により樹脂封止が行われる。
図１（ｂ）に示すように、単位リードフレーム４（破線枠参照）は、複数（ここでは、２つ）の配線（リード）１０と、各配線１０間に形成された絶縁性の樹脂層２０とを有している。
各配線１０の平面形状は、略長方形状に形成されている。これら複数の配線１０は、単位リードフレーム４の中央部において、平行に隣接して配置されている。これら複数の配線１０は、基板フレーム２の開口部１１によって互いに分離されている。また、この開口部１１によって、隣り合う単位リードフレーム４の配線１０同士も互いに分離されている。なお、配線１０の厚さは、基板フレーム２と同様に、例えば０．０５〜０．２５ｍｍ程度とすることができる。
開口部１１は、図１（ｃ）に示すように、基板フレーム２の厚さ方向に貫通して形成されている。具体的には、開口部１１は、配線１０の第１の面（ここでは、上面）１０Ａ側から第２の面（ここでは、下面）１０Ｂ側に向かうに連れて径が大きくなるテーパ状に形成されている。なお、開口部１１の内壁面は、基板フレーム２の厚さ方向の面、つまり配線１０の側面になる。
樹脂層２０は、配線１０の側面１０Ｃ全面を覆うように形成されている。具体的には、樹脂層２０は、上記開口部１１に充填されている。また、樹脂層２０は、配線１０の下面１０Ｂを覆うように形成されている。この樹脂層２０の上面２０Ａは、半導体素子が搭載される側の配線１０の上面１０Ａと略面一になるように形成されている。このような樹脂層２０によって複数の配線１０が支持されている。具体的には、各単位リードフレーム４内の複数の配線１０が樹脂層２０によって上記レール部５，６（図１（ａ）参照）に支持されている。
樹脂層２０としては、例えばトランスファーモールド法、コンプレッションモールド法やインジェクションモールド法などにより形成されたモールド樹脂を用いることができる。このモールド樹脂の材料としては、例えば熱硬化性のエポキシ樹脂を用いることができる。なお、配線１０の下面１０Ｂから樹脂層２０の下面までの厚さは、例えば５０〜１５０μｍ程度とすることができる。
（作用）
各配線１０の側面１０Ｃ全面を覆うように樹脂層２０を形成し、その樹脂層２０によって各配線１０を支持するようにした。これにより、従来必要であったサポートバーやセクションバー等を省略することができる。このため、図１（ｃ）に示した破線の位置で樹脂層２０を切断することにより単位リードフレーム４を個片化した場合に、切断面に基板フレーム２（配線１０）の側面が露出されることが抑制される。
（第１実施形態に係るリードフレームの製造方法）
まず、図２（ａ）に示すように、基板フレーム２の母材となる導電性基板５０を準備する。この導電性基板５０の材料としては、例えばＣｕ、Ｃｕをベースにした合金、Ｆｅ−Ｎｉ又はＦｅ−Ｎｉをベースにした合金からなる金属板を用いることができる。この導電性基板５０の厚さは、例えば０．０５〜０．２５ｍｍ程度とすることができる。
次に、図２（ｂ）に示す工程（第１工程）では、導電性基板５０の第１の面（ここでは、上面）５０Ａにテープ５１を接着する。具体的には、片面に粘着剤５１Ｂが塗布されたシート状のテープ基材５１Ａの粘着剤５１Ｂが塗布されている側の面５１Ｃを導電性基板５０の上面５０Ａに貼り付ける。例えば導電性基板５０の上面５０Ａにシート状のテープ５１を熱圧着によりラミネートする。ここで、テープ５１の材料としては、例えば耐薬品性や耐熱性に優れた材料を用いることができる。具体的には、テープ基材５１Ａの材料としては、例えば作業性が良好な材料であることが好ましい。このようなテープ基材５１Ａの材料としては、例えばポリイミド樹脂やポリエステル樹脂を用いることができる。また、粘着剤５１Ｂの材料としては、後工程のモールディングによって形成される樹脂層２０（図１（ｃ）参照）から容易に剥離することができる材料を用いることができる。このような粘着剤５１Ｂの材料としては、例えばシリコーン系の粘着材料を用いることができる。なお、テープ基材５１Ａの厚さは、例えば３０〜５０μｍ程度とすることができる。また、粘着剤５１Ｂの厚さは、例えば２０〜３０μｍ程度とすることができる。
続いて、図２（ｃ）に示す工程では、導電性基板５０の第２の面（ここでは、下面）５０Ｂに、開口部１１の形状に対応した開口部５２Ｘを有するレジスト層５２を形成する。レジスト層５２の材料としては、耐エッチング性がある材料を用いることができる。具体的には、レジスト層５２の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えばノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば感光性のドライフィルムレジストを用いる場合には、導電性基板５０の下面５０Ｂにドライフィルムを熱圧着によりラミネートし、そのドライフィルムを露光・現像によりパターニングして上記レジスト層５２を形成する。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層５２を形成することができる。
次いで、レジスト層５２をエッチングマスクとして、導電性基板５０を下面５０Ｂ側からエッチングして、図２（ｄ）に示すような基板フレーム２を形成する（第２工程）。具体的には、レジスト層５２の開口部５２Ｘから露出された導電性基板５０を下面５０Ｂ側からエッチングし、導電性基板５０に開口部１１を形成して基板フレーム２を形成する。この開口部１１の形成により、各単位リードフレーム４に複数の配線１０が画定される。なお、ウェットエッチング（等方性エッチング）により導電性基板５０をパターニングする場合には、そのウェットエッチングで使用されるエッチング液は、導電性基板５０の材質に応じて適宜選択することができる。例えば導電性基板５０として銅を用いる場合には、エッチング液として塩化第二鉄水溶液を使用することができ、導電性基板５０の下面５０Ｂ側からスプレーエッチングにて上記パターニングを実施することができる。このようにウェットエッチングにより導電性基板５０がパターニングされると、エッチングが導電性基板５０の面内方向に進行するサイドエッチ現象により配線１０の断面形状が台形に形成される。なお、本工程では、テープ５１がエッチングストッパ層として機能する。
このように、本工程では、導電性基板５０をテープ５１に貼り付けた状態で、その導電性基板５０をパターニングして基板フレーム２（配線１０）を形成するようにした。このため、エッチングにより配線１０のみを残すようにしても、つまり従来のようなセクションバーやサポートバーを残さずに配線１０のみを残すようにしても、テープ５１によって配線１０を保持することができる。換言すると、本工程におけるテープ５１は、基板フレーム２（配線１０）を所定の位置に保持するための一時的な基材としての役割を果たす。
次に、図３（ａ）に示す工程では、図２（ｄ）に示したレジスト層５２を例えばアルカリ性の剥離液により除去する。
続いて、図３（ｂ）に示す工程（第３工程）では、基板フレーム２（具体的には、配線１０）を封止するように、テープ５１の面５１Ｃ上に樹脂層２０を形成する。具体的には、テープ５１の面５１Ｃ上に、配線１０の下面１０Ｂ及び側面１０Ｃを覆うように樹脂層２０を形成する。この樹脂層２０は、例えば樹脂モールド成形法により形成することができる。例えば樹脂層２０の材料として熱硬化性を有したモールド樹脂を用いる場合には、図３（ａ）に示した構造体を金型内に収容し、ゲート部（図示略）から対応する樹脂封止領域３（図１（ａ）参照）に上記モールド樹脂を充填しながら加熱及び加圧処理を行う。これにより、図３（ｂ）に示すように、開口部１１内を充填するように樹脂層２０が形成されるとともに、配線１０の下面１０Ｂを覆うように樹脂層２０が形成される。このように、一括モールディング方式により、樹脂封止領域３毎にテープ５１上の配線１０を埋め込むように樹脂層２０が形成される。このとき、テープ５１の面５１Ｃと接する配線１０の上面１０Ａ及び樹脂層２０の上面２０Ａは、テープ５１の面５１Ｃ（平坦面）に沿った形状に形成される。このため、配線１０の上面１０Ａ及び樹脂層２０の上面２０Ａは平坦に形成され、それら上面１０Ａと上面２０Ａとが面一になるように形成される。なお、上記モールド樹脂を充填する方法としては、トランスファーモールドやインジェクションモールド等の方法を用いることができる。また、封止処理中、テープ５１は、上述のように樹脂層２０の配線１０の上面１０Ａへの漏れ出し（「モールドフラッシュ」ともいう。）を防止する役割を果たす。
そして、所要の封止処理を終えると、樹脂層２０で覆われた構造体（図３（ｂ）参照）を上記金型から取り出す。なお、本工程により形成された樹脂層２０によって各配線１０が樹脂封止領域３毎にレール部５，６（図１（ａ）参照）に支持される。
次いで、図３（ｃ）に示す工程（第４工程）では、図３（ｂ）に示したテープ５１を剥離して除去する。但し、この段階では、配線１０の上面１０Ａ側に、剥離したテープ５１の粘着剤５１Ｂ（図３（ｂ）参照）の一部が残存している可能性がある。そこで、その残存している可能性のある粘着剤５１Ｂを、例えばアッシング（酸素プラズマを用いたドライエッチング）で除去するようにしてもよい。このようにテープ５１が除去されると、上述のように面一に形成された配線１０の上面１０Ａ及び樹脂層２０の上面２０Ａが露出する。
以上説明した製造工程により、配線１０及び樹脂層２０を有する単位リードフレーム４がマトリクス状に複数個連設された構造、つまり図１に示した構造のリードフレーム１が製造される。なお、このリードフレーム１は、各単位リードフレーム４毎に１又は複数の半導体素子が搭載され、その半導体素子を封止する一括モールディングに供される。あるいは、ダイシングソーにより矢印の位置の樹脂層２０を切断し、図３（ｄ）に示すように、個別の単位リードフレーム（リードフレーム）４に個片化し、その単位リードフレーム４に１又は複数の半導体素子を搭載するようにしてもよい。この場合には、個別モールディングにより、各単位リードフレーム４毎に上記半導体素子が封止される。
（効果）
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）各配線１０の側面１０Ｃ全面を覆うように樹脂層２０を形成し、その樹脂層２０によって各配線１０を支持するようにした。これにより、従来必要であったサポートバーやセクションバー等を省略することができる。このため、図１（ｃ）に示した破線の位置で樹脂層２０を切断することにより単位リードフレーム４を個片化した場合に、切断面に配線１０（基板フレーム２）の側面１０Ｃが露出されることが抑制される。したがって、配線１０の酸化を好適に抑制することができる。
（２）ところで、従来の半導体装置８０では、その側面の一部に金属（リード７４）が露出されていたため、半導体装置８０の絶縁性に問題があった。これに対し、本実施形態のリードフレーム１では、個別の単位リードフレーム４に個片化した場合に、配線１０の側面１０Ｃ全面が樹脂層２０によって覆われる。このため、単位リードフレーム４及びその単位リードフレーム４を用いた半導体装置における絶縁信頼性を向上させることができる。
（３）導電性基板５０をテープ５１に貼り付けた状態で、その導電性基板５０をパターニングして基板フレーム２（配線１０）を形成するようにした。このため、エッチングにより配線１０のみを残すようにしても、つまり従来のようなセクションバーやサポートバーを残さずに配線１０のみを残すようにしても、テープ５１によって配線１０を保持することができる。さらに、テープ５１によって保持された配線１０を封止するように樹脂層２０を形成し、その後、テープ５１を剥離するようにした。このように、配線１０を支持する樹脂層２０が形成された後に、テープ５１が剥離される。このため、テープ５１の剥離後においても、樹脂層２０によって配線１０を所定の位置に保持（支持）することができる。したがって、従来必要であった配線１０を支持するためのセクションバーやサポートバーを省略することができる。
（第１実施形態の変形例）
なお、上記第１実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記第１実施形態において、配線１０の下面１０Ｂが露出されるように樹脂層２０を形成するようにしてもよい。例えば図３（ｂ）に示した構造体を形成した後に、配線１０の下面１０Ｂが露出されるまで樹脂層２０を薄化するようにしてもよい。また、例えば図３（ａ）に示した構造体とその構造体の下面側に配置された半硬化状態の樹脂シートとを上下一対の板材の間に配置し、プレス装置などによって上下両面から加圧及び加熱するようにしてもよい。これにより、上記樹脂シートが溶融し、その溶融した樹脂が樹脂層２０として上記開口部１１に埋め込まれるとともに、配線１０の下面１０Ｂが露出されることになる。
（第２実施形態）
以下、第２実施形態について、図４及び図５に従って説明する。この実施形態のリードフレーム１Ａは、各単位リードフレーム４Ａに放熱板３０を設けた点が上記第１実施形態と異なっている。以下、第１実施形態との相違点を中心に説明する。
（第２実施形態に係るリードフレームの構造）
図４（ｂ）に示すように、各単位リードフレーム４Ａは、複数の配線１０と、接着層３１と、放熱板３０と、樹脂層２１とを有している。
接着層３１は、単位リードフレーム４Ａ内の複数の配線１０の下面１０Ｂに形成されている。具体的には、単位リードフレーム４Ａ内の対向する配線１０の下面１０Ｂに掛け渡すように接着されている。この接着層３１は、配線１０と放熱板３０とを接着する機能と、配線１０と放熱板３０とを絶縁する機能とを有する。この接着層３１としては、例えばエポキシ系、ポリイミド系やシリコーン系等の熱硬化性の接着剤や、液晶ポリマ等の熱可塑性の接着剤等を用いることができる。また、接着層３１としては、例えば熱伝導性の高い無機材料（例えば、シリカ、アルミナ、窒化ホウ素など）のフィラーを含有した有機系の樹脂バインダーからなる熱伝導部材を用いることもできる。なお、接着層３１の厚さは、例えば５０〜１５０μｍ程度とすることができる。
放熱板３０は、接着層３１を介して複数の配線１０に接着され、それら配線１０と熱的に接続されている。放熱板３０は、例えば平面視略矩形状の平板である。放熱板３０の材料としては、例えば銅やアルミニウム（Ａｌ）などの熱伝導性に優れた金属又はこれらの金属を少なくとも一種以上含む合金を用いることができる。また、放熱板３０の材料としては、例えば窒化アルミニウムやアルミナ等の熱伝導性に優れたセラミック材を用いることができる。なお、放熱板３０の厚さは、例えば２００〜５００μｍ程度とすることができる。
樹脂層２１は、配線１０の側面１０Ｃ全面を覆うように形成されている。具体的には、樹脂層２１は、上記開口部１１に充填されている。また、樹脂層２１は、接着層３１の側面全面及び放熱板３０の側面全面を覆うように形成されている。具体的には、樹脂層２１は、隣り合う単位リードフレーム４Ａの接着層３１間及び放熱板３０間に形成される空間Ｓ１に充填されている。樹脂層２１の上面２１Ａは、配線１０の上面１０Ａと略面一になるように形成されている。また、樹脂層２１の下面２１Ｂは、放熱板３０の下面３０Ｂと略面一になるように形成されている。このような樹脂層２１によって、各単位リードフレーム４Ａ内の複数の配線１０が上記レール部５，６（図１（ａ）参照）に支持されている。
樹脂層２１としては、例えばトランスファーモールド法、コンプレッションモールド法やインジェクションモールド法などにより形成されたモールド樹脂を用いることができる。このモールド樹脂の材料としては、例えば熱硬化性のエポキシ樹脂を用いることができる。さらに、樹脂層２１としては、例えば熱伝導率の高いモールド樹脂であることが好ましい。なお、上面２１Ａから下面２１Ｂまでの樹脂層２１の厚さは、例えば４００〜８００μｍ程度とすることができる。
（第２実施形態に係るリードフレームの製造方法）
まず、図５（ａ）に示す工程では、先の図２（ａ）〜図３（ａ）に示した工程と同様の製造工程により、テープ５１が貼り付けられた基板フレーム２（配線１０）を形成する。続いて、このように形成された構造体の下方に、接着層３１及び放熱板３０を配置する。具体的には、配線１０の下面１０Ｂに接着層３１の上面が対向するように、且つ接着層３１の下面に放熱板３０の上面３０Ａが対向するように、上記構造体の下方に接着層３１及び放熱板３０を重ね合わせる。すなわち、配線１０と放熱板３０との間に接着層３１を介在させて、上記構造体、接着層３１及び放熱板３０を重ね合わせる。なお、このときの接着層３１は、Ｂ−ステージ（半硬化状態）のものが使用される。
次に、上述のように配置した構造体、接着層３１及び放熱板３０を加熱及び加圧することにより、図５（ａ）に示すように、配線１０の下面１０Ｂに接着層３１の上面を当接し、接着層３１の下面に放熱板３０の上面３０Ａを当接すると共に、接着層３１を硬化する。この接着層３１の硬化により、放熱板３０が接着層３１を介して配線１０に接着される。例えば図３（ａ）に示した構造体、接着層３１及び放熱板３０を上述のように重ね合わせた構造体を一対のプレス熱盤の間に配置し、真空プレスなどにより上下両面から加熱及び加圧することによって、図５（ａ）に示すような一体構造を得ることができる。
次に、図５（ｂ）に示す工程（第３工程）では、一括モールディング方式により、隣り合う単位リードフレーム４Ａの接着層３１間及び放熱板３０間の空間Ｓ１及び開口部１１に樹脂層２１を形成する。例えば樹脂層２１の材料として熱硬化性を有したモールド樹脂を用いる場合には、図５（ａ）に示した構造体を金型内に収容し、ゲート部（図示略）から対応する樹脂封止領域３（図１（ａ）参照）に上記モールド樹脂を充填しながら加熱及び加圧処理を行う。これにより、図５（ｂ）に示すように、開口部１１及び空間Ｓ１内を充填するように樹脂層２１が形成される。なお、上記モールド樹脂を充填する方法としては、トランスファーモールドやインジェクションモールド等の方法を用いることができる。
次いで、図５（ｃ）に示す工程（第４工程）では、図５（ｂ）に示したテープ５１を剥離して除去する。すると、配線１０の上面１０Ａ及び樹脂層２１の上面２１Ａが露出する。
以上説明した製造工程により、配線１０、接着層３１、放熱板３０及び樹脂層２１を有する単位リードフレーム４Ａがマトリクス状に複数個連設された構造、つまり図４に示した構造のリードフレーム１Ａが製造される。なお、このリードフレーム１Ａは、各単位リードフレーム４Ａ毎に１又は複数の半導体素子が搭載され、その半導体素子を封止する一括モールディングに供される。あるいは、ダイシングソーにより矢印の位置の樹脂層２１を切断し、図５（ｄ）に示すように、個別の単位リードフレーム（リードフレーム）４Ａに個片化し、その単位リードフレーム４Ａに１又は複数の半導体素子を搭載するようにしてもよい。
（効果）
以上説明した実施形態によれば、第１実施形態の（１）〜（３）の効果に加えて以下の効果を奏する。
（４）配線１０の下面１０Ｂに接着層３１を介して放熱板３０を設けるようにした。この放熱板３０により、例えばリードフレーム１Ａの各単位リードフレーム４Ａに半導体素子を搭載した場合に、その半導体素子の動作時に発生する熱を効率良く放熱することができる。
（第２実施形態の変形例）
なお、上記第２実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記第２実施形態では、各単位リードフレーム４Ａに個別の放熱板３０を形成するようにした。これに限らず、複数の単位リードフレーム４Ａに対して１枚の放熱板を形成するようにしてもよい。この場合のリードフレームの製造方法の一例を図６に従って説明する。
まず、図６（ａ）に示す工程では、先の図３（ａ）に示した構造体の下方に、接着層３２及び放熱板３３を配置する。具体的には、複数の単位リードフレーム４Ａ内の複数の配線１０と放熱板３３との間に接着層３２を介在させて、上記構造体、接着層３２及び放熱板３３を重ね合わせる。ここで、接着層３２及び放熱板３３の平面形状及び大きさは、例えば上記樹脂封止領域３（図１（ａ）参照）の平面形状及び大きさと略同じになるように形成されている。すなわち、接着層３２及び放熱板３３は、各樹脂封止領域３内の複数の単位リードフレーム４Ａに対して共通に設けられている。なお、このときの接着層３２は、Ｂ−ステージ状態のものが使用される。
次に、上述のように配置した構造体、接着層３２及び放熱板３３を加熱及び加圧することにより、図６（ａ）に示すように、配線１０の下面１０Ｂに接着層３２の上面を当接し、接着層３２の下面に放熱板３３の上面を当接すると共に、接着層３２を硬化する。この接着層３２の硬化により、放熱板３３が接着層３２を介して配線１０に接着され、図６（ａ）に示した一体構造が得られる。
次に、図６（ｂ）に示す工程では、一括モールディング方式により、開口部１１に樹脂層２２を形成する。続いて、図６（ｃ）に示す工程では、図６（ｂ）に示したテープ５１を剥離して除去する。これにより、配線１０、樹脂層２２、接着層３２及び放熱板３３を有する単位リードフレーム４Ａがマトリクス状に複数個連設されたリードフレームを製造することができる。
なお、このようにして形成された単位リードフレーム４Ａを個片化する際には、ダイシングソーにより矢印の位置の樹脂層２２、接着層３２及び放熱板３３が切断される。これにより、図６（ｄ）に示すように、個別の単位リードフレーム（リードフレーム）４Ａが得られる。
このような製造方法によれば、複数の単位リードフレーム４Ａに対して１つの接着層３２及び１つの放熱板３３を設けるようにしたため、配線１０に対する接着層３２及び放熱板３３の位置合わせを容易に行うことができる。
なお、本変形例では、接着層３２に厚い材料を用いることにより、図６（ａ）に示した工程で開口部１１を接着層３２で充填することも可能である。この場合には、樹脂層２２の形成を省略することができる。
・あるいは、図７に示される製造方法により、複数の単位リードフレーム４Ａに対して１枚の放熱板が形成されたリードフレームを形成するようにしてもよい。
詳述すると、図７（ａ）に示す工程では、先の図３（ａ）に示した構造体の下方に、接着層３１及び放熱板３３を配置する。具体的には、複数の単位リードフレーム４Ａ内の複数の配線１０と放熱板３３との間に接着層３１を介在させて、上記構造体、接着層３１及び放熱板３３を重ね合わせる。ここで、接着層３１は、各単位リードフレーム４Ａ内の対向する配線１０の下面１０Ｂに掛け渡すように接着されている。すなわち、接着層３１は、各単位リードフレーム４Ａ毎に設けられている。その一方で、放熱板３３は、各樹脂封止領域３（図１（ａ）参照）内の複数の単位リードフレーム４Ａに対して共通に設けられている。なお、このときの接着層３１は、Ｂ−ステージ状態のものが使用される。
次に、上述のように配置した構造体、接着層３１及び放熱板３３を加熱及び加圧することにより、図７（ａ）に示すように、配線１０の下面１０Ｂに接着層３１の上面を当接し、接着層３１の下面に放熱板３３の上面を当接すると共に、接着層３１を硬化する。この接着層３１の硬化により、放熱板３３が接着層３１を介して配線１０に接着され、図７（ａ）に示した一体構造が得られる。
次に、図７（ｂ）に示す工程では、一括モールディング方式により、隣り合う単位リードフレーム４Ａの接着層３１間の空間Ｓ２及び開口部１１に樹脂層２３を形成する。続いて、図７（ｃ）に示す工程では、図７（ｂ）に示したテープ５１を剥離して除去する。これにより、配線１０、樹脂層２３、接着層３１及び放熱板３３を有する単位リードフレーム４Ａがマトリクス状に複数個連設されたリードフレームを製造することができる。
なお、このようにして形成された単位リードフレーム４Ａを個片化する際には、ダイシングソーにより矢印の位置の樹脂層２３及び放熱板３３が切断される。これにより、図７（ｄ）に示すように、個別の単位リードフレーム（リードフレーム）４Ａが得られる。
このような製造方法によれば、複数の単位リードフレーム４Ａに対して１枚の放熱板３３を設けるようにしたため、配線１０に対する放熱板３３の位置合わせを容易に行うことができる。
（第３実施形態）
以下、第３実施形態について、図８〜図１０に従って説明する。この実施形態のリードフレーム１Ｂは、各単位リードフレーム４Ｂの配線１０上にめっき層４０を設けた点が上記第２実施形態と異なっている。以下、第２実施形態との相違点を中心に説明する。
（第３実施形態に係るリードフレームの構造）
図８（ｂ）に示すように、単位リードフレーム４Ｂは、配線１０と、樹脂層２１と、接着層３１と、放熱板３０と、めっき層４０（第１めっき層）とを有している。
めっき層４０は、配線１０の上面１０Ａの一部を覆うように形成されている。また、めっき層４０は、各単位リードフレーム４Ｂ内において対向する配線１０間に形成された樹脂層２１の上面２１Ａの一部を覆うように形成されている。このため、各単位リードフレーム４Ａ内において対向するめっき層４０間には、開口部１１よりも開口幅の狭い開口部４０Ｘが形成されている。図８（ａ）に示すように、めっき層４０は、平面視略長方形状に形成されている。上記めっき層４０の例としては、例えば配線１０の上面１０ＡからＮｉ層／金（Ａｕ）層を順に積層した金属層を挙げることができる。また、めっき層４０の他の例としては、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層を順に積層した金属層、Ｎｉ層／Ｐｄ層／銀（Ａｇ）層を順に積層した金属層、Ｎｉ層／Ｐｄ層／Ａｇ層／Ａｕ層を順に積層した金属層を挙げることができる。ここで、上記Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、上記Ａｕ層はＡｕ又はＡｕ合金からなる金属層、Ｐｄ層はＰｄ又はＰｄ合金からなる金属層、Ａｇ層はＡｇ又はＡｇ合金からなる金属層である。このようなめっき層４０の最下層の金属層としては、Ｎｉ等の硬度の高い金属からなる金属層であることが好ましい。なお、めっき層４０が例えばＮｉ／Ａｕ層である場合には、Ｎｉ層の厚さを１〜１０μｍ程度とすることができ、Ａｕ層の厚さを０．１〜１μｍ程度とすることができる。また、上記開口部４０Ｘの幅は、例えば２０〜１００μｍ程度とすることができる。
（第３実施形態に係るリードフレームの製造方法）
まず、図９（ａ）に示すように、基板フレーム２の母材となる導電性基板５０を準備する。
続いて、図９（ｂ）に示す工程（第５工程）では、導電性基板５０の上面５０Ａ上に、所定の箇所に開口パターン５３Ｘ（第１開口パターン）を有するレジスト層５３（第１レジスト層）を形成する。この開口パターン５３Ｘは、めっき層４０の形成領域に対応する部分の導電性基板５０を露出するように形成される。レジスト層５３の材料としては、耐めっき性がある材料を用いることができる。具体的には、レジスト層５３の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えばノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば感光性のドライフィルムレジストを用いる場合には、導電性基板５０の上面５０Ａにドライフィルムを熱圧着によりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングして上記レジスト層５３を形成する。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層５３を形成することができる。
次いで、図９（ｃ）に示す工程（第６工程）では、上記レジスト層５３をめっきマスクとして、導電性基板５０の上面５０Ａに、その導電性基板５０をめっき給電層に利用する電解めっき法を施す。具体的には、レジスト層５３の開口パターン５３Ｘから露出された導電性基板５０の上面５０Ａに電解めっき法を施すことにより、その導電性基板５０上にめっき層４０を形成する。なお、例えばめっき層４０がＮｉ／Ａｕ層である場合には、電解めっき法により、レジスト層５３の開口パターン５３Ｘから露出された導電性基板５０の上面５０ＡにＮｉ層とＡｕ層を順に積層する。その後、レジスト層５３を例えばアルカリ性の剥離液により除去する。
次に、図９（ｄ）に示す工程（第１工程）では、導電性基板５０の上面５０Ａにテープ５１を接着する。具体的には、片面に粘着剤５１Ｂが塗布されたフィルム状のテープ基材５１Ａの粘着剤５１Ｂが塗布されている側の面５１Ｃを導電性基板５０の上面５０Ａに貼り付ける。このとき、粘着剤５１Ｂの厚さは、めっき層４０の厚さよりも厚くなるように設定することが好ましい。具体的には、めっき層４０の厚さは例えば１〜１１μｍ程度であり、粘着剤５１Ｂの厚さは例えば２０〜３０μｍ程度である。このように厚さを設定することにより、例えば導電性基板５０の上面５０Ａにシート状のテープ５１を熱圧着によりラミネートした際に、粘着剤５１Ｂ中にめっき層４０が圧入される。これにより、めっき層４０の側面全面及び上面全面が粘着剤５１Ｂによって覆われる。このようにめっき層４０が粘着剤５１Ｂ中に圧入されると、そのめっき層４０の形成によって生じる導電性基板５０の上面５０Ａ側の凹凸が粘着剤５１Ｂによって吸収されることになる。したがって、そのような凹凸に起因してテープ５１と導電性基板５０との間の接着力及び密着力が低下するといった問題の発生を抑制することができる。
続いて、図９（ｅ）に示す工程（第２工程）では、先の図２（ｃ）及び図２（ｄ）に示した工程と同様の製造工程により、導電性基板５０の下面５０Ｂにレジスト層５２を形成し、そのレジスト層５２をエッチングマスクとして、導電性基板５０を下面５０Ｂ側からエッチングして開口部１１を形成する。この開口部１１の形成により、各単位リードフレーム４Ｂに複数の配線１０が画定されるとともに、めっき層４０の下面の一部が開口部１１から露出される。このとき、めっき層４０は、その最下層が硬度の高い金属により形成され、テープ５１の粘着剤５１Ｂによって保持されている。このため、開口部１１から露出されためっき層４０が配線１０から浮いた状態となった場合であっても、そのめっき層４０が変形する（例えば下方に垂れ下がる）ことが抑制される。なお、この工程で使用されるエッチング液は、導電性基板５０の材質に応じて適宜選択することができる。例えば導電性基板５０として銅を用いる場合には、エッチング液として塩化第二鉄水溶液を使用することができ、導電性基板５０の下面５０Ｂ側からスプレーエッチングにて上記パターニングを実施することができる。このようなエッチング工程では、テープ５１及びめっき層４０がエッチングストッパ層として機能する。
次に、図１０（ａ）に示す工程では、図９（ｅ）に示した構造体の下方に、接着層３１及び放熱板３０を配置する。具体的には、配線１０の下面１０Ｂに接着層３１の上面が対向するように、且つ接着層３１の下面に放熱板３０の上面が対向するように、上記構造体の下方に接着層３１及び放熱板３０を重ね合わせる。すなわち、配線１０と放熱板３０との間に接着層３１を介在させて、上記構造体、接着層３１及び放熱板３０を重ね合わせる。なお、このときの接着層３１は、Ｂ−ステージ（半硬化状態）のものが使用される。
次に、上述のように配置した構造体、接着層３１及び放熱板３０を加熱及び加圧することにより、図１０（ａ）に示すように、配線１０の下面１０Ｂに接着層３１の上面を当接し、接着層３１の下面に放熱板３０の上面を当接すると共に、接着層３１を硬化する。この接着層３１の硬化により、放熱板３０が接着層３１を介して配線１０に接着される。これにより、図１０（ａ）に示した一体構造が得られる。
次に、図１０（ｂ）に示す工程（第３工程）では、一括モールディング方式により、隣り合う単位リードフレーム４Ｂの接着層３１間及び放熱板３０間の空間Ｓ１及び開口部１１に樹脂層２１を形成する。これにより、開口部１１から露出されていためっき層４０の下面が樹脂層２１によって覆われる。その後、図１０（ｃ）に示す工程（第４工程）では、図１０（ｂ）に示したテープ５１を剥離して除去する。
以上説明した製造工程により、配線１０、めっき層４０、接着層３１、放熱板３０及び樹脂層２１を有する単位リードフレーム４Ｂがマトリクス状に複数個連設された構造、つまり図８に示した構造のリードフレーム１Ｂが製造される。なお、このリードフレーム１Ｂは、各単位リードフレーム４Ｂ毎に１又は複数の半導体素子が搭載され、その半導体素子を封止する一括モールディングに供される。あるいは、ダイシングソーにより矢印の位置の樹脂層２１を切断し、図１０（ｄ）に示すように、個別の単位リードフレーム（リードフレーム）４Ｂに個片化し、その単位リードフレーム４Ｂに１又は複数の半導体素子を搭載するようにしてもよい。
（効果）
以上説明した実施形態によれば、第１実施形態の（１）〜（３）及び第２実施形態の（４）の効果に加えて以下の効果を奏する。
（５）配線１０の上面１０Ａにめっき層４０を設けるようにした。これにより、リードフレーム１Ｂの単位リードフレーム４Ｂに半導体素子を実装する際のコンタクト性（ワイヤボンディング性やはんだ付け性など）を向上させることができる。
（６）導電性基板５０の下面５０Ｂに、フォトリソグラフィ法によりパターニングされた開口パターン５３Ｘを有するレジスト層５３を形成し、導電性基板５０を給電層とする電解めっき法により、開口パターン５３Ｘから露出する導電性基板５０にめっき層４０を形成するようにした。このように、めっき層４０の形状を決定するレジスト層５３の開口パターン５３Ｘがフォトリソグラフィ法によって形成されるため、開口パターン５３Ｘ及びめっき層４０の平面形状を所望の形状（設計通りの形状）に精度良く形成することができる。したがって、めっき層４０のピッチがエッチング加工で形成が困難なほどに狭ピッチ化した場合であっても、上記フォトリソグラフィ法及びめっきパターニングによって、狭ピッチ化に対応しためっき層４０を精度良く形成することができる。
（７）テープ５１の粘着剤５１Ｂをめっき層４０よりも厚く形成するようにした。これにより、例えば導電性基板５０の上面５０Ａにシート状のテープ５１を熱圧着によりラミネートした際に、粘着剤５１Ｂ中にめっき層４０が圧入される。このようにめっき層４０が粘着剤５１Ｂ中に圧入されると、そのめっき層４０の形成によって生じる導電性基板５０の上面５０Ａ側の凹凸が粘着剤５１Ｂによって吸収されることになる。したがって、そのような凹凸に起因してテープ５１と導電性基板５０との間の接着力及び密着力が低下するといった問題の発生を抑制することができる。
（第３実施形態の変形例）
なお、上記第３実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記第３実施形態における放熱板３０及び接着層３１を省略するようにしてもよい。この場合のリードフレームの製造方法の一例を図１１に従って説明する。
まず、図１１（ａ）に示す工程では、先の図９（ｅ）に示した構造体のレジスト層５２をアルカリ性の剥離液により除去する。続いて、図１１（ｂ）に示す工程では、基板フレーム２（具体的には、配線１０）を封止するように、テープ５１の面５１Ｃ上に樹脂層２０を形成する。具体的には、一括モールディング方式により、樹脂封止領域３（図１（ａ）参照）毎にテープ５１上の配線１０を埋め込むように樹脂層２０を形成する。これにより、図１１（ｂ）に示すように、開口部１１を充填するように樹脂層２０が形成されるとともに、配線１０の下面１０Ｂを覆うように樹脂層２０が形成される。このため、開口部１１から露出されていためっき層４０の下面が樹脂層２０によって覆われる。
その後、図１１（ｃ）に示す工程では、図１１（ｂ）に示したテープ５１を剥離して除去する。これにより、配線１０、めっき層４０及び樹脂層２０を有する単位リードフレーム４Ｂがマトリクス状に複数個連設されたリードフレームを製造することができる。
なお、このようにして形成された単位リードフレーム４Ｂを個片化する際には、ダイシングソーにより矢印の位置の樹脂層２０が切断される。これにより、図１１（ｄ）に示すように、個別の単位リードフレーム（リードフレーム）４Ｂが得られる。
・先の図１１に示した変形例において、配線１０の下面１０Ｂが露出されるように樹脂層２０を形成するようにしてもよい。例えば図１１（ｂ）に示した構造体を形成した後に、配線１０の下面１０Ｂが露出されるまで樹脂層２０を薄化するようにしてもよい。
（第４実施形態）
以下、第４実施形態について、図１２〜図１４に従って説明する。この実施形態のリードフレーム１Ｃは、各単位リードフレーム４Ｃの配線１０の下面１０Ｂにめっき層４１を設けた点が上記第３実施形態と異なっている。以下、第３実施形態との相違点を中心に説明する。
（第４実施形態に係るリードフレームの構造）
図１２（ｂ）に示すように、各単位リードフレーム４Ｃは、配線１０と、めっき層４０と、めっき層４１（第２めっき層）と、樹脂層２４と、接着層３１と、放熱板３０とを有している。
めっき層４１は、配線１０の下面１０Ｂを覆うよう形成されている。また、図示は省略するが、めっき層４１の平面形状は、配線１０と同様に略長方形状に形成されている。そして、めっき層４１の平面形状は、配線１０の下面１０Ｂの平面形状よりも一回り大きく形成されている。このため、図１２（ｂ）に示すように、めっき層４１の周縁部は、配線１０の下面１０Ｂの周縁部よりも突出するように形成されている。これにより、めっき層４１の周縁部は、配線１０の下面１０Ｂに対して庇状に形成されている。また、各単位リードフレーム４Ｃ内において対向するめっき層４１間には、開口部１１のめっき層４１側の開口端よりも幅の狭い開口部４１Ｘが形成されている。
上記めっき層４１の例としては、例えば配線１０の下面１０ＢからＮｉ層／Ａｕ層を順に積層した金属層を挙げることができる。また、めっき層４１の他の例としては、Ｎｉ層／Ｐｄ層／Ａｕ層を順に積層した金属層、Ｎｉ層／Ｐｄ層／Ａｇ層を順に積層した金属層、Ｎｉ層／Ｐｄ層／Ａｇ層／Ａｕ層を順に積層した金属層を挙げることができる。なお、めっき層４１が例えばＮｉ／Ａｕ層である場合には、Ｎｉ層の厚さを１〜１０μｍ程度とすることができ、Ａｕ層の厚さを０．１〜１μｍ程度とすることができる。また、上記開口部４１Ｘの幅は、例えば２０〜１００μｍ程度とすることができる。
接着層３１は、単位リードフレーム４Ｃ内の複数のめっき層４１の下面４１Ｂに形成されている。具体的には、単位リードフレーム４Ｃ内の対向するめっき層４１の下面４１Ｂに掛け渡すように接着されている。この接着層３１は、めっき層４１と放熱板３０とを接着する機能と、めっき層４１と放熱板３０とを絶縁する機能とを有する。
樹脂層２４は、配線１０の側面１０Ｃ全面を覆うように開口部１１に充填されている。また、樹脂層２４は、めっき層４１の側面全面を覆うように形成されている。具体的には、樹脂層２４は、上記開口部４１Ｘに充填されている。これにより、樹脂層２４は、めっき層４１の周縁部に食い込むように形成されている。詳述すると、樹脂層２４が形成される開口部１１及び開口部４１Ｘを含む空間では、めっき層４１の周縁部と配線１０の側面１０Ｃとによって段差が形成されている。このような段差を有する空間に樹脂層２４が形成されると、樹脂層２４がめっき層４１の周縁部の上面に食い込むように形成されることになる。このため、樹脂層２４と基板フレーム２との密着性が向上し、樹脂層２４が開口部１１から抜けることを抑制することができる。
さらに、樹脂層２４は、接着層３１の側面及び放熱板３０の側面を覆うように形成されている。具体的には、樹脂層２４は、隣り合う単位リードフレーム４Ｃの接着層３１間及び放熱板３０間に形成される空間Ｓ１に充填されている。樹脂層２４の上面２４Ａは、配線１０の上面１０Ａと略面一になるように形成されている。また、樹脂層２４の下面２４Ｂは、放熱板３０の下面と略面一になるように形成されている。このような樹脂層２４によって、各単位リードフレーム４Ｃ内の複数の配線１０が上記レール部５，６（図１（ａ）参照）に支持されている。
（第４実施形態に係るリードフレームの製造方法）
図１３（ａ）に示す工程（第５工程）では、導電性基板５０の上面５０Ａ上に、所定の箇所に開口パターン５３Ｘを有するレジスト層５３を形成するとともに、導電性基板５０の下面５０Ｂ上に、所定の箇所に開口パターン５４Ｘ（第２開口パターン）を有するレジスト層５４（第２レジスト層）を形成する。これら開口パターン５３Ｘ，５４Ｘは、めっき層４０，４１の形成領域にそれぞれ対応する部分の導電性基板５０を露出するように形成される。レジスト層５３，５４の材料としては、耐めっき性がある材料を用いることができる。具体的には、レジスト層５３，５４の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えばノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。
次いで、図１３（ｂ）に示す工程（第６工程）では、上記レジスト層５３，５４をめっきマスクとして、導電性基板５０の上面５０Ａ及び下面５０Ｂに、その導電性基板５０をめっき給電層に利用する電解めっき法を施す。具体的には、レジスト層５３の開口パターン５３Ｘから露出された導電性基板５０の上面５０Ａに電解めっき法を施すことにより、その導電性基板５０の上面５０Ａにめっき層４０を形成する。また、レジスト層５４の開口パターン５４Ｘから露出された導電性基板５０の下面５０Ｂに電解めっき法を施すことにより、その導電性基板５０の下面５０Ｂにめっき層４１を形成する。なお、例えばめっき層４０，４１がＮｉ／Ａｕ層である場合には、電解めっき法により、レジスト層５３，５４の開口パターン５３Ｘ，５４Ｘから露出された導電性基板５０の上面５０Ａ及び下面５０ＢにＮｉ層とＡｕ層を順に積層する。その後、レジスト層５３，５４を例えばアルカリ性の剥離液により除去する。
次に、図１３（ｃ）に示す工程（第１工程）では、導電性基板５０の上面５０Ａにテープ５１を接着する。
続いて、上記めっき層４１をエッチングマスクとして、導電性基板５０を下面５０Ｂ側からエッチングして、図１３（ｄ）に示すように開口部１１を形成する（第２工程）。この開口部１１の形成により、各単位リードフレーム４Ｃに複数の配線１０が画定されるとともに、めっき層４０の下面の一部が開口部１１から露出される。なお、ウェットエッチング（等方性エッチング）により導電性基板５０をパターニングする場合には、そのウェットエッチングで使用されるエッチング液は、導電性基板５０の材質に応じて適宜選択することができる。例えば導電性基板５０として銅を用いる場合には、エッチング液として塩化第二鉄水溶液を使用することができ、導電性基板５０の下面５０Ｂ側からスプレーエッチングにて上記パターニングを実施することができる。このようにウェットエッチングにより導電性基板５０がパターニングされると、エッチングが導電性基板５０の面内方向に進行するサイドエッチ現象により配線１０の断面形状が台形に形成される。すなわち、ウェットエッチング（等方性エッチング）では、エッチングがマスク（めっき層４１）に対して垂直方向だけではなく水平方向にも進行するため、図１３（ｄ）に示すように、めっき層４１の周縁部直上の配線１０もエッチングされ、配線１０の側面がめっき層４１よりも後退するように一部除去される。換言すると、下層のめっき層４１の周縁部が上層の配線１０の下面１０Ｂから外側にはみ出した構造、いわゆるオーバーハング構造が形成される。
次に、図１４（ａ）に示す工程では、図１３（ｄ）に示した構造体の下方に、接着層３１及び放熱板３０を配置する。具体的には、めっき層４１の下面４１Ｂに接着層３１の上面が対向するように、且つ接着層３１の下面に放熱板３０の上面３０Ａが対向するように、上記構造体の下方に接着層３１及び放熱板３０を重ね合わせる。すなわち、めっき層４１と放熱板３０との間に接着層３１を介在させて、上記構造体、接着層３１及び放熱板３０を重ね合わせる。なお、このときの接着層３１は、Ｂ−ステージ（半硬化状態）のものが使用される。
次に、上述のように配置した構造体、接着層３１及び放熱板３０を加熱及び加圧することにより、図１４（ａ）に示すように、めっき層４１の下面４１Ｂに接着層３１の上面を当接し、接着層３１の下面に放熱板３０の上面３０Ａを当接すると共に、接着層３１を硬化する。この接着層３１の硬化により、放熱板３０が接着層３１を介してめっき層４１に接着される。これにより、図１４（ａ）に示した一体構造が得られる。
次に、図１４（ｂ）に示す工程（第３工程）では、一括モールディング方式により、隣り合う単位リードフレーム４Ｃの接着層３１間及び放熱板３０間の空間Ｓ１、開口部１１及びめっき層４１間の開口部４１Ｘに樹脂層２４を形成する。これにより、開口部１１とその開口部１１よりも開口幅の小さい開口部４１Ｘとを含む空間、すなわちめっき層４１の周縁部と配線１０の側面とによって形成される段差を有する空間に樹脂層２４が形成される。その後、図１４（ｃ）に示す工程（第４工程）では、図１４（ｂ）に示したテープ５１を剥離して除去する。
以上説明した製造工程により、配線１０、めっき層４０，４１、接着層３１、放熱板３０及び樹脂層２４を有する単位リードフレーム４Ｃがマトリクス状に複数個連設された構造、つまり図１２に示した構造のリードフレーム１Ｃが製造される。なお、このリードフレーム１Ｃは、各単位リードフレーム４Ｃ毎に１又は複数の半導体素子が搭載され、その半導体素子を封止する一括モールディングに供される。あるいは、ダイシングソーにより矢印の位置の樹脂層２４を切断し、図１４（ｄ）に示すように、個別の単位リードフレーム（リードフレーム）４Ｃに個片化し、その単位リードフレーム４Ｃに１又は複数の半導体素子を搭載するようにしてもよい。
（効果）
以上説明した実施形態によれば、第１実施形態の（１）〜（３）、第２実施形態の（４）、第３実施形態の（５）〜（７）の効果に加えて以下の効果を奏する。
（８）配線１０の下面１０Ｂを被覆し、その下面１０Ｂよりも一回り大きいめっき層４１を形成するようにした。また、開口部１１とその開口部１１よりも開口幅の小さい開口部４１Ｘとを含む空間、すなわちめっき層４１の周縁部と配線１０の側面とによって形成される段差を有する空間に樹脂層２４を形成するようにした。このような段差を有する空間に樹脂層２４が形成されると、樹脂層２４がめっき層４１の周縁部の上面に食い込むように形成されたことになる。このため、樹脂層２４と基板フレーム２との密着性が向上し、樹脂層２４が開口部１１から抜けることを抑制することができる。
（９）導電性基板５０にテープ５１を貼り付ける前に、導電性基板５０の下面５０Ｂにめっき層４１を形成し、そのめっき層４１をエッチングマスクにして、導電性基板５０をエッチングするようにした。これにより、導電性基板５０にテープ５１を貼り付けた後のフォトリソグラフィ法によるレジスト層の形成などを省略することができるため、テープ５１へのダメージを低減することができる。
（第４実施形態の変形例）
なお、上記第４実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記第４実施形態における放熱板３０及び接着層３１を省略するようにしてもよい。この場合のリードフレームの製造方法の一例を図１５に従って説明する。
まず、図１５（ａ）に示す工程では、先の図１３（ａ）〜図１３（ｄ）に示した工程と同様の製造工程により、図１３（ｄ）に示した構造体と同様の構造体を形成する。続いて、図１５（ｂ）に示す工程では、基板フレーム２（具体的には、配線１０）及びめっき層４１を封止するように、テープ５１の面５１Ｃ上に樹脂層２５を形成する。具体的には、一括モールディング方式により、樹脂封止領域３（図１（ａ）参照）毎にテープ５１上の配線１０及びめっき層４１を埋め込むように樹脂層２５を形成する。これにより、図１５（ｂ）に示すように、開口部１１，４１Ｘ内を充填するように樹脂層２５が形成されるとともに、めっき層４１の下面４１Ｂを覆うように樹脂層２５が形成される。このように、開口部１１とその開口部１１よりも開口幅の小さい開口部４１Ｘとを含む空間、すなわちめっき層４１の周縁部と配線１０の側面とによって形成される段差を有する空間に樹脂層２５が形成される。
その後、図１５（ｃ）に示す工程では、図１５（ｂ）に示したテープ５１を剥離して除去する。これにより、配線１０、めっき層４０，４１及び樹脂層２５を有する単位リードフレーム４Ｃがマトリクス状に複数個連設されたリードフレームを製造することができる。
なお、このようにして形成された単位リードフレーム４Ｃを個片化する際には、ダイシングソーにより矢印の位置の樹脂層２５が切断される。これにより、図１５（ｄ）に示すように、個別の単位リードフレーム（リードフレーム）４Ｃが得られる。
・先の図１５に示した変形例において、めっき層４１の下面４１Ｂが露出されるように樹脂層２５を形成するようにしてもよい。例えば図１５（ｂ）に示した構造体を形成した後に、めっき層４１の下面４１Ｂが露出されるまで樹脂層２５を薄化するようにしてもよい。
（第５実施形態）
以下、第５実施形態について、図１６〜図１８に従って説明する。この実施形態のリードフレーム１Ｄは、各単位リードフレーム４Ｄの配線１０内にめっき層４２が埋め込まれている点、及び配線１０の下面１０Ｂが凹凸形状に形成されている点が上記第２実施形態と異なっている。以下、第２実施形態との相違点を中心に説明する。
（第５実施形態に係るリードフレームの構造）
図１６（ｂ）に示すように、各単位リードフレーム４Ｄは、配線１０と、めっき層４２と、樹脂層２６と、接着層３１と、放熱板３０とを有している。
各配線１０の上面１０Ａには、所要の箇所（図１６（ｂ）では、１つ）に凹部１０Ｘが形成されている。この凹部１０Ｘは、配線１０の上面１０Ａから配線１０の厚さ方向の中途位置まで形成されている。すなわち、凹部１０Ｘは、その底面が配線１０の厚さ方向の中途に位置するように形成されている。図１６（ａ）に示すように、凹部１０Ｘの平面形状は、例えば長方形状に形成されている。この凹部１０Ｘは、配線１０の平面方向の中間位置に形成されている。このため、図１６（ｂ）に示すように、凹部１０Ｘの側壁は配線１０によって構成されている。
また、各配線１０の下面１０Ｂには、所要の箇所（図１６（ｂ）では、５つ）に微小径の凹部１０Ｙが形成されている。この凹部１０Ｙは、配線１０の下面１０Ｂから配線１０の厚さ方向の中途位置まで形成されている。すなわち、凹部１０Ｙは、その底面が配線１０の厚さ方向の中途に位置するように形成されている。この凹部１０Ｙは、例えば断面視略台形状に形成されている。このような微小径の凹部１０Ｙが多数形成されることで、配線１０の下面１０Ｂは凹凸面になっている。この凹凸面は、配線１０の下面１０Ｂが粗化されて形成される粗化面とは異なる。なお、凹部１０Ｙの平面形状は、図示は省略するが、例えば円形状に形成されている。例えば凹部１０Ｙの開口端の直径は、例えば１０μｍ程度とすることができる。また、凹部１０Ｙは、例えば平面視で千鳥状やマトリクス状に配置されている。
めっき層４２は、配線１０の凹部１０Ｘ内に形成されている。めっき層４２の上面４２Ａは、配線１０の上面１０Ａと略面一になるように形成されている。また、めっき層４２の側面は、凹部１０Ｘの側壁を構成する配線１０によって覆われている。このようにめっき層４２は、配線１０内に埋め込まれるように形成されている。図１６（ａ）に示すように、めっき層４２の平面形状は、凹部１０Ｘの平面形状と同様に略長方形状に形成されている。
上記めっき層４２の例としては、例えば凹部１０Ｘの底面からＮｉ層／Ａｕ層を順に積層した金属層を挙げることができる。また、めっき層４２の他の例としては、Ｎｉ層／Ｐｄ層／Ａｕ層を順に積層した金属層、Ｎｉ層／Ｐｄ層／Ａｇ層を順に積層した金属層、Ｎｉ層／Ｐｄ層／Ａｇ層／Ａｕ層を順に積層した金属層を挙げることができる。なお、めっき層４２が例えばＮｉ／Ａｕ層である場合には、Ｎｉ層の厚さを１〜１０μｍ程度とすることができ、Ａｕ層の厚さを０．１〜１μｍ程度とすることができる。
接着層３１は、単位リードフレーム４Ｄ内の複数の配線１０の下面１０Ｂに形成されている。具体的には、単位リードフレーム４Ｄ内の対向する配線１０の下面１０Ｂに掛け渡すように接着されている。この接着層３１は、配線１０の下面１０Ｂに形成された凹部１０Ｙを充填するように形成されている。これにより、配線１０に対して接着層３１が機械的に引っ掛かるため、接着層３１と配線１０との密着性が向上し、接着層３１及び放熱板３０が配線１０から脱離することを抑制することができる。
（第５実施形態に係るリードフレームの製造方法）
まず、図１７（ａ）に示すように、基板フレーム２の母材となる導電性基板５０を準備する。
次に、図１７（ｂ）に示す工程では、導電性基板５０の上面５０Ａ上に、所定の箇所に開口パターン５５Ｘを有するレジスト層５５を形成する。この開口パターン５５Ｘは、凹部１０Ｘの形成領域に対応する部分の導電性基板５０を露出するように形成される。レジスト層５５の材料としては、耐エッチング性及び耐めっき性がある材料を用いることができる。具体的には、レジスト層５５の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えばノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば感光性のドライフィルムレジストを用いる場合には、導電性基板５０の上面５０Ａにドライフィルムを熱圧着によりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングして上記レジスト層５５を形成する。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層５５を形成することができる。
続いて、レジスト層５５をエッチングマスクとして、開口パターン５５Ｘから露出している導電性基板５０の部分にハーフエッチングを施し、当該部分を所要の深さまで除去して薄くする。これにより、開口パターン５５Ｘから露出している導電性基板５０に凹部１０Ｘが形成される。この工程で使用されるエッチング液は、導電性基板５０の材料に応じて適宜選択することができる。導電性基板５０の材料として銅を用いる場合であって、凹部１０Ｘの深さが５μｍ未満である場合には、例えばエッチング液として過硫酸塩のエッチング液を好適に用いることができる。また、導電性基板５０の材料として銅を用いる場合であって、凹部１０Ｘの深さが５μ以上である場合には、例えばエッチング液として塩化第二鉄水溶液や塩化第二銅水溶液を好適に用いることができる。なお、このようなエッチング加工（ハーフエッチング）により凹部１０Ｘを形成することも可能であるが、例えばプレス加工により凹部１０Ｘを形成することもできる。
次に、図１７（ｃ）に示す工程では、上記レジスト層５５をめっきマスクとして、導電性基板５０の上面５０Ａに、その導電性基板５０をめっき給電層に利用する電解めっき法を施す。具体的には、レジスト層５５の開口パターン５５Ｘから露出された導電性基板５０、つまり凹部１０Ｘに電解めっき法を施すことにより、その凹部１０Ｘ内にめっき層４２を形成する。例えばめっき層４２がＮｉ／Ａｕ層である場合には、電解めっき法により、レジスト層５５の開口パターン５５Ｘから露出された凹部１０Ｘの底面上にＮｉ層とＡｕ層を順に積層する。本例では、最上層に形成される金属層（例えば、Ａｕ層）の上面４２Ａが導電性基板５０の上面５０Ａと略面一になるように形成される。なお、凹部１０Ｘ内に形成されためっき層４２は、その上面４２Ａが導電性基板５０の上面５０Ａよりも凹んだ位置に形成されていてもよい。また、凹部１０Ｘ内に形成されためっき層４２は、その上面４２Ａが導電性基板５０の上面５０Ａよりも上方に突出して形成されていてもよい。但し、めっき層４２の上面４２Ａを導電性基板５０の上面５０Ａよりも上方に突出させる場合には、そのめっき層４２の突出量が後工程で使用されるテープ５１の粘着剤５１Ｂの厚さよりも小さい突出量であることが望ましい。
その後、レジスト層５５を例えばアルカリ性の剥離液により除去する。
続いて、図１７（ｄ）に示す工程（第１工程）では、導電性基板５０の上面５０Ａにテープ５１を接着する。具体的には、片面に粘着剤５１Ｂが塗布されたフィルム状のテープ基材５１Ａの粘着剤５１Ｂが塗布されている側の面５１Ｃを導電性基板５０の上面５０Ａに貼り付ける。このとき、導電性基板５０の上面５０Ａとめっき層４２の上面４２Ａとが略面一に形成されているため、テープ５１の粘着剤５１Ｂを薄く形成することができる。例えば、粘着剤５１Ｂの厚さは、例えば１〜５μｍ程度とすることができる。すなわち、粘着剤５１Ｂが接する面（導電性基板５０の上面５０Ａ及びめっき層４２の上面４２Ａ）が凹凸の小さい平坦面であるため、粘着剤５１Ｂを薄く形成した場合であっても、上記凹凸に起因してテープ５１と導電性基板５０との間の接着力及び密着力が低下するといった問題の発生を抑制することができる。
次いで、図１７（ｅ）に示す工程では、導電性基板５０の下面５０Ｂに、所定の箇所に開口部５６Ｘ，５６Ｙを有するレジスト層５６を形成する。この開口部５６Ｘは、開口部１１の形成領域に対応する部分の導電性基板５０の下面５０Ｂを露出するように形成される。また、開口部５６Ｙは、凹部１０Ｙの形成領域に対応する部分の導電性基板５０の下面５０Ｂを露出するように形成される。このとき、開口部５６Ｙの開口径を微小径（例えば、１０μｍ程度）とする。レジスト層５６の材料としては、耐エッチング性がある材料を用いることができる。具体的には、レジスト層５６の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えばノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば感光性のドライフィルムレジストを用いる場合には、導電性基板５０の下面５０Ｂにドライフィルムを熱圧着によりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングして上記レジスト層５６を形成する。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層５６を形成することができる。
次に、レジスト層５６をエッチングマスクとして、導電性基板５０の下面５０Ｂ側からエッチングして、図１７（ｅ）に示すような基板フレーム２を形成する（第２工程）。具体的には、レジスト層５６の開口部５６Ｘ，５６Ｙから露出された導電性基板５０を下面５０Ｂ側からエッチングし、導電性基板５０に開口部１１を形成して基板フレーム２を形成する。この開口部１１の形成により、各単位リードフレーム４Ｄに複数の配線１０が画定される。さらに、上記エッチングにより、レジスト層５６の開口部５６Ｙから露出された配線１０の下面１０Ｂに凹部１０Ｙが形成される。詳述すると、レジスト層５６の開口部５６Ｙの開口径を微小径（例えば、１０μｍ程度）とすると、エッチングレートが低下する。このため、このような微小径の開口部５６Ｙから露出する配線１０に対してエッチングを施すことにより、配線１０の厚さ方向を貫通しない凹部１０Ｙを配線１０に形成することができる。すなわち、開口部１１に対応する開口部５６Ｘと微小径の開口部５６Ｙとを有するレジスト層５６を形成することで、配線１０の厚さ方向を貫通する開口部１１と配線１０の厚さ方向を貫通しない凹部１０Ｙとを同時に形成することができる。このように、微小径の凹部１０Ｙは、粗化処理とは異なる方法によって形成される。なお、ウェットエッチングにより開口部１１及び凹部１０Ｙを形成する場合には、そのウェットエッチングで使用されるエッチング液は、導電性基板５０の材質に応じて適宜選択することができる。例えば導電性基板５０として銅を用いる場合には、エッチング液として塩化第二鉄水溶液を使用することができ、導電性基板５０の下面５０Ｂ側からスプレーエッチングにて上記開口部１１及び凹部１０Ｙの形成を行うことができる。このようにウェットエッチングにより導電性基板５０がパターニングされると、エッチングが導電性基板５０の面内方向に進行するサイドエッチ現象により開口部１１及び凹部１０Ｙの断面形状が台形に形成される。なお、本工程では、テープ５１がエッチングストッパ層として機能する。
その後、レジスト層５６を例えばアルカリ性の剥離液により除去する。
次に、図１８（ａ）に示す工程では、図１７（ｅ）に示した構造体からレジスト層５６を除去した構造体の下方に、接着層３１及び放熱板３０を配置する。具体的には、配線１０の下面１０Ｂに接着層３１の上面が対向するように、且つ接着層３１の下面に放熱板３０の上面が対向するように、上記構造体の下方に接着層３１及び放熱板３０を重ね合わせる。すなわち、配線１０と放熱板３０との間に接着層３１を介在させて、上記構造体、接着層３１及び放熱板３０を重ね合わせる。なお、このときの接着層３１は、Ｂ−ステージのものが使用される。
次に、上述のように配置した構造体、接着層３１及び放熱板３０を加熱及び加圧する。これにより、接着層３１が凹部１０Ｙ内に圧入され、凹部１０Ｙ内に接着層３１が充填される。また、配線１０の下面１０Ｂに接着層３１の上面が当接され、接着層３１の下面に放熱板３０の上面が当接される。そして、接着層３１が硬化することにより、放熱板３０が接着層３１を介して配線１０に接着される。これにより、図１８（ａ）に示した一体構造が得られる。
続いて、図１８（ｂ）に示す工程（第３工程）では、一括モールディング方式により、隣り合う単位リードフレーム４Ｄの接着層３１間及び放熱板３０間の空間Ｓ１及び開口部１１に樹脂層２６を形成する。その後、図１８（ｃ）に示す工程（第４工程）では、図１８（ｂ）に示したテープ５１を剥離して除去する。
以上説明した製造工程により、凹部１０Ｘ，１０Ｙが形成された配線１０、凹部１０Ｘ内に形成されためっき層４２、接着層３１、放熱板３０及び樹脂層２１を有する単位リードフレーム４Ｄがマトリクス状に複数個連設された構造、つまり図１６に示した構造のリードフレーム１Ｄが製造される。なお、このリードフレーム１Ｄは、各単位リードフレーム４Ｄ毎に１又は複数の半導体素子が搭載され、その半導体素子を封止する一括モールディングに供される。あるいは、ダイシングソーにより矢印の位置の樹脂層２６を切断し、図１８（ｄ）に示すように、個別の単位リードフレーム（リードフレーム）４Ｄに個片化し、その単位リードフレーム４Ｄに１又は複数の半導体素子を搭載するようにしてもよい。
（効果）
以上説明した実施形態によれば、第１実施形態の（１）〜（３）、第２実施形態の（４）及び第３実施形態の（５）の効果に加えて以下の効果を奏する。
（１０）配線１０の上面１０Ａに形成された凹部１０Ｘ内にめっき層４２を形成するようにした。これにより、配線１０の上面１０Ａとめっき層４２の上面４２Ａとを凹凸の小さい平坦面に形成することができる。このため、それら配線１０の上面１０Ａ及びめっき層４２の上面４２Ａに接着する粘着剤５１Ｂを薄く形成した場合であっても、上記凹凸に起因してテープ５１と導電性基板５０との間の接着力及び密着力が低下するといった問題の発生を抑制することができる。したがって、粘着剤５１Ｂを薄く形成することができ、製造コストを低減することができる。
（１１）配線１０の下面１０Ｂに多数の微小径の凹部１０Ｙを形成することで、配線１０の下面１０Ｂを凹凸面にし、その凹部１０Ｙを充填するように配線１０の下面１０Ｂに接着層３１を接着するようにした。これにより、配線１０に対して接着層３１が機械的に引っ掛かるため、接着層３１と配線１０との密着性が向上し、接着層３１及び放熱板３０が配線１０から脱離することを抑制することができる。
（１２）導電性基板５０をパターニングして基板フレーム２を形成する際に、開口部１１に対応する開口部５６Ｘと微小径の開口部５６Ｙとを有するレジスト層５６を導電性基板５０の下面５０Ｂに形成した。そして、そのレジスト層５６をエッチングマスクとして、導電性基板５０の下面５０Ｂ側からエッチングするようにした。これにより、微小径の開口部５６Ｙに対応する部分ではエッチングレートが低下するため、配線１０の厚さ方向を貫通する開口部１１と配線１０の厚さ方向を貫通しない凹部１０Ｙとを同時に形成することができる。
（第５実施形態の変形例）
なお、上記第５実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記第５実施形態における接着層３１を省略するようにしてもよい。この場合のリードフレームの製造方法の一例を図１９に従って説明する。
まず、図１９（ａ）に示す工程では、先の図１７（ａ）から図１７（ｅ）に示した工程と同様の製造工程により、図１７（ｅ）に示した構造体と同様の構造体を形成し、レジスト層５６を除去する。続いて、図１９（ｂ）に示す工程では、テープ５１の面５１Ｃに、配線１０を覆う樹脂層２７と放熱板３３とをこの順番で積層する。この樹脂層２７の形成、及び樹脂層２７と放熱板３３との積層は、例えば樹脂モールド成形法により形成することができる。例えば樹脂層２７の材料として熱硬化性を有したモールド樹脂を用いる場合には、図１９（ａ）に示した構造体と放熱板３３を所定距離だけ離間した状態で金型内に収容し、ゲート部（図示略）から対応する樹脂封止領域３（図１（ａ）参照）に上記モールド樹脂を充填しながら加熱及び加圧処理を行う。これにより、図１９（ｂ）に示すように、開口部１１及び凹部１０Ｙを充填するように、配線１０と放熱板３３との間に樹脂層２７が形成され、テープ５１の面５１Ｃに樹脂層２７と放熱板３３とが積層される。このとき、テープ５１の面５１Ｃと接する配線１０の上面１０Ａ及び樹脂層２７の上面２７Ａは、テープ５１の面５１Ｃ（平坦面）に沿った形状に形成される。このため、配線１０の上面１０Ａ及び樹脂層２７の上面２７Ａは平坦に形成され、それら上面１０Ａと上面２７Ａとが面一になるように形成される。なお、上記モールド樹脂を充填する方法としては、例えばトランスファーモールドやインジェクションモールド等の方法を用いることができる。
また、樹脂層２７と放熱板３３との積層は、例えば以下の方法により形成することもできる。まず、放熱板３３にシート状の樹脂層２７が接着された構造体を用意し、その構造体を樹脂層２７が配線１０と対向するように、図１９（ａ）に示した構造体のテープ５１の面５１Ｃ側に配置する。このとき、樹脂層２７は、Ｂ−ステージ状態のものが使用される。次に、上述した２つの構造体を両面側から真空雰囲気で１９０〜２５０℃程度の温度で加熱及び加圧する。これにより、樹脂層２７が開口部１１及び凹部１０Ｙ内に充填され、樹脂層２７によって配線１０が覆われる。また、樹脂層２７が硬化し、その硬化に伴って樹脂層２７が配線１０に接着される。
このように、樹脂層２７が配線１０の凹部１０Ｙに充填されて形成される。これにより、配線１０に対して樹脂層２７が機械的に引っ掛かるため、樹脂層２７と配線１０との密着性が向上し、樹脂層２７及び放熱板３３が配線１０から脱離することを抑制することができる。なお、上記樹脂層２７及び放熱板３３の平面形状及び大きさは、例えば上記樹脂封止領域３（図１（ａ）参照）の平面形状及び大きさと略同じになるように形成されている。
その後、図１９（ｃ）に示す工程では、図１９（ｂ）に示したテープ５１を剥離して除去する。これにより、凹部１０Ｘ，１０Ｙの形成された配線１０、凹部１０Ｘ内に形成されためっき層４２、樹脂層２７及び放熱板３３を有する単位リードフレーム４Ｄがマトリクス状に複数個連設されたリードフレームを製造することができる。
なお、このようにして形成された単位リードフレーム４Ｄを個片化する際には、ダイシングソーにより矢印の位置の樹脂層２７及び放熱板３３が切断される。これにより、図１９（ｄ）に示すように、個別の単位リードフレーム（リードフレーム）４Ｄが得られる。
・上記変形例における樹脂層２７と放熱板３３との間に、樹脂層２７と粘性の異なる樹脂層３４を形成するようにしてもよい。この場合のリードフレームの製造方法の一例を図２０に従って説明する。
まず、図２０（ａ）に示す工程では、図１７（ｅ）に示した構造体と同様の構造体を形成し、レジスト層５６を除去する。続いて、テープ５１の面５１Ｃに、配線１０を覆うように粘度の低い樹脂層２７を形成する。例えばＢ−ステージ状態のシート状の樹脂層２７をテープ５１の面５１Ｃに熱圧着によりラミネートする。これにより、樹脂層２７中に配線１０が圧入され、樹脂層２７が開口部１１及び凹部１０Ｙ内に充填される。このとき、樹脂層２７は粘度が低いため、その樹脂層２７を開口部１１及び凹部１０Ｙ内に確実に充填することができる。したがって、配線１０に対して樹脂層２７が機械的に引っ掛かるため、樹脂層２７と配線１０との密着性が向上し、樹脂層２７が配線１０から脱離することを抑制することができる。なお、この樹脂層２７の粘度としては、例えば５００Ｐａ・Ｓ程度とすることができる。
その後、樹脂層２７を１５０℃程度の温度雰囲気でキュア（熱硬化処理）を行うことにより硬化させる。
次に、図２０（ｂ）に示す工程では、樹脂層２７の下面２７Ｂに、樹脂層３４と放熱板３３とをこの順番で積層する。例えば、放熱板３３に樹脂層３４が接着された構造体を用意し、その構造体を樹脂層３４が樹脂層２７と対向するように、図２０（ａ）に示した構造体の下面側に配置する。このとき、樹脂層３４は、Ｂ−ステージ状態のものが使用される。次に、上述した２つの構造体を両面側から真空雰囲気で１００〜２００℃程度の温度で加熱及び加圧する。これにより、図２０（ｂ）に示すように、樹脂層２７の下面２７Ｂに樹脂層３４の上面が当接され、樹脂層３４の下面に放熱板３３の上面が当接される。さらに、樹脂層３４が硬化し、その硬化により樹脂層３４が樹脂層２７に接着される。このとき、樹脂層３４は樹脂層２７に比べて粘度が高いため、上記加圧処理を行った場合にも所望の厚さを確保することができる。したがって、放熱板３３と配線１０との間に粘度の低い樹脂層２７のみが介在される場合と比べて、放熱板３３と配線１０との絶縁性を向上させることができる。なお、樹脂層３４の粘度としては、例えば２０００Ｐａ・Ｓ程度とすることができる。また、樹脂層３４及び放熱板３３の平面形状及び大きさは、例えば上記樹脂封止領域３（図１（ａ）参照）の平面形状及び大きさと略同じになるように形成されている。
その後、図２０（ｃ）に示す工程では、図２０（ｂ）に示したテープ５１を剥離して除去する。これにより、凹部１０Ｘ，１０Ｙの形成された配線１０、凹部１０Ｘ内に形成されためっき層４２、樹脂層２７、樹脂層３４及び放熱板３３を有する単位リードフレーム４Ｄがマトリクス状に複数個連設されたリードフレームを製造することができる。
このような図２０（ｃ）に示した構造体は、例えば以下の方法により形成することもできる。すなわち、放熱板３３上に、高粘度の樹脂層３４と、低粘度の樹脂層２７と、テープ５１が接着された基板フレーム２とをこの順番で積層し、テープ５１を基板フレーム２から剥離した後に、樹脂層２７，３４を硬化することにより、図２０（ｃ）に示した構造体を得ることができる。
なお、このようにして形成された単位リードフレーム４Ｄを個片化する際には、ダイシングソーにより矢印の位置の樹脂層２７、樹脂層３４及び放熱板３３が切断される。これにより、図２０（ｄ）に示すように、個別の単位リードフレーム（リードフレーム）４Ｄが得られる。
（他の実施形態）
なお、上記各実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記各実施形態の単位リードフレーム４，４Ａ〜４Ｄでは、２つの配線１０を形成するようにした。これに限らず、例えば単位リードフレームに３つ以上の配線１０を形成するようにしてもよい。このような単位リードフレームを有するリードフレームの一例を図２１に従って説明する。
図２１（ｂ）に示すように、各単位リードフレーム４Ｅは、３つの配線１０と、配線１０の上面１０Ａに形成されためっき層４０，４３と、配線１０の下面１０Ｂに形成されためっき層４１と、接着層３１と、放熱板３０と、樹脂層２８とを有している。
図２１（ａ）及び図２１（ｂ）に示すように、めっき層４３は、単位リードフレーム４Ｅ内において真ん中に形成された配線１０の上面１０Ａ全面を覆うように形成されている。また、めっき層４３は、各単位リードフレーム４Ｅ内において対向する配線１０間に形成された樹脂層２８の上面２８Ａの一部を覆うように形成されている。このため、各単位リードフレーム４Ｅ内において対向するめっき層４３間には、配線１０を画定する開口部１１よりも開口幅の狭い開口部４３Ｘが形成されている。なお、図２１（ａ）に示すように、めっき層４３は、平面視略長方形状に形成されている。上記めっき層４３としては、めっき層４０と同様の金属層を用いることができる。このようなめっき層４３は、半導体素子と電気的に接続されるリードとして使用してもよいし、半導体素子が搭載されるダイパッドとして使用してもよい。なお、図２１の例では、配線１０の上面１０Ａ全面を覆うようにめっき層４３を形成するようにしたが、配線１０の上面１０Ａの一部を覆うようにめっき層４３を形成するようにしてもよい。
接着層３１は、単位リードフレーム４Ｅ内の３つのめっき層４１の下面４１Ｂを覆うように形成されている。具体的には、単位リードフレーム４Ｄ内の３つのめっき層４１の下面４１Ｂに掛け渡すように接着されている。この接着層３１は、めっき層４１と放熱板３０とを接着する機能と、めっき層４１と放熱板３０とを絶縁する機能とを有する。
樹脂層２８は、開口部１１，４１Ｘ及び空間Ｓ１を充填するように形成されている。樹脂層２８の上面２８Ａは、配線１０の上面１０Ａと略面一になるように形成されている。また、樹脂層２８の下面２８Ｂは、放熱板３０の下面３０Ｂと略面一になるように形成されている。このような樹脂層２８によって、各単位リードフレーム４Ｅ内の配線１０が上記レール部５，６（図１（ａ）参照）に支持されている。
なお、図２１では、第４実施形態の単位リードフレーム４Ｃの変形例を示したが、第１〜第３実施形態及び第５実施形態の単位リードフレーム４，４Ａ，４Ｂ，４Ｄについても同様に変形することができる。
・上記第３及び第４実施形態のリードフレーム１Ｂ，１Ｃの単位リードフレーム４Ｂ，４Ｃ、つまりめっき層４０を有する単位リードフレーム４Ｂ，４Ｃにおける配線１０を省略するようにしてもよい。この場合のリードフレームの製造方法の一例を図２２に従って説明する。
まず、図２２（ａ）に示す工程では、先の図９（ａ）〜図９（ｄ）に示した工程と同様の製造工程により、図９（ｄ）に示した構造体と同様の構造体を形成する。
次に、図２２（ｂ）に示す工程では、図２２（ａ）に示した導電性基板５０を除去する。例えば導電性基板５０として銅板を用いる場合には、塩化第二鉄水溶液、塩化第二銅水溶液、過硫酸アンモニウム水溶液等を用いたウェットエッチングにより、導電性基板５０の除去を行うことができる。この際、図２２（ａ）に示した構造体の上面側にはテープ基材５１Ａが露出され、下面側にはテープ５１の粘着剤５１Ｂ及びめっき層４０（例えば、Ｎｉ層）が露出されているため、銅板である導電性基板５０のみを選択的にエッチングすることができる。
続いて、図２２（ｃ）に示す工程では、めっき層４０を封止するように、テープ５１の面５１Ｃ上に樹脂層２９を形成する。これにより、めっき層４０の下面４０Ｂを覆うように樹脂層２９が形成される。
その後、図２２（ｄ）に示す工程では、図２２（ｃ）に示したテープ５１を剥離して除去する。これにより、めっき層４０及び樹脂層２９を有する単位リードフレーム４Ｆがマトリクス状に複数個連設されたリードフレームを製造することができる。
なお、このようにして形成された単位リードフレーム４Ｆを個片化する際には、ダイシングソーにより矢印の位置の樹脂層２９が切断される。これにより、図２２（ｅ）に示すように、個別の単位リードフレーム４Ｅが得られる。
・上記第１〜第４実施形態及びそれら各変形例における配線１０の下面１０Ｂを粗化するようにしてもよい。すなわち、配線１０の下面１０Ｂを粗化面としてもよい。また、配線１０の側面１０Ｃを粗化するようにしてもよい。これにより、配線１０と樹脂層２０〜２６，２８との密着性を向上させることができる。
・上記各実施形態及び上記各変形例における配線１０の上面１０Ａを粗化するようにしてもよい。
・上記第４実施形態及びその変形例におけるめっき層４１の下面４１Ｂを粗化するようにしてもよい。これにより、めっき層４１と樹脂層２４，２５との密着性を向上させることができる。
・上記第２〜第５実施形態及びそれら各変形例における単位リードフレーム４Ａ〜４Ｅでは、樹脂層２１，２４，２６，２８の下面２１Ｂ，２４Ｂ，２６Ｂ，２８Ｂが放熱板３０の下面３０Ｂと面一になるように形成した。これに限らず、例えば放熱板３０の下面３０Ｂを覆うように樹脂層２１，２４，２６，２８を形成するようにしてもよい。
・上記各実施形態及び上記各変形例における樹脂層２０〜２９を、樹脂モールド成形法を用いて形成するようにした。これに限らず、例えばポッティング法により樹脂層２０〜２９を形成するようにしてもよい。
・上記各実施形態及び上記各変形例の単位リードフレーム４，４Ａ〜４Ｅの形状に特に制限はない。すなわち、複数の配線１０と、その複数の配線１０を画定する開口部１１を充填し、配線１０を支持する樹脂層とを有するリードフレームであれば、その形状は特に制限されない。
・上記各実施形態及び上記各変形例では、単位リードフレーム４，４Ａ〜４Ｆがマトリクス状に複数個連設されたリードフレームに具体化したが、例えば単位リードフレーム４，４Ａ〜４Ｆが帯状に複数個連設されたリードフレームに具体化してもよい。すなわち、単位リードフレームが複数個連設されたリードフレームであれば、その単位リードフレームの配列は特に限定されない。
・上記各実施形態及び上記各変形例におけるリードフレーム１，１Ａ〜１Ｄは、例えば発光装置に用いることができる。これに限らず、例えばＱＦＮ、ＢＧＡ（Ball Grid Array）、ＬＧＡ（Land Grid Array）、ＣＳＰ（Chip Size Package）やＳＯＮ（Small Out line Non-Lead Package）等のようなパッケージの一面に外部接続用の端子を複数露出させたタイプの表面実装型パッケージに用いられるリードフレームに具体化してもよい。
（半導体素子の搭載例）
図２３〜図２６は、上記各実施形態及び上記各変形例の単位リードフレームに半導体素子６０，６６を搭載してなる半導体装置の断面構造を示している。
（半導体素子の搭載例１）
図２３（ａ）に示す半導体装置７Ａは、図３（ｄ）に示した単位リードフレーム４を有している。この単位リードフレーム４の配線１０間に形成された樹脂層２０の上面２０Ａには、半導体素子６０が搭載されている。この半導体素子６０の電極（図示略）は、ボンディングワイヤ６１を介して配線１０と電気的に接続されている。これら半導体素子６０及びボンディングワイヤ６１は、封止樹脂６２によって封止されている。また、封止樹脂６２から露出された配線１０は、外部接続用ワイヤＷ１を介して実装基板（図示略）と電気的に接続されている。なお、封止樹脂６２は、外部接続用ワイヤＷ１が接続される箇所に開口部が形成されるようにしてもよい。この場合には、封止樹脂６２の開口部から露出される配線１０が外部接続用ワイヤＷ１を介して実装基板に電気的に接続される。
上記半導体素子６０としては、例えば発光ダイオード等の発光素子、ＩＣチップやＬＳＩチップなどを用いることができる。また、ボンディングワイヤ６１としては、例えば金やアルミニウムなどの細線を用いることができる。封止樹脂６２の材料としては、例えばエポキシ系樹脂、ポリイミド系樹脂やシリコーン系樹脂などの絶縁性樹脂を用いることができる。
次に、半導体装置７Ａの製造方法の一例を簡単に説明する。
まず、先の図２（ａ）〜図３（ｃ）で説明した製造方法によりリードフレーム１を製造し、各単位リードフレーム４の配線１０間に形成された樹脂層２０上に１又は複数の半導体素子６０を搭載する。その後、各半導体素子６０の電極と配線１０とをボンディングワイヤ６１により電気的に接続する。これにより、半導体素子６０が単位リードフレーム４に実装されたことになる。続いて、一括モールディング方式により、単位リードフレーム４毎に、半導体素子６０及びボンディングワイヤ６１を封止樹脂６２で封止する。次いで、ダイシングソーにより、所定の位置（例えば、図３（ｃ）に示した矢印参照）の樹脂層２０を切断し、個別の半導体装置７Ａに個片化する。これにより、図２３（ａ）に示した個別の半導体装置７Ａが製造される。なお、その後、実装基板に半導体装置７Ａを搭載し、外部接続用ワイヤＷ１を介して配線１０と実装基板とを電気的に接続する。
（半導体素子の搭載例２）
図２３（ｂ）に示す半導体装置７Ｂは、図３（ｄ）に示した単位リードフレーム４と、ソルダレジスト層６３と、半導体素子６０と、ボンディングワイヤ６１と、封止樹脂６２とを有している。
ソルダレジスト層６３は、配線１０の上面１０Ａの一部及び樹脂層２０の上面２０Ａの一部を被覆するように形成されている。具体的には、ソルダレジスト層６３は、半導体素子６０が実装される実装領域となる配線１０及び樹脂層２０を露出させるための開口部６３Ｘと、実装基板（図示略）と電気的に接続される電極端子として配線１０の一部を露出させるための開口部６３Ｙとが形成されている。ソルダレジスト層６３の材料としては、例えばエポキシ系樹脂などの絶縁性樹脂を用いることができる。また、半導体素子６０として発光素子を用いた場合には、ソルダレジスト層６３は、高い反射率を有する反射膜であることが好ましい。具体的には、この場合のソルダレジスト層６３は、波長が４５０〜７００ｎｍの間で５０％以上（好適には８０％以上）の反射率を有する。このようなソルダレジスト層６３は、白色レジスト層とも呼ばれる。この場合のソルダレジスト層６３の材料としては、例えば白色の絶縁性樹脂を用いることができる。白色の絶縁性樹脂としては、例えばエポキシ系樹脂やオルガノポリシロキサン系樹脂に白色の酸化チタン（ＴｉＯ２）や硫酸バリウム（ＢａＳＯ４）からなるフィラーや顔料を含有した樹脂材を用いることができる。また、ソルダレジスト層６３の材料としては、黒色の絶縁性樹脂を用いることもできる。黒色の絶縁性樹脂としては、例えば遮光性の黒色樹脂に感光材を混入させた遮光性の黒色レジストを用いることができる。なお、黒色顔料としては、例えば数種類の顔料を混合したもの、カーボンブラックやチタンブラックなどを用いることができる。
配線１０間に形成された樹脂層２０の上面２０Ａに搭載された半導体素子６０の電極（図示略）は、ソルダレジスト層６３の開口部６３Ｘから露出された配線１０とボンディングワイヤ６１を介して電気的に接続されている。これら半導体素子６０及びボンディングワイヤ６１を封止するように、ソルダレジスト層６３の開口部６３Ｘから露出された配線１０上及び樹脂層２０上に封止樹脂６２が形成されている。また、ソルダレジスト層６３の開口部６３Ｙから露出された配線１０は、外部接続用ワイヤＷ１を介して実装基板（図示略）と電気的に接続されている。
（半導体素子の搭載例３）
図２３（ｃ）に示す半導体装置７Ｃは、図５（ｄ）に示した単位リードフレーム４Ａにダイパッド１２を追加した単位リードフレーム４Ｇを有している。この単位リードフレーム４Ｇでは、接着層３１が２つの配線１０及びダイパッド１２に掛け渡すように接着されている。この接着層３１は、配線１０及びダイパッド１２と放熱板３０とを接着する機能と、配線１０及びダイパッド１２と放熱板３０とを絶縁する機能とを有する。また、単位リードフレーム４Ｇのダイパッド１２上には、半導体素子６０が搭載されている。そして、半導体素子６０の電極（図示略）は、ボンディングワイヤ６１を介して配線１０と電気的に接続されている。なお、上記ダイパッド１２は、エッチング加工により導電性基板５０から基板フレーム２を形成する際に、配線１０と同時に形成される。
上記単位リードフレーム４Ｇにおいて、接着層３１を配線１０及びダイパッド１２のうちダイパッド１２の下面のみに形成し、その接着層３１を介して放熱板３０とダイパッド１２とを接着するようにしてもよい。すなわち、配線１０と放熱板３０との熱的な接続を省略してもよい。この場合には、ダイパッド１２と放熱板３０とを電気的に絶縁する必要がない。このため、接着層３１の材料としては、例えば銀ペーストなどの導電性を有する接着剤を用いることもできる。
（半導体素子の搭載例４）
図２３（ｄ）に示す半導体装置７Ｄは、図２１（ｂ）に示した単位リードフレーム４Ｅを有している。この単位リードフレーム４Ｅの真ん中に形成された配線１０、具体的には配線１０のめっき層４３上には、半導体素子６０が搭載されている。そして、半導体素子６０の電極（図示略）は、当該半導体素子６０の搭載された配線１０の両側に形成された配線１０とボンディングワイヤ６１を介して電気的に接続されている。このように、この場合には、上面にめっき層４３が形成された配線１０はダイパッドとして機能する。
（半導体素子の搭載例５）
図２４（ａ）に示す半導体装置７Ｅは、図１８（ｄ）に示した単位リードフレーム４Ｄと、ソルダレジスト層６３と、半導体素子６０と、ボンディングワイヤ６１と、封止樹脂６２とを有している。
ソルダレジスト層６３は、配線１０の上面１０Ａの一部、めっき層４２の上面の一部及び樹脂層２６の上面２６Ａの一部を被覆するように形成されている。具体的には、ソルダレジスト層６３には、半導体素子６０が実装される実装領域となる配線１０、めっき層４２及び樹脂層２６を露出させるための開口部６３Ｘと、実装基板（図示略）と電気的に接続される電極端子として配線１０の一部を露出させるための開口部６３Ｙとが形成されている。
配線１０間に形成された樹脂層２６の上面２６Ａに搭載された半導体素子６０の電極（図示略）は、配線１０に埋め込まれためっき層４２とボンディングワイヤ６１を介して電気的に接続されている。これら半導体素子６０及びボンディングワイヤ６１を封止するように、ソルダレジスト層６３の開口部６３Ｘから露出された配線１０上、めっき層４２上及び樹脂層２６上に封止樹脂６２が形成されている。また、ソルダレジスト層６３の開口部６３Ｙから露出された配線１０は、外部接続用ワイヤＷ１を介して実装基板（図示略）と電気的に接続されている。
（半導体素子の搭載例６）
図２４（ｂ）に示す半導体装置７Ｆは、図１８（ｄ）に示した単位リードフレーム４Ｄと、ソルダレジスト層６３と、反射層６４と、半導体素子６０と、ボンディングワイヤ６１と、封止樹脂６２とを有している。すなわち、半導体装置７Ｆは、反射層６４を有する点が上記半導体装置７Ｅと異なる。
反射層６４は、配線１０間に形成された樹脂層２６の上面２６Ａを覆うように形成されている。この反射層６４は、高い反射率を有する。具体的には、反射層６４は、波長が４５０〜７００ｎｍの間で５０％以上（好適には８０％以上）の反射率を有する。このような反射層６４は、白色レジスト層とも呼ばれる。このような反射層６４の材料としては、例えば白色の絶縁性樹脂を用いることができる。白色の絶縁性樹脂としては、例えばエポキシ系樹脂やオルガノポリシロキサン系樹脂に白色の酸化チタン（ＴｉＯ２）や硫酸バリウム（ＢａＳＯ４）からなるフィラーや顔料を含有した樹脂材を用いることができる。なお、本例のソルダレジスト層６３としては、反射層６４と同様の白色レジスト層が用いられる。この場合には、反射層６４及びソルダレジスト層６３を同時に形成することができる。
反射層６４上には半導体素子６０が搭載されている。この半導体素子６０の電極（図示略）は、配線１０に埋め込まれためっき層４２とボンディングワイヤ６１を介して電気的に接続されている。このように、半導体素子６０の下面に反射層６４が形成されると、例えば半導体素子６０として発光素子が用いられた場合に、その発光素子の発光効率を向上させることができる。
（半導体素子の搭載例７）
図２４（ｃ）に示す半導体装置７Ｇは、図１８（ｄ）に示した単位リードフレーム４Ｄと、ソルダレジスト層６３と、反射層６５と、半導体素子６０と、ボンディングワイヤ６１と、封止樹脂６２とを有している。すなわち、半導体装置７Ｇは、反射層６５を有する点が上記半導体装置７Ｅと異なる。
反射層６５は、配線１０間に形成された樹脂層２６上に搭載された半導体素子６０を囲むように形成されている。すなわち、反射層６５には、半導体素子６０が実装される実装領域となる樹脂層２６の上面２６Ａを露出させる開口部６５Ｘが形成されている。この反射層６５は、高い反射率を有する。この反射層６５の材料としては、上記反射層６４と同様の材料を用いることができる。なお、本例のソルダレジスト層６３としては、反射層６５と同様の白色レジスト層が用いられる。この場合には、反射層６５及びソルダレジスト層６３を同時に形成することができる。
このように、半導体素子６０を囲むように反射層６５が形成されると、例えば半導体素子６０として発光素子が用いられた場合に、その発光素子の発光効率を向上させることができる。
（半導体素子の搭載例８）
図２５（ａ）に示す半導体装置７Ｈは、図１８（ｄ）に示した単位リードフレーム４Ｄにダイパッド１３を追加した単位リードフレーム４Ｈと、ソルダレジスト層６３と、複数の半導体素子６０と、封止樹脂６２とを有している。この単位リードフレーム４Ｈでは、接着層３１が２つの配線１０及びダイパッド１３に掛け渡すように接着されている。この接着層３１は、配線１０及びダイパッド１３と放熱板３０とを接着する機能と、配線１０及びダイパッド１３と放熱板３０とを絶縁する機能とを有する。
ダイパッド１３の上面１３Ａには、複数（ここでは、４つ）の半導体素子６０が搭載されている。ダイパッド１３上で最も外側に搭載された半導体素子６０の電極（図示略）は、配線１０に埋め込まれためっき層４２とボンディングワイヤ６１を介して電気的に接続されている。そして、隣接する半導体素子６０の電極は、ボンディングワイヤ６１を介して互いに電気的に接続されている。なお、ダイパッド１３の下面には、配線１０の凹部１０Ｙと同様に、微小径の凹部１３Ｙが形成されている。これらダイパッド１３及び凹部１３Ｙは、エッチング加工により導電性基板５０から基板フレーム２を形成する際に、配線１０及び凹部１０Ｙと同時に形成される。
このように、ダイパッド１３（銅層）上に半導体素子６０が搭載されるため、そのダイパッド１３によって、半導体素子６０の動作時に発生する熱を効率良く放熱することができる。
（半導体素子の搭載例９）
図２５（ｂ）に示す半導体装置７Ｉは、上記単位リードフレーム４Ｈと、ソルダレジスト層６３と、反射層６４と、半導体素子６０と、封止樹脂６２とを有している。すなわち、半導体装置７Ｉは、反射層６４が形成された点が上記半導体装置７Ｈと異なる。
反射層６４は、ダイパッド１３の上面１３Ａを覆うように、且つ配線１０とダイパッド１３との間に形成された樹脂層２６の上面２６Ａの一部を覆うように形成されている。
この反射層６４上には、複数の半導体素子６０が搭載されている。反射層６４上で最も外側に搭載された半導体素子６０の電極（図示略）は、配線１０に埋め込まれためっき層４２とボンディングワイヤ６１を介して電気的に接続されている。そして、隣接する半導体素子６０の電極は、ボンディングワイヤ６１を介して互いに電気的に接続されている。このように、半導体素子６０の下面に反射層６４が形成されると、例えば半導体素子６０として発光素子が用いられた場合に、それら発光素子の発光効率を向上させることができる。
（半導体素子の搭載例１０）
図２５（ｃ）に示す半導体装置７Ｊは、上記単位リードフレーム４Ｈと、ダイパッド１３に埋め込まれためっき層４４と、半導体素子６０と、封止樹脂６２とを有している。すなわち、半導体装置７Ｊは、めっき層４４を有する点が上記半導体装置７Ｈと異なる。
ダイパッド１３の上面１３Ａには、所要の箇所（図２５（ｃ）では、１つ）に凹部１３Ｘが形成されている。この凹部１３Ｘは、ダイパッド１３の上面１３Ａからダイパッド１３の厚さ方向の中途位置まで形成されている。すなわち、凹部１３Ｘは、その底面がダイパッド１３の厚さ方向の中途に位置するように形成されている。この凹部１３Ｘの平面形状は、例えば長方形状に形成されている。
めっき層４４は、ダイパッド１３の凹部１３Ｘ内に形成されている。めっき層４４の上面４４Ａは、ダイパッド１３の上面１３Ａと略面一になるように形成されている。また、めっき層４４の側面は、凹部１３Ｘの側壁を構成するダイパッド１３によって覆われている。このようにめっき層４４は、ダイパッド１３内に埋め込まれるように形成されている。めっき層４４の例としては、例えばダイパッド１３から露出される最外層がＡｇ層となる金属層を挙げることができる。
このめっき層４４（Ａｇ層）上には、複数の半導体素子６０が搭載されている。めっき層４４上で最も外側に搭載された半導体素子６０の電極（図示略）は、配線１０に埋め込まれためっき層４２とボンディングワイヤ６１を介して電気的に接続されている。そして、隣接する半導体素子６０の電極は、ボンディングワイヤ６１を介して互いに電気的に接続されている。このように、半導体素子６０の下面に光の反射率が高いＡｇ層（めっき層４４）が形成されると、例えば半導体素子６０として発光素子が用いられた場合に、それら発光素子の発光効率を向上させることができる。
（半導体素子の搭載例１１）
図２６（ａ）に示す半導体装置７Ｋは、図１０（ｄ）に示した単位リードフレーム４Ｂを有している。この単位リードフレーム４Ｂの対向する一対のめっき層４０上には、半導体素子６６が実装されている。具体的には、半導体素子６６は、一対のめっき層４０間に形成された開口部４０Ｘを跨るように、その開口部４０Ｘの両側に形成された２つのめっき層４０上にフリップチップ実装されている。より具体的には、半導体素子６６の一方の面（ここでは、下面）に形成された一方のバンプ６７が上記２つのめっき層４０のうちの一方のめっき層４０にフリップチップ接合され、他方のバンプ６７が他方のめっき層４０にフリップチップ接合されている。これにより、半導体素子６６の各バンプ６７は、めっき層４０を介して配線１０と電気的に接続されている。これら半導体素子６６及びバンプ６７は、封止樹脂６２によって封止されている。また、封止樹脂６２から露出された配線１０は、外部接続用ワイヤＷ１を介して実装基板（図示略）と電気的に接続されている。
なお、半導体素子６６としては、例えば発光ダイオード等の発光素子、ＩＣチップやＬＳＩチップなどを用いることができる。また、バンプ６７としては、例えば金バンプやはんだバンプを用いることができる。はんだバンプの材料としては、例えば鉛（Ｐｂ）を含む合金、錫（Ｓｎ）とＡｕの合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
（半導体素子の搭載例１２）
図２６（ｂ）に示す半導体装置７Ｌは、図１０（ｄ）に示した単位リードフレーム４Ｂと、ソルダレジスト層６８と、半導体素子６６と、封止樹脂６２とを有している。
ソルダレジスト層６８は、めっき層４０から露出する配線１０の上面１０Ａ及び樹脂層２１の上面２１Ａを覆うように形成されている。このソルダレジスト層６８には、実装基板（図示略）と電気的に接続される電極端子として配線１０の一部を露出させるための開口部６８Ｘが形成されている。ソルダレジスト層６８の材料としては、例えばエポキシ系樹脂などの絶縁性樹脂を用いることができる。また、半導体素子６６として発光素子を用いた場合には、ソルダレジスト層６８は、高い反射率を有する反射膜であることが好ましい。具体的には、この場合のソルダレジスト層６８は、波長が４５０〜７００ｎｍの間で５０％以上（好適には８０％以上）の反射率を有する。このようなソルダレジスト層６８は、白色レジスト層とも呼ばれる。この場合のソルダレジスト層６８の材料としては、例えば白色の絶縁性樹脂を用いることができる。白色の絶縁性樹脂としては、例えばエポキシ系樹脂やオルガノポリシロキサン系樹脂に白色の酸化チタン（ＴｉＯ２）や硫酸バリウム（ＢａＳＯ４）からなるフィラーや顔料を含有した樹脂材を用いることができる。また、ソルダレジスト層６８の材料としては、黒色の絶縁性樹脂を用いることもできる。黒色の絶縁性樹脂としては、例えば遮光性の黒色樹脂に感光材を混入させた遮光性の黒色レジストを用いることができる。なお、黒色顔料としては、例えば数種類の顔料を混合したもの、カーボンブラックやチタンブラックなどを用いることができる。
半導体素子６６は、一対のめっき層４０間に形成されたソルダレジスト層６８を跨るように、そのソルダレジスト層６８の両側に形成された２つのめっき層４０上にフリップチップ実装されている。これにより、半導体素子６６の各バンプ６７は、めっき層４０を介して配線１０と電気的に接続されている。これら半導体素子６６及びバンプ６７を封止するように、めっき層４０上に封止樹脂６２が形成されている。また、ソルダレジスト層６８の開口部６８Ｘから露出された配線１０は、外部接続用ワイヤＷ１を介して実装基板（図示略）と電気的に接続されている。
（半導体素子の搭載例１３）
図２６（ｃ）に示す半導体装置７Ｍは、図２１（ｂ）に示した単位リードフレーム４Ｅを有している。この単位リードフレーム４Ｅ内の一方のめっき層４０及びめっき層４３上に半導体素子６６が実装され、他方のめっき層４０及びめっき層４３上に半導体素子６６が実装されている。具体的には、各半導体素子６６は、一対のめっき層４０，４３間に形成された開口部４３Ｘを跨るように、その開口部４３Ｘの両側に形成された２つのめっき層４０，４３上にフリップチップ実装されている。より具体的には、半導体素子６６の下面に形成された一方のバンプ６７がめっき層４０にフリップチップ接合され、他方のバンプ６７がめっき層４３にフリップチップ接合されている。これにより、半導体素子６６の各バンプ６７は、めっき層４０，４３を介して配線１０と電気的に接続されている。これら半導体素子６６及びバンプ６７は、封止樹脂６２によって封止されている。
このように、この場合には、上面にめっき層４３が形成された配線１０はリードとして機能する。
（半導体素子の搭載例１４）
図２６（ｄ）に示す半導体装置７Ｎは、図１８（ｄ）に示した単位リードフレーム４Ｄと、ソルダレジスト層６３と、半導体素子６６と、封止樹脂６２とを有している。
ソルダレジスト層６３は、配線１０の上面１０Ａの一部、めっき層４２の上面の一部及び樹脂層２６の上面２６Ａの一部を被覆するように形成されている。具体的には、ソルダレジスト層６３には、半導体素子６０が実装される実装領域となる配線１０、めっき層４２及び樹脂層２６を露出させるための開口部６３Ｘと、実装基板（図示略）と電気的に接続される電極端子として配線１０の一部を露出させるための開口部６３Ｙとが形成されている。
半導体素子６６は、一対のめっき層４２間に形成された配線１０及び樹脂層２６を跨るように、それら配線１０及び樹脂層２６の両側に形成された２つのめっき層４２上にフリップチップ実装されている。これにより、半導体素子６６の各バンプ６７は、めっき層４２を介して配線１０と電気的に接続されている。これら半導体素子６６及びバンプ６７を封止するように封止樹脂６２が形成されている。また、封止樹脂６２から露出された配線１０は、外部接続用ワイヤＷ１を介して実装基板（図示略）と電気的に接続されている。
１，１Ａ〜１Ｄ リードフレーム
４，４Ａ〜４Ｈ 単位リードフレーム（リードフレーム）
１０ 配線
１０Ａ 第１の面
１０Ｂ 第２の面
１０Ｃ 側面
１０Ｘ 凹部
１０Ｙ 凹部
１１ 開口部
２０〜２８ 樹脂層
３１，３２ 接着層
３０，３３ 放熱板
３４ 樹脂層
４０ めっき層（第１めっき層）
４１ めっき層（第２めっき層）
４２ めっき層（第１めっき層）
５０ 導電性基板
５１ テープ
５１Ａ テープ基材
５１Ｂ 粘着剤
５３ レジスト層（第１レジスト層）
５３Ｘ 開口パターン（第１開口パターン）
５４ レジスト層（第２レジスト層）
５４Ｘ 開口パターン（第２開口パターン）
６０，６６ 半導体素子
６２ 封止樹脂
６３，６８ ソルダレジスト層
６４，６５ 反射層
Ｓ１ 空間

Claims (14)

  1. 厚さ方向に貫通する開口部によって画定された複数の配線と、
    前記配線の側面全面を覆うように前記開口部に充填され、前記配線を支持する絶縁性の樹脂層と、を有し、
    前記配線の第１の面が前記樹脂層の第１の面から露出されていることを特徴とするリードフレーム。
  2. 前記配線の前記第１の面と反対側の第２の面に接着層を介して接着された放熱板を有することを特徴とする請求項１に記載のリードフレーム。
  3. 前記配線の前記第１の面側に形成された第１めっき層を有することを特徴とする請求項１又は２に記載のリードフレーム。
  4. 前記配線の前記第１の面には凹部が形成され、
    前記第１めっき層は前記凹部内に形成されていることを特徴とする請求項３に記載のリードフレーム。
  5. 前記配線の前記第１の面と反対側の第２の面を覆うように形成された第２めっき層を有し、
    前記第２めっき層の平面形状は、前記配線の前記第２の面の平面形状よりも大きく形成され、
    前記樹脂層は、前記第２めっき層の側面全面を覆うように形成されていることを特徴とする請求項１〜４のいずれか１項に記載のリードフレーム。
  6. 前記配線の前記第１の面と反対側の第２の面は、粗化面又は凹凸面であることを特徴とする請求項１〜４のいずれか１項に記載のリードフレーム。
  7. 前記樹脂層は、前記放熱板の側面全面及び前記接着層の側面全面を覆うように形成されていることを特徴とする請求項２に記載のリードフレーム。
  8. 厚さ方向に貫通する開口部によって画定された複数の配線と、
    前記配線の側面全面を覆うように前記開口部に充填され、前記配線を支持する絶縁性の樹脂層とを有するリードフレームと、
    前記リードフレームに搭載され、前記配線に接続される半導体素子と、
    前記半導体素子を封止する封止樹脂と、を有し、
    前記配線の前記半導体素子が搭載される側の第１の面が前記樹脂層の第１の面から露出されていることを特徴とする半導体装置。
  9. 前記半導体素子が前記リードフレームにフリップチップ接続されていることを特徴とする請求項８に記載の半導体装置。
  10. 前記配線の一部を被覆するソルダレジスト層を有することを特徴とする請求項８又は９に記載の半導体装置。
  11. 複数の配線を有するリードフレームの製造方法であって、
    導電性基板の第１の面にテープを貼り付ける第１工程と、
    前記配線を画定するための開口部を前記導電性基板に形成する第２工程と、
    前記配線の側面を封止するように前記テープ上に絶縁性の樹脂層を形成する第３工程と、
    前記テープを剥離し、前記配線の第１の面及び前記樹脂層の第１の面を露出する第４工程と、
    を有することを特徴とするリードフレームの製造方法。
  12. 前記第２工程の後に、前記配線の第２の面に接着層を介して放熱板を接着する工程を有し、
    前記第３工程では、前記開口部を充填するように、且つ前記放熱板の側面全面及び前記接着層の側面全面を覆うように前記樹脂層を形成することを特徴とする請求項１１に記載のリードフレームの製造方法。
  13. 前記第１工程の前に、
    前記導電性基板の前記第１の面に、フォトリソグラフィ法によりパターニングされた第１開口パターンを有する第１レジスト層を形成する第５工程と、
    前記導電性基板を給電層とする電解めっき法により、前記第１開口パターンから露出する前記導電性基板上に第１めっき層を形成する第６工程と、を有し、
    前記第１工程では、前記テープの片面に塗布された粘着剤が前記第１めっき層を被覆するように、前記テープを前記導電性基板の前記第１の面に貼り付けることを特徴とする請求項１２に記載のリードフレームの製造方法。
  14. 前記第５工程では、前記導電性基板の第２の面に、フォトリソグラフィ法によりパターニングされた第２開口パターンを有する第２レジスト層を形成し、
    前記第６工程では、前記導電性基板を給電層とする電解めっき法により、前記第２開口パターンから露出する前記導電性基板上に第２めっき層を形成し、
    前記第２工程では、前記第２めっき層をエッチングマスクとしたウェットエッチングにより前記開口部を形成することを特徴とする請求項１３に記載のリードフレームの製造方法。
JP2012150495A 2012-03-27 2012-07-04 リードフレーム、半導体装置及びリードフレームの製造方法 Active JP6050975B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012150495A JP6050975B2 (ja) 2012-03-27 2012-07-04 リードフレーム、半導体装置及びリードフレームの製造方法
US13/848,225 US8928130B2 (en) 2012-03-27 2013-03-21 Lead frame including an insulating resin layer entirely covering lead surface, and semiconductor device including the same
EP13160808.5A EP2645415B1 (en) 2012-03-27 2013-03-25 Lead frame, semiconductor device, and method for manufacturing lead frame
CN201310100730.4A CN103367300B (zh) 2012-03-27 2013-03-26 引线框、半导体装置以及引线框的制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012072110 2012-03-27
JP2012072110 2012-03-27
JP2012150495A JP6050975B2 (ja) 2012-03-27 2012-07-04 リードフレーム、半導体装置及びリードフレームの製造方法

Publications (3)

Publication Number Publication Date
JP2013229542A true JP2013229542A (ja) 2013-11-07
JP2013229542A5 JP2013229542A5 (ja) 2015-08-20
JP6050975B2 JP6050975B2 (ja) 2016-12-21

Family

ID=47913264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012150495A Active JP6050975B2 (ja) 2012-03-27 2012-07-04 リードフレーム、半導体装置及びリードフレームの製造方法

Country Status (4)

Country Link
US (1) US8928130B2 (ja)
EP (1) EP2645415B1 (ja)
JP (1) JP6050975B2 (ja)
CN (1) CN103367300B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016025303A (ja) * 2014-07-24 2016-02-08 大日本印刷株式会社 リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、半導体装置の多面付け体
JP2017092247A (ja) * 2015-11-10 2017-05-25 凸版印刷株式会社 樹脂付リードフレーム基板
JP2020113754A (ja) * 2019-01-10 2020-07-27 健策精密工業股▲ふん▼有限公司 絶縁金属基板及びその製造方法
JP2021170683A (ja) * 2017-08-28 2021-10-28 大日本印刷株式会社 リードフレームおよび半導体装置の製造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6032086B2 (ja) * 2013-03-25 2016-11-24 豊田合成株式会社 発光装置
JP6418625B2 (ja) * 2013-12-13 2018-11-07 東芝メモリ株式会社 半導体装置の製造方法
CN103887185B (zh) * 2014-04-08 2017-01-18 安捷利（番禺）电子实业有限公司 一种用于芯片封装的引线框架的制备方法
TWI610411B (zh) * 2014-08-14 2018-01-01 艾馬克科技公司 用於半導體晶粒互連的雷射輔助接合
KR20160028014A (ko) * 2014-09-02 2016-03-11 삼성전자주식회사 반도체 소자 패키지 제조방법
US9859481B2 (en) * 2014-12-22 2018-01-02 Nichia Corporation Light emitting device
US9590158B2 (en) 2014-12-22 2017-03-07 Nichia Corporation Light emitting device
JP2016207893A (ja) * 2015-04-24 2016-12-08 イビデン株式会社 プリント配線板およびその製造方法
JP6936254B2 (ja) * 2016-05-18 2021-09-15 ルミレッズ ホールディング ベーフェー 照明アセンブリ及び照明アセンブリの製造方法
TWI620279B (zh) * 2016-09-30 2018-04-01 Chang Wah Technology Co Ltd 分離式預成形封裝導線架及其製作方法
JP6777365B2 (ja) * 2016-12-09 2020-10-28 大口マテリアル株式会社 リードフレーム
WO2018182595A1 (en) * 2017-03-29 2018-10-04 Intel Corporation Embedded die microelectronic device with molded component
JP6637003B2 (ja) * 2017-09-08 2020-01-29 サンコール株式会社 バスバーアッセンブリ
JP2020025019A (ja) 2018-08-07 2020-02-13 キオクシア株式会社 半導体装置
TWI681572B (zh) * 2018-11-26 2020-01-01 諾沛半導體有限公司 高覆蓋率發光二極體載板
DE102019106546A1 (de) * 2019-03-14 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil
TWI692846B (zh) * 2019-03-21 2020-05-01 旭德科技股份有限公司 散熱基板及其製作方法
CN113193094B (zh) * 2021-04-27 2023-03-21 成都辰显光电有限公司 批量转移方法和显示面板
US20230038411A1 (en) * 2021-08-03 2023-02-09 Texas Instruments Incorporated Semiconductor package with raised dam on clip or leadframe

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0399456A (ja) * 1989-09-06 1991-04-24 Motorola Inc 半導体装置およびその製造方法
JPH09252014A (ja) * 1996-03-15 1997-09-22 Nissan Motor Co Ltd 半導体素子の製造方法
JP2001177022A (ja) * 1999-12-17 2001-06-29 Matsushita Electric Ind Co Ltd 熱伝導基板とその製造方法
JP2002270744A (ja) * 2000-12-27 2002-09-20 Matsushita Electric Ind Co Ltd リードフレームおよびその製造方法、ならびに熱伝導性基板の製造方法
JP2003309242A (ja) * 2002-04-15 2003-10-31 Dainippon Printing Co Ltd リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法
JP2008545274A (ja) * 2005-06-30 2008-12-11 フェアチャイルド セミコンダクター コーポレイション 半導体ダイ・パッケージ及びその製造方法
JP2010238694A (ja) * 2009-03-30 2010-10-21 Toppan Printing Co Ltd 半導体素子用基板の製造方法および半導体装置
US20110108965A1 (en) * 2009-11-12 2011-05-12 Hess Kevin J Semiconductor device package
JP2012033855A (ja) * 2010-07-01 2012-02-16 Hitachi Cable Ltd Ｌｅｄモジュール、ｌｅｄパッケージ、並びに配線基板およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3135823A (en) * 1960-06-28 1964-06-02 Pritikin Nathan Metallic element embedding process and product
US6909178B2 (en) * 2000-09-06 2005-06-21 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
CN100482035C (zh) * 2000-12-27 2009-04-22 松下电器产业株式会社 导热性基板的制造方法
JP2003309241A (ja) 2002-04-15 2003-10-31 Dainippon Printing Co Ltd リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法
CN1549669A (zh) * 2003-05-09 2004-11-24 三洋电机株式会社 板状体的制造方法及采用该板状体的电路装置制造方法
JP4589170B2 (ja) * 2005-04-28 2010-12-01 新光電気工業株式会社 半導体装置及びその製造方法
JP2008098488A (ja) * 2006-10-13 2008-04-24 Matsushita Electric Ind Co Ltd 熱伝導基板とその製造方法
JP2013153068A (ja) * 2012-01-25 2013-08-08 Shinko Electric Ind Co Ltd 配線基板、発光装置及び配線基板の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0399456A (ja) * 1989-09-06 1991-04-24 Motorola Inc 半導体装置およびその製造方法
JPH09252014A (ja) * 1996-03-15 1997-09-22 Nissan Motor Co Ltd 半導体素子の製造方法
JP2001177022A (ja) * 1999-12-17 2001-06-29 Matsushita Electric Ind Co Ltd 熱伝導基板とその製造方法
JP2002270744A (ja) * 2000-12-27 2002-09-20 Matsushita Electric Ind Co Ltd リードフレームおよびその製造方法、ならびに熱伝導性基板の製造方法
JP2003309242A (ja) * 2002-04-15 2003-10-31 Dainippon Printing Co Ltd リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法
JP2008545274A (ja) * 2005-06-30 2008-12-11 フェアチャイルド セミコンダクター コーポレイション 半導体ダイ・パッケージ及びその製造方法
JP2010238694A (ja) * 2009-03-30 2010-10-21 Toppan Printing Co Ltd 半導体素子用基板の製造方法および半導体装置
US20110108965A1 (en) * 2009-11-12 2011-05-12 Hess Kevin J Semiconductor device package
JP2012033855A (ja) * 2010-07-01 2012-02-16 Hitachi Cable Ltd Ｌｅｄモジュール、ｌｅｄパッケージ、並びに配線基板およびその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016025303A (ja) * 2014-07-24 2016-02-08 大日本印刷株式会社 リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、半導体装置の多面付け体
JP2017092247A (ja) * 2015-11-10 2017-05-25 凸版印刷株式会社 樹脂付リードフレーム基板
JP2021170683A (ja) * 2017-08-28 2021-10-28 大日本印刷株式会社 リードフレームおよび半導体装置の製造方法
JP7223347B2 (ja) 2017-08-28 2023-02-16 大日本印刷株式会社 リードフレームおよび半導体装置の製造方法
JP2020113754A (ja) * 2019-01-10 2020-07-27 健策精密工業股▲ふん▼有限公司 絶縁金属基板及びその製造方法
US11083087B2 (en) 2019-01-10 2021-08-03 Jentech Precision Industrial Co., Ltd. Insulated metal substrate and manufacturing method thereof
US11388823B2 (en) 2019-01-10 2022-07-12 Jentech Precision Industrial Co., Ltd. Insulated metal substrate
JP7300382B2 (ja) 2019-01-10 2023-06-29 健策精密工業股▲ふん▼有限公司 絶縁金属基板及びその製造方法
US12096569B2 (en) 2019-01-10 2024-09-17 Jentech Precision Industrial Co., Ltd. Manufacturing method of insulated metal substrate

Also Published As

Publication number Publication date
EP2645415A3 (en) 2018-01-24
JP6050975B2 (ja) 2016-12-21
EP2645415B1 (en) 2019-04-24
EP2645415A2 (en) 2013-10-02
US20130256854A1 (en) 2013-10-03
CN103367300A (zh) 2013-10-23
CN103367300B (zh) 2017-06-23
US8928130B2 (en) 2015-01-06

Similar Documents

Publication Publication Date Title
JP6050975B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
JP6076653B2 (ja) 電子部品内蔵基板及び電子部品内蔵基板の製造方法
JP4840373B2 (ja) 半導体装置およびその製造方法
JP5043743B2 (ja) 半導体装置の製造方法
JP4752825B2 (ja) 半導体装置の製造方法
JP6068175B2 (ja) 配線基板、発光装置、配線基板の製造方法及び発光装置の製造方法
JP6280710B2 (ja) 配線基板、発光装置及び配線基板の製造方法
JP2013254918A (ja) 半導体パッケージ及びその製造方法
US20170245365A1 (en) Printed wiring board and method for manufacturing the same
JP5930843B2 (ja) リードフレーム及びその製造方法
US8176628B1 (en) Protruding post substrate package structure and method
CN103066184A (zh) 配线基板、发光装置、以及配线基板的制造方法
TW201448139A (zh) 嵌埋式基板封裝構造及其製造方法
JP6029873B2 (ja) 配線基板、配線基板の製造方法及び半導体装置の製造方法
US9331041B2 (en) Semiconductor device and semiconductor device manufacturing method
CN113496981A (zh) 封装衬底和其制造方法
CN111199924B (zh) 半导体封装结构及其制作方法
JP2011155313A (ja) 半導体装置
JP2012104542A (ja) Ｌｅｄ発光素子用リードフレーム及びそれを用いたｌｅｄパッケージ、およびその製造方法
KR101128999B1 (ko) 칩 패키지 제조 방법 및 이에 의해 제조된 칩 패키지
US20090309208A1 (en) Semiconductor device and method of manufacturing the same
KR20100104112A (ko) 반도체 패키지용 회로기판, 그의 제조 방법 및 이를 적용한반도체 패키지
JP5943386B2 (ja) リードフレーム及びその製造方法
TWI474413B (zh) 晶片封裝結構的製程
TWI393193B (zh) 晶片封裝結構的製程

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150702

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161128

R150 Certificate of patent or registration of utility model

Ref document number: 6050975

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150